CN106104777A - 嵌入了电子部件的树脂结构体及其制造方法 - Google Patents

嵌入了电子部件的树脂结构体及其制造方法 Download PDF

Info

Publication number
CN106104777A
CN106104777A CN201580015350.8A CN201580015350A CN106104777A CN 106104777 A CN106104777 A CN 106104777A CN 201580015350 A CN201580015350 A CN 201580015350A CN 106104777 A CN106104777 A CN 106104777A
Authority
CN
China
Prior art keywords
resin
electrode
exposed
exposed surface
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580015350.8A
Other languages
English (en)
Other versions
CN106104777B (zh
Inventor
川井若浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN106104777A publication Critical patent/CN106104777A/zh
Application granted granted Critical
Publication of CN106104777B publication Critical patent/CN106104777B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14819—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being completely encapsulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2705/00—Use of metals, their alloys or their compounds, for preformed parts, e.g. for inserts
    • B29K2705/08—Transition metals
    • B29K2705/10—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3481—Housings or casings incorporating or embedding electric or electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在具备树脂成型体(5)和嵌入树脂成型体(5)内的多个电子部件(2)的树脂结构体(1)中，树脂成型体(5)具有电子部件(2)的电极(3)露出的多个露出面，树脂成型体(5)中形成有凹部(7)，凹部(7)的底面(13)是多个露出面中的至少一个。

Description

嵌入了电子部件的树脂结构体及其制造方法
技术领域
本发明涉及嵌入了电子部件的树脂结构体及其制造方法。
背景技术
如今，手机等的便携电子设备或者电子体温计、血压计所代表的健康设备等的民生用电子设备中，需求以低价提供薄型、轻量、小型及高耐水性的可穿戴式产品。
一般而言，上述电子设备通过将各种电子部件组装在印刷电路基板上而构成。此处，所谓各种电子部件是电阻、电容等被动部件、LSI(Large Scale Integrated Circuit：大规模集成电路)、IC(Integrated Circuit：半导体集成电路)等能动部件、电池等电源装置、LED(Light Emitting Diode：发光二极管)等显示装置、以及传感器、开关等。
上述印刷电路基板一般通过在由玻璃纤维增强的环氧树脂性的板(环氧玻璃)、或聚酰亚胺制的基板(柔性基板)的片材上层叠铜箔，对层叠的铜箔进行蚀刻加工而形成布线电路。使用焊料、导电性粘接剂或金属线等在该布线电路中安装其他的电子部件，由此组装电子设备。
但是，对铜箔进行蚀刻加工而形成电路的印刷电路基板的材料费、加工费等提高，而且对于使用焊料、导电性粘接剂或金属线等的电子部件的安装，材料费、加工费等提高，存在高价的问题。并且，也存在蚀刻加工所排出的废液给环境带来的负荷大的问题。
另外，在印刷电路基板上安装电子部件，必须在各部件间设置固定值以上的空间，存在产品的厚度增加的问题、以及产品的小型化受限的问题。
因此，为了产品的薄型化、小型化以及低成本化，提出不使用印刷电路基板的电子部件的安装方法。
例如，专利文献1公开了以使得电极面露出的方式在成型树脂内嵌入电子部件、电路元件等的电子电路组件。所述电子电路组件首先利用热固性树脂暂时固定电子部件、电路元件等，通过注塑成型在成型树脂内嵌入该电子部件、电路元件等。之后，溶解去除暂时固定树脂，使电极面露出。在露出的电极面上形成导体层，利用曝光、蚀刻形成布线图案，由此制造电子电路组件。
此外，专利文献2公开了将嵌入了电子部件的树脂用作外装部件的方法。专利文献2中，电极露出的状态下将电子部件嵌入树脂的内侧面，通过印刷银浆等方法形成电路。因此，外装部件起到基板的作用，不需要用于形成电路的基板，能够实现产品薄型化。
此外，专利文献3公开了电子部件被嵌入树脂成型品的电子部件安装装置。所述安装装置中，在电子部件的电极露出的状态下，电子部件嵌入树脂成型品。因此，通过电连接露出的电极，不需要用于在定位状态下固定电子部件的部件(基板)，而且也不需要向壳体安装电子部件的作业。
现有技术文献
专利文献
专利文献1：日本公开专利公报“特开7-66570号公报(1995年3月10日公开)”
专利文献2：日本公开专利公报“特开2004-111502号公报(2004年4月8日公开)”
专利文献3：日本公开专利公报“特开2010-272756号公报(2010年12月2日公开)”
发明内容
发明所要解决的课题
但是，上述专利文献1～3中公开的发明所述的方法中，能够形成用于连接各电子部件等的电路的面仅限使电极露出的一个面。
因此，存在能安装的电子部件的数量和种类受限的问题、布线电路的长度受限的问题，电路设计的自由度低。
本发明是鉴于上述问题而完成的，其目的在于，对于在树脂成型体内嵌入电子部件的树脂结构体，提高在该电子部件的电极从树脂露出的树脂结构体中安装电子部件的电路设计的自由度。
用于解决课题的手段
在具备本发明的树脂成型体和嵌入所述树脂成型体内的多个电子部件的树脂结构体中，所述树脂成型体具有所述电子部件的电极露出的多个露出面，所述树脂成型体上形成有凹部，所述凹部的底面是所述多个露出面的至少其中之一。
根据上述的结构，树脂结构体具备电极露出的多个露出面。因此，能够在多个面上形成电路，提高了安装电子部件的电路设计的自由度。因此，能安装的部件数量増加并且形成电路的面为一个面的情况下，也解决了连接各电子部件的电路长度受限的问题。
发明的效果
本发明能够提高在树脂成型体内嵌入电子部件的树脂结构体中安装电子部件的电路设计的自由度。
附图说明
图1是本发明的实施方式1的树脂结构体的结构示意图。
图2是本发明的实施方式1的树脂结构体的制造工序图。
图3是本发明的实施方式2的树脂结构体的结构示意图。
具体实施方式
以下，参照附图说明本发明的一个实施方式。
(实施方式1)
(树脂结构体的结构示意)
图1是示出本实施方式的树脂结构体的一例的结构示意图。图1的(a)是从上方观察本实施方式的树脂结构体1的结构示意图，图1的(b)是沿图1的(a)中的A-A’线箭头剖视图，图1的(c)是从下方观察本实施方式的树脂结构体1的结构示意图。
本实施方式的树脂结构体1具备电子部件2、导电性部件4、树脂成型体5、布线6。
多个电子部件2(2a～2h)是电阻或电容等被动部件、LSI或IC等能动部件、电池等电源装置、LED等显示装置、以及传感器或开关等。另外，下面不区别多个电子部件的每一个时标注标号2，区別的情况下标注标号2a～2h中的任意一个。
每一个电子部件2具备电极3(3a-1～3h-2)。电子部件2a具备电极3a-1、3a-2，电子部件2b具备电极3b-1、3b-2，电子部件2c具备电极3c-1、3c-2，电子部件2d具备电极3d-1、3d-2，电子部件2e具备电极3e-1、3e-2，电子部件2f具备电极3f-1、3f-2，电子部件2g具备电极3g-1、3g-2，电子部件2h具备电极3h-1、3h-2。下面不区别各个电极时标注标号3，区別的情况下标注标号3a-1～3h-2中的任意一个。
导电性部件4(4a，4b)是由导电性金属(例如铜)构成的部件，作为用于使电子部件2间的连接容易的端子台发挥功能。另外，下面不区别各个导电性部件时，标注标号4，区別的情况下标注标号4a、4b的任意一个。
树脂成型体5为大致板状，在其内部嵌入有电子部件2以及导电性部件4。但是，树脂成型体5具有使电子部件2的电极3以及导电性部件4露出的多个露出面。下面所谓露出面是指一个以上的电极露出的面。本实施方式中，平坦的树脂成型体5的整个上表面(以下称树脂成型体上表面)11成为露出面之一。而且，树脂成型体5在其下表面(以下称树脂成型体下表面)12中形成凹部7。凹部7按使电极3或导电性部件4露出的深度形成。因此，凹部7的平坦的底面(以下称凹部底面)13成为使电极3以及导电性部件4露出的露出面。
而且，树脂成型体5支承电子部件2，使得电子部件2的电极3中的一部分(图1中为电极3a-2、电极3c-2、电极3d-1以及电极3f-2)成为在树脂成型体上表面11与凹部底面13这两者露出的双面露出电极。同样地，树脂成型体5支承导电性部件4，使得导电性部件4在树脂成型体上表面11与凹部底面13这两者露出。
布线6是用于在电极3之间、电极3与导电性部件4之间、或导电性部件4之间进行电路连接的部件，由导电性材料构成。布线6形成在使电子部件2的电极3和/或者导电性部件4露出的多个露出面的各个面内，在该露出面中，布线6将露出的电极3之间、电极3与导电性部件4之间、或导电性部件4之间连接起来。
如上所述，树脂结构体1具有使电极3以及/或者导电性部件4露出的多个露出面。因此，与仅在一个露出面内布线的情况相比，能够提高电路的自由度。
例如，如图1所示，在树脂成型体上表面11设有连接导电性部件4a与电极3h-2的布线6，因此不能将连接电极3f-2与电极3d-1的布线6设置在树脂成型体上表面11上。这是因为连接电极3f-2与电极3d-1的布线6和导电性部件4a与电极3h-2之间的现有的布线6交叉。但是，在本实施方式中，树脂结构体1与树脂成型体上表面11独立地具有电极3f-2和电极3d-2露出的凹部底面13，因此能在凹部底面13内设有连接电极3f-2与电极3d-1的布线6，形成电路。
此外，双面露出电极(图1中为电极3a-2、电极3c-2、电极3d-1以及电极3f-2)(多面露出电极)在树脂结构体1中，相对树脂成型体上表面11和凹部底面13这两者露出。因此，能够将双面露出电极用作连接形成于树脂成型体上表面11的电路与形成于凹部底面13的电路的布线6的一部分。
例如，电极3f-2是相对树脂成型体上表面11和凹部底面13这两个露出面露出的双面露出电极。电极3f-2在树脂成型体上表面11内与电极3h-1之间具有布线6，在凹部底面13内与电极3d-1以及导电性部件4a之间具有布线。由此，能够使得形成于树脂成型体上表面11的、电极3h-1与电极3f-2之间的布线6和形成于凹部底面13的、电极3d-1以及导电性部件4a与电极3f-2之间的布线6不通过电子部件2f而导通。由此，能够将电极3f-2用作布线6的一部分。
而且，导电性部件4也露出树脂成型体上表面11和凹部底面13这两者，因此也能将导电性部件4用作连接形成于树脂成型体上表面11的电路与形成于凹部底面13的电路的布线6的一部分。
例如，导电性部件4a在树脂成型体上表面11内在电极3h-2以及电极3g-1之间具有布线6，在凹部底面13内在电极3d-1以及电极3f-2之间具有布线6。即，如果相对两个露出面露出的导电性部件4被嵌入树脂结构体1，则在各个露出面内，导电性部件4与电极3之间形成布线6，从而能够连接形成于树脂成型体上表面11的电路与形成于凹部底面13的电路。因此，能形成电路面为一个面的情况下，即使在难以形成电路的电子部件配置中也能形成电路，从而能提高电路设计的自由度。
此外，在本实施方式中，导电性部件4相对树脂成型体上表面11和凹部底面13这两者露出，但并不限于此。导电性部件4如果相对于树脂成型体上表面11与凹部底面13中的至少一方露出，则能够用作将各电子部件2彼此进行电路连接的端子体。
如上所述，在本实施方式中，能够在树脂成型体上表面11和凹部底面13这两个面内形成电路，即使是以往难以形成布线的电子部件配置也能够形成布线。由此，提高了电子部件配置的自由度。
(树脂结构体的制造方法)
接着，参照图2的(a)～(d)，说明本实施方式的树脂结构体1的制造方法。
首先，作为第1工序，粘贴并固定电子部件2以及导电性部件4(图2中未图示)，使得电极3与片材20相接。
片材20的材料优选透过紫外线且具有灵活性的材料，例如可以使用PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PPS(聚苯硫醚)。
此处，片材20中，在面22上涂敷有粘接剂，在确定了电子部件2位置关系的状态下将电子部件2固定在片材20的面22上。粘接剂优选固化时间短的，例如能够使用紫外线固化型的粘接剂。紫外线固化型的粘接剂被照射紫外线时固化，从而粘接片材20与电子部件2。因此，从涂敷有粘接剂的面22照射紫外线的情况下，电子部件2本身成为阻碍粘接剂被照射紫外线的屏障，可能固化(粘接)不充分。因此，片材20使用透过紫外线的材料，从片材20的未涂敷粘接剂的面21照射紫外线，由此能够使粘接剂充分固化，短时间内使电子部件2可靠地固定于片材。
具体而言，使用Gururabo有限公司制造的GL-3005H作为紫外线固化型粘接材料，在50μm的PET制的片材上按2～3μm的厚度涂敷粘接剂。之后，确定电子部件2的位置，从片材的未涂敷粘接剂的面21照射3000mJ/cm2的紫外线，由此能够使粘接剂固化，固定电子部件2。
接下来，如图2的(b)所示，将固定了电子部件2的片材20配置在成型模具23的内侧(第2工序)，以电子部件2嵌入树脂成型体5内的方式对大致板状的树脂成型体5进行成型(第3工序)。
成型模具23具备第1成型模具23a和第2成型模具23b。上述的第1工序中制成的片材20配置在由第1成型模具23a和第2成型模具23b包围的空间的内部。第1成型模具23a的内表面为大致平面，第2成型模具23b在内表面具有凸部25。片材20配置成第1成型模具23a的内表面整面紧贴着面21。此外，片材20中，在第2成型模具23b的凸部25与至少一部分的电子部件2抵接，除了抵接之外的部分与第2成型模具23b分离地配置。并且，通过注塑成型对树脂成型体5进行成型。
此处，凸部25的上表面平坦，凸部25形成在从凹部底面13露出的、与电子部件2的电极3以及/或者导电性部件4抵接的位置。由此，从成型模具23取出树脂成型体5时，凸部25与电子部件2抵接的部分(抵接部26)从树脂成型体5露出。即，凸部25与树脂成型体5的凹部7对应，凸部25的上表面与树脂成型体5的露出面即凹部底面13对应。由此，在第2成型模具23b设置凸部25而对树脂成型体5成型，从而不必设置成型后用于形成凹部7的加工工序。因此，实现了减少制造工序以及削减生产成本。
此时，与第2成型模具23b的凸部25抵接的电子部件2的抵接部26优选是包括电子部件2的电极3的一部分。这是因为抵接部26为包括电子部件2的电极3的一部分，从而使该电极3从树脂成型体5的凹部底面13露出，但没有使电子部件2中的抵接部26以外的部分从树脂成型体5露出。由此，能够可靠地进行电子部件2在树脂成型体5内的固定。
关于成型的具体条件，使用ABS树脂等树脂作为树脂成型体5，能够在成型模具温度80℃、注塑树脂温度180℃、注塑圧力20kgf/cm2的条件下进行注塑成型。
接下来，作为第4工序，从成型模具23取出树脂成型体5，剥离片材20(图2的(c))。
由此，电极3从与片材20的面22对应的树脂成型体上表面11露出，树脂成型体上表面(第1露出面)11成为露出面。
此时，在上述第1工序中，如果粘接剂使用具有在上述第3工序的成型温度下软化的性质的粘接剂，片材20使用具有适合剥离的灵活性的片材，则可以容易剥离片材20。
另外，树脂成型体5中，在与成型模具23具有的凸部25对应的位置上形成有凹部7，电极3以及/或者导电性部件4露出的凹部底面(第2露出面)13形成为露出面。
最后，作为第5工序，在多个露出面的每一个中，在该露出面内形成将露出的电极3彼此之间、电极3与导电性部件4之间、或者导电性部件4彼此之间连接起来的布线6(图2的(d))。
形成布线6的方法优选使用导电材(例如银墨等)，通过喷墨印刷等喷射印刷导电材料的方法来形成布线6。各个上述第4工序中形成的露出面(树脂成型体上表面11以及凹部底面13)成为平面。因此，通过喷射导电材料，能够容易形成连接可靠性高的布线6，从而能够电连接电子部件2。
另外，在树脂成型体5内嵌入电子部件2的树脂结构体1中，树脂成型体5成型时，存在由于树脂的挤压力导致电子部件2的位置偏移的问题。在本实施方式中，形成布线的方法使用上述方法，由此即使电子部件2从规定的位置偏移而嵌入树脂成型体5内而成型，也能够在印刷布线6时使用图像处理等方法检测电极3的位置，根据偏移印刷布线6。因此，能够充分确保电极3与布线6的接地面积，从而能够形成可靠性高的电路。
(变形例1)
接下来，对本实施方式的树脂结构体1的变形例进行说明。
图1所示的结构的树脂结构体1是导电性部件4嵌入树脂成型体5。但是，树脂结构体1内也可以不嵌入导电性部件4。例如，电子部件2的数量比较少的电路的情况下、并不使用导电性部件4而如上述那样能够使用双面露出电极将形成于树脂成型体上表面11和凹部底面13的电路连接起来的电路的情况下，可以省略导电性部件4。
(实施方式2)
接下来，示出本发明的树脂结构体应用于电子体温计的情况下的实施方式。另外，为了便于说明，对于具有与上述的实施方式同样功能的部件，标注与所述实施方式相同的标号，并省略其说明。
图3示出本实施方式的树脂结构体30的示意图，图3的(a)是从上方观察本实施方式的树脂结构体30的结构示意图，图3的(b)是沿图3的(a)中的A-A’线箭头剖视图，图3的(c)是从下方观察本实施方式的树脂结构体30的结构示意图。
本实施方式的树脂结构体30在树脂成型体5内嵌入电阻或电容等的被动元件、IC或LSI等能动元件、作为测温计的热敏电阻2k以及电池2m等作为电子部件2。从树脂结构体30露出的电极3通过布线6电路连接。此处，电极3中也包括热敏电阻2k的电极3k-1以及3k-2、电池2m的电极3m-1以及3m-2。
本实施方式中的树脂结构体30也和所述实施方式1所述的树脂结构体1同样地在树脂成型体下表面32具有凹部7。而且，凹部底面13与树脂成型体上表面31成为电子部件2的电极3的露出面。此处，热敏电阻2k的电极3k-1以及3k-2是相对树脂成型体上表面31和凹部底面13这两个面露出的双面露出电极。因此，能够在在树脂成型体上表面31和凹部底面13这两个面上形成电路。
具体而言，如图3所示，热敏电阻2k的一个电极3k-1在树脂成型体上表面31内通过布线6与电子部件2i连接。而且，热敏电阻2k的另一个电极3k-2在凹部底面13内通过布线6与电子部件2j连接。由此，电子部件2j的电极3j-1和热敏电阻2k的电极3k-2这两者相对形成于凹部底面13的露出面露出，由此即使对于在树脂成型体上表面11中难以形成布线6的电极3之间也能够在其他露出面即凹部底面13中形成布线6。
此外，热敏电阻2k的电极3k-1的厚度与电子部件2j的厚度不同的情况下，为了使热敏电阻2k的电极3k-1和电子部件2j的电极3j-1相对树脂成型体上表面31与凹部底面13这两个面露出，在凹部底面13上设置倾斜面40。由此，即使在热敏电阻2k的电极3k-1与电子部件2j的厚度不同的情况下，也能够印刷布线6并形成电路，从而能够提高电路设计的自由度。另外，倾斜面40仅相对树脂成型体下表面32倾斜，而不相对树脂成型体下表面32垂直。因此，即使是喷墨印刷等喷射印刷导电材料的方法，也能够在倾斜面40上形成连接可靠性高的布线。
此外，嵌入树脂结构体30的电池2m的电极3m-1以及3m-2也与上述的热敏电阻2k的电极3k-1以及3k-2同样地，作为树脂成型体上表面31与凹部底面13这两个露出面中露出的双面露出电极嵌入树脂结构体30内。因此，能够在这两个露出面内形成布线6，并且作为使分别形成于树脂成型体上表面31和凹部底面13的电路导通的布线6的一部分使用，也能够提高电路设计的自由度。
并且，在上述树脂结构体30的上表面侧安装密封体50，通过粘接剂、超声波焊接、或在成型模具内注入树脂等方法进行密封，来制造电子体温计。由此，露出的电子部件2、电极3以及布线6等被外部环境隔断，从而能够保护树脂结构体30内部避免水分、湿气等。另外，凹部底面13可以通过同样的方法密封，但也可以保持上述的电池2m的电极3m-1以及3m-2从树脂结构体30露出，作为进行充电等时的电极使用。该情况下，电极3m-1以及3m-2露出的露出面、即凹部底面13上未形成布线6。
由此，通过使用树脂结构体30作为温度计等电子装置的外装部件，不需要用于固定基板等电子部件的固定部件，没有伴随基板等固定部件的配置的对外装部件的制约。因此，通过使用树脂结构体作为电子设备的外装部件，能够减小电子部件的配置对外观的影响。
本发明不限于上述的各实施方式，能够在权利要求所示的范围内进行各种变更，适当结合不同实施方式分别公开的技术手段而得的实施方式也包括在本发明的技术范围内。
〔总结〕
如以上所述，在本发明的具备树脂成型体和嵌入所述树脂成型体内的多个电子部件的树脂结构体中，所述树脂成型体具有所述电子部件的电极露出的多个露出面，所述树脂成型体上形成有凹部，所述凹部的底面是所述多个露出面中的至少一个。
根据上述结构，树脂结构体具备电极露出的多个露出面。因此，能够在多个面上形成电路，提高了安装电子部件的电路设计的自由度。因此，能安装的部件数量增加，并且也解决了形成电路的面为一个面的情况下，连接各电子部件的电路长度受限的问题。
并且，在本发明的树脂结构体中，在所述露出面内可以具有将从该露出面露出的所述电极之间连接起来的布线。
根据上述的结构，在同一面内形成布线。即，例如不会在彼此正交的两个面内形成交织的布线(立体的布线)。因此，在树脂成型体受到膨胀、收缩、弯曲的变形力的情况下，立体的布线(一般来说90度屈曲部)容易被变形力断线，与此相对，如果像本发明的树脂结构体那样在同一面内进行布线，则布线难以断线，能够形成可靠度高的电路。
并且，本发明的树脂结构体中，所述电极的至少一个是相对于至少2个不同的露出面露出的多面露出电极，所述多面露出电极所露出的至少2个露出面上分别可以具有与所述多面露出电极连接的布线。
根据上述结构，能够将所述多面露出电极看作连接各个露出面的布线而形成电路形成，提高了电路设计的自由度。
并且，在本发明的树脂结构体中，所述多面露出电极露出的多个露出面中的至少一个可以是所述凹部的底面。
根据上述的结构，如果多面露出电极的露出面形成于凹部的底面，则也能够在凹部底面形成电路，并且能够将多面露出电极看作连接凹部底面与其他露出面的布线的一部分而形成电路。
并且，在本发明的树脂结构体中，所述电子部件可以在所述凹部的底面内仅露出一部分。
根据上述的结构，在树脂成型体的凹部内，如果仅电子部件的一部分露出，则剩余部分被树脂结构体覆盖，因此能够可靠地进行电子部件在树脂成型体内的固定。
此外，在本发明的树脂结构体中，所述树脂成型体为大致板状，所述树脂成型体的一个面为平面，所述平面均为所述露出面，所述树脂成型体的另一个面上可以形成所述凹部。
并且，在本发明的树脂结构体中，也可以具有嵌入所述树脂成型体内且从所述多个露出面中的至少一个露出的导电性部件、和在所述导电性部件露出的露出面中将露出于该露出面的电子部件的电极与所述导电性部件连接起来的布线。
根据上述的结构，如果导电性部件从露出面露出，则能够作为连接各电极间的端子体使用。
并且，在本发明的树脂结构体中，也可以具有嵌入所述树脂成型体内、从所述多个露出面中的至少两个露出的导电性部件和在所述导电性部件露出的露出面的每一个中与所述导电性部件连接的布线。
根据上述的结构，如果导电性部件从至少2个露出面露出，则能够将该导电性部件看作连接2个露出面的布线的一部分而形成电路，提高了电路配置的自由度。
并且，在本发明的树脂结构体中，所述树脂结构体可以具有密封所述露出面的密封体。
根据上述的结构，露出的电子部件、电极以及布线等被外部环境隔断，能够保护树脂结构体内部避免水分、湿气等。
并且，本发明的树脂结构体的制造方法是在树脂成型体内嵌入有多个电子部件的树脂结构体的制造方法，具有以下工序：第1工序，以片材与电极抵接的方式将片材粘贴在电子部件上；第2工序，按照对于所述电极中的至少一个，在所述片材的粘贴有所述电子部件的面与成型模具的内表面之间形成空间的方式，将所述片材配置在成型模具内；第3工序，通过使所述空间内填充树脂，对嵌入有所述电子部件的树脂成型体进行成型；以及第4工序，将嵌入有所述电子部件的树脂成型体从所述成型模具中取出，从所述树脂成型体剥离所述片材，由此在树脂成型体上形成与所述片材抵接的电极露出的第1露出面，所述成型模具在内面具有凸部，在所述第2工序中，按照所述凸部与所述电极抵接的方式，将所述片材配置在所述成型模具中，在所述第4工序中，形成与所述凸部抵接的电极露出的第2露出面。
根据上述的结构，能够制造具有作为电子部件的电极露出的露出面的第1露出面(片材被剥离的面)和第2露出面(抵接有成型模具的凸部的面)的树脂成型体。由此，能够制造电路设计的自由度高的树脂结构体。
并且，本发明的树脂结构体的制造方法还可以具有第5工序，在该工序中，在所述第1露出面以及第2露出面中分别喷射印刷导电材料来形成露出的所述电极之间的布线。
根据上述的结构，能够在第1露出面以及第2露出面各自同一面内，使用喷墨印刷等喷射印刷导电材料的简单的方法来形成电路。由此，与使用蚀刻等形成布线的方法相比，能够将材料费、加工费抑制在低价。此外，喷射印刷导电材料的方法一般容易调整印刷位置。因此，即使电子部件的嵌入位置从规定的位置偏移地嵌入，也能够形成与偏移相应的布线。
并且，在本发明的树脂结构体的制造方法中，还可以具有第6工序，在该工序中，将从所述树脂成型体露出的所述电极密封。
根据上述的结构，能够制造一种可以保护树脂结构体内部避免水分、湿气等的树脂结构体。
产业上的可利用性
本发明能够适用于将树脂结构体用于外装部件的电子装置。
标号说明
1、30：树脂结构体；
2：电子部件；
3：电极；
4：导电性部件；
5：树脂成型体；
6：布线；
7：凹部；
13：凹部底面；
20：片材；
23：成型模具；
25：凸部；
50：密封体。

Claims (12)

1.一种树脂结构体，该树脂结构体具备树脂成型体和嵌入所述树脂成型体内的多个电子部件，
所述树脂结构体的特征在于，
所述树脂成型体具有所述电子部件的电极露出的多个露出面，
所述树脂成型体上形成有凹部，
所述凹部的底面是所述多个露出面中的至少一个。
2.根据权利要求1所述的树脂结构体，其特征在于，
在所述露出面内，具有将从该露出面露出的所述电极之间连接起来的布线。
3.根据权利要求1或2所述的树脂结构体，其特征在于，
所述电极中的至少一个是相对于至少2个不同的露出面露出的多面露出电极，
所述多面露出电极所露出的至少2个露出面上分别具有与所述多面露出电极连接的布线。
4.根据权利要求3所述的树脂结构体，其特征在于，
所述多面露出电极露出的多个露出面中的至少一个是所述凹部的底面。
5.根据权利要求1至4中的任意一项所述的树脂结构体，其特征在于，
所述电子部件在所述凹部的底面上仅露出一部分。
6.根据权利要求1至5中的任意一项所述的树脂结构体，其特征在于，
所述树脂成型体为大致板状，
所述树脂成型体的一个面为平面，所述平面均为所述露出面，
所述树脂成型体的另一个面上形成有所述凹部。
7.根据权利要求1至6中的任意一项所述的树脂结构体，其特征在于，
所述树脂结构体具有：
导电性部件，其嵌入所述树脂成型体内，从所述多个露出面中的至少一个露出；以及
布线，其在所述导电性部件露出的露出面中将露出于该露出面的电子部件的电极与所述导电性部件连接起来。
8.根据权利要求1至6中的任意一项所述的树脂结构体，其特征在于，
所述树脂结构体具有：
导电性部件，其嵌入所述树脂成型体内，从所述多个露出面中的至少两个露出；以及
布线，其在所述导电性部件露出的露出面的每一个中，与所述导电性部件连接。
9.根据权利要求1至8中的任意一项所述的树脂结构体，其特征在于，
所述树脂结构体具有密封所述露出面的密封体。
10.一种树脂结构体的制造方法，该树脂结构体在树脂成型体内嵌入有多个电子部件，
所述树脂结构体的制造方法的特征在于，其具有以下工序：
第1工序，以片材与电极抵接的方式将片材粘贴在电子部件上；
第2工序，按照所述电极中的至少一个在所述片材的粘贴有所述电子部件的面与成型模具的内表面之间形成空间的方式，将所述片材配置在成型模具内；
第3工序，通过使所述空间内填充树脂，对嵌入有所述电子部件的树脂成型体进行成型；以及
第4工序，将嵌入有所述电子部件的树脂成型体从所述成型模具中取出，从所述树脂成型体剥离所述片材，由此在树脂成型体上形成与所述片材抵接的电极露出的第1露出面，
所述成型模具在内表面具有凸部，
在所述第2工序中，按照所述凸部与所述电极抵接的方式，将所述片材配置在所述成型模具中，由此，在所述第4工序中，形成与所述凸部抵接的电极露出的第2露出面。
11.根据权利要求10所述的树脂结构体的制造方法，其特征在于，
所述树脂结构体的制造方法具有第5工序，在该工序中，在所述第1露出面以及第2露出面内分别喷射印刷导电材料，由此形成露出的所述电极之间的布线。
12.根据权利要求11所述的树脂结构体的制造方法，其特征在于，
所述树脂结构体的制造方法具有第6工序，在该工序中，将从所述树脂成型体露出的所述电极密封。
CN201580015350.8A 2014-04-22 2015-03-26 嵌入了电子部件的树脂结构体及其制造方法 Expired - Fee Related CN106104777B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014088307A JP6354285B2 (ja) 2014-04-22 2014-04-22 電子部品を埋設した樹脂構造体およびその製造方法
JP2014-088307 2014-04-22
PCT/JP2015/059346 WO2015163082A1 (ja) 2014-04-22 2015-03-26 電子部品を埋設した樹脂構造体およびその製造方法

Publications (2)

Publication Number Publication Date
CN106104777A true CN106104777A (zh) 2016-11-09
CN106104777B CN106104777B (zh) 2018-09-28

Family

ID=54332252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580015350.8A Expired - Fee Related CN106104777B (zh) 2014-04-22 2015-03-26 嵌入了电子部件的树脂结构体及其制造方法

Country Status (7)

Country Link
US (1) US9922932B2 (zh)
EP (1) EP3136432B1 (zh)
JP (1) JP6354285B2 (zh)
KR (1) KR101843675B1 (zh)
CN (1) CN106104777B (zh)
TW (1) TWI630686B (zh)
WO (1) WO2015163082A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792836A (zh) * 2016-11-21 2019-05-21 欧姆龙株式会社 电子装置及其制造方法
CN110603906A (zh) * 2017-07-19 2019-12-20 欧姆龙株式会社 树脂构造体的制造方法以及树脂构造体
CN110612784A (zh) * 2017-08-02 2019-12-24 欧姆龙株式会社 电子装置及其制造方法
CN110959149A (zh) * 2017-08-03 2020-04-03 日写株式会社 成型品、电气制品及成型品的制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015218959A1 (de) * 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts
JP6406235B2 (ja) * 2015-12-16 2018-10-17 オムロン株式会社 電子装置及びその製造方法
JP6645213B2 (ja) * 2016-01-27 2020-02-14 オムロン株式会社 発光装置、および発光装置の製造方法
JP2017135253A (ja) * 2016-01-27 2017-08-03 オムロン株式会社 発光装置、および発光装置の製造方法
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
JP6805540B2 (ja) * 2016-05-02 2020-12-23 オムロン株式会社 板バネの固定構造及び電気接点構造の製造方法
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
JP6677183B2 (ja) * 2017-01-25 2020-04-08 オムロン株式会社 制御装置
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
JP6812951B2 (ja) * 2017-11-15 2021-01-13 オムロン株式会社 電子装置およびその製造方法
JP6798472B2 (ja) * 2017-11-15 2020-12-09 オムロン株式会社 電子装置およびその製造方法
JP6879241B2 (ja) * 2018-03-19 2021-06-02 オムロン株式会社 メダル選別装置および遊技機
JP7339517B2 (ja) 2019-09-12 2023-09-06 日亜化学工業株式会社 発光装置の製造方法および発光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115864A1 (en) * 2002-10-30 2004-06-17 Daisuke Sakurai Manufacturing method for electronic component-mounted component, manufacturing method for electronic component-mounted completed product with the electronic component-mounted component, and electronic component-mounted completed product
US20100155925A1 (en) * 2008-12-24 2010-06-24 Shinko Electric Industries Co., Ltd. Resin-sealed package and method of producing the same
CN102655197A (zh) * 2011-03-01 2012-09-05 索尼公司 发光单元和显示装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555715A (ja) * 1991-08-26 1993-03-05 Wacom Co Ltd 回路付成形品およびその製造方法
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
JP2794262B2 (ja) 1993-08-30 1998-09-03 国際電気株式会社 電子回路パッケージ
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JP3726985B2 (ja) 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH1187385A (ja) * 1997-09-10 1999-03-30 Omron Corp 樹脂モールド型電子部品の製造方法、成形金型、リードフレーム
JP3455685B2 (ja) * 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
TW393744B (en) * 1998-11-10 2000-06-11 Siliconware Precision Industries Co Ltd A semicondutor packaging
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
EP1204136B1 (en) 1999-07-16 2009-08-19 Panasonic Corporation Method of fabricating a packaged semiconductor device
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
JP2004111502A (ja) 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 外装部品および携帯型電子機器
JP4222147B2 (ja) * 2002-10-23 2009-02-12 セイコーエプソン株式会社 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP3900093B2 (ja) * 2003-03-11 2007-04-04 日立電線株式会社 モールド金型及びそれを用いた半導体装置の製造方法
JP4020853B2 (ja) * 2003-11-04 2007-12-12 沖電気工業株式会社 アンテナ内蔵半導体装置
KR20060000106A (ko) * 2004-06-28 2006-01-06 삼성전자주식회사 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법
JP2006049070A (ja) * 2004-08-04 2006-02-16 Denso Corp コネクタ部材
JP4494175B2 (ja) * 2004-11-30 2010-06-30 新光電気工業株式会社 半導体装置
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4290134B2 (ja) * 2005-03-14 2009-07-01 パナソニック株式会社 固体撮像装置と固体撮像装置の製造方法
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
JP5544714B2 (ja) * 2006-06-22 2014-07-09 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
EP2066161A4 (en) 2007-06-19 2010-11-17 Murata Manufacturing Co METHOD FOR MANUFACTURING INCORPORATED COMPONENT SUBSTRATE AND THIS SUBSTRATE
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009099593A (ja) * 2007-10-12 2009-05-07 Sanyo Electric Co Ltd 回路基板、該回路基板の製造方法、及び該回路基板を備える電池パック
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP5359550B2 (ja) * 2009-05-22 2013-12-04 オムロン株式会社 電子部品実装装置の製造方法
JP5443837B2 (ja) * 2009-06-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8535961B1 (en) * 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US8581421B2 (en) * 2010-12-20 2013-11-12 Shinko Electric Industries Co., Ltd. Semiconductor package manufacturing method and semiconductor package
WO2012100720A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
WO2012124209A1 (ja) * 2011-03-16 2012-09-20 富士電機株式会社 半導体モジュールおよびその製造方法
US20130292852A1 (en) 2012-05-03 2013-11-07 Infineon Technologies Ag Chip embedded packages and methods for forming a chip embedded package
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115864A1 (en) * 2002-10-30 2004-06-17 Daisuke Sakurai Manufacturing method for electronic component-mounted component, manufacturing method for electronic component-mounted completed product with the electronic component-mounted component, and electronic component-mounted completed product
US20100155925A1 (en) * 2008-12-24 2010-06-24 Shinko Electric Industries Co., Ltd. Resin-sealed package and method of producing the same
CN102655197A (zh) * 2011-03-01 2012-09-05 索尼公司 发光单元和显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792836A (zh) * 2016-11-21 2019-05-21 欧姆龙株式会社 电子装置及其制造方法
US11004699B2 (en) 2016-11-21 2021-05-11 Omron Corporation Electronic device and method for manufacturing the same
CN109792836B (zh) * 2016-11-21 2021-10-15 欧姆龙株式会社 电子装置及其制造方法
CN110603906A (zh) * 2017-07-19 2019-12-20 欧姆龙株式会社 树脂构造体的制造方法以及树脂构造体
CN110612784A (zh) * 2017-08-02 2019-12-24 欧姆龙株式会社 电子装置及其制造方法
CN110959149A (zh) * 2017-08-03 2020-04-03 日写株式会社 成型品、电气制品及成型品的制造方法
CN110959149B (zh) * 2017-08-03 2023-06-06 日写株式会社 成型品、电气制品及成型品的制造方法

Also Published As

Publication number Publication date
KR20160124865A (ko) 2016-10-28
EP3136432A1 (en) 2017-03-01
KR101843675B1 (ko) 2018-03-29
EP3136432A4 (en) 2018-01-03
TW201606954A (zh) 2016-02-16
WO2015163082A1 (ja) 2015-10-29
US20170103950A1 (en) 2017-04-13
EP3136432B1 (en) 2021-02-17
TWI630686B (zh) 2018-07-21
CN106104777B (zh) 2018-09-28
US9922932B2 (en) 2018-03-20
JP2015207703A (ja) 2015-11-19
JP6354285B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
CN106104777A (zh) 嵌入了电子部件的树脂结构体及其制造方法
CN107251664B (zh) 立体电路构造体
CN103548361A (zh) 半导体装置及麦克风
CN106803079B (zh) 指纹模组及移动终端
CN107210554A (zh) 用于制造电互连结构的方法
KR20150092625A (ko) 임베디드 인쇄회로기판
JP7440842B2 (ja) 伸縮配線部材
CN110377180B (zh) 触控电极、触控结构、触控显示面板及触控显示装置
JP5303302B2 (ja) 温度検出用回路体の絶縁構造
CN103117262A (zh) 具有连接接口的电子装置、其电路基板以及其制造方法
CN208159004U (zh) 部件安装基板
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
JP2008147432A (ja) 電子回路装置及び電力変換装置及び電子回路装置の製造方法
JP2019091809A (ja) 電子装置およびその製造方法
CN104126333A (zh) 包括印制电路板、单独电路板和电源连接器的电气和/或电子电路
TWI660650B (zh) 電子裝置及其製造方法
JP2007273785A (ja) 回路基板同士の接続構造及び接続方法
CN217693864U (zh) 一种电子元件及电子设备
CN215420930U (zh) 具有天线线路的封装结构
US10618206B2 (en) Resin-molded electronic device with disconnect prevention
CN207283919U (zh) 软硬结合多层印刷电路板
CN105657985A (zh) 组件、适于该组件的部件和在基板上安装电气部件的方法
JP4844735B2 (ja) 半導体装置の製造方法
KR20220014222A (ko) Fpcb 및 그의 제조 방법
CN104952858A (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180928

CF01 Termination of patent right due to non-payment of annual fee