KR101843675B1 - 전자 부품을 매설한 수지 구조체 및 그 제조 방법 - Google Patents

전자 부품을 매설한 수지 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR101843675B1
KR101843675B1 KR1020167025961A KR20167025961A KR101843675B1 KR 101843675 B1 KR101843675 B1 KR 101843675B1 KR 1020167025961 A KR1020167025961 A KR 1020167025961A KR 20167025961 A KR20167025961 A KR 20167025961A KR 101843675 B1 KR101843675 B1 KR 101843675B1
Authority
KR
South Korea
Prior art keywords
exposed
resin
electrode
resin molded
electronic component
Prior art date
Application number
KR1020167025961A
Other languages
English (en)
Other versions
KR20160124865A (ko
Inventor
와카히로 가와이
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20160124865A publication Critical patent/KR20160124865A/ko
Application granted granted Critical
Publication of KR101843675B1 publication Critical patent/KR101843675B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14819—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being completely encapsulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2705/00—Use of metals, their alloys or their compounds, for preformed parts, e.g. for inserts
    • B29K2705/08—Transition metals
    • B29K2705/10—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3481—Housings or casings incorporating or embedding electric or electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Abstract

수지 성형체(5)와, 수지 성형체(5) 내에 매설된 복수의 전자 부품(2)을 구비하는 수지 구조체(1)에 있어서, 수지 성형체(5)는 전자 부품(2)의 전극(3)이 노출되는 복수의 노출면을 갖고, 수지 성형체(5)에는, 오목부(7)가 형성되어 있고, 오목부(7)의 저면(13)이 복수의 노출면의 적어도 1개이다.

Description

전자 부품을 매설한 수지 구조체 및 그 제조 방법{RESIN STRUCTURE HAVING ELECTRONIC COMPONENT EMBEDDED THEREIN, AND METHOD FOR MANUFACTURING SAID STRUCTURE}
본 발명은 전자 부품을 매설한 수지 구조체 및 그 제조 방법에 관한 것이다.
최근, 휴대 전화 등의 휴대용 전자 기기 또는 전자 체온계나 혈압계로 대표되는 건강 기기 등의 민간용 전자 기기에 있어서, 박형, 경량, 소형 및 고내수성의 웨어러블 제품을 염가로 공급하는 것이 요구되고 있다.
일반적으로, 상기의 전자 기기는, 각종 전자 부품을 프린트 회로 기판 상에서 조립함으로써 구성되어 있다. 여기서, 각종 전자 부품이란, 저항이나 콘덴서 등의 수동 부품, LSI(Large Scale Integrated Circuit : 대규모 집적 회로)나 IC(Integrated Circuit : 반도체 집적 회로) 등의 능동 부품, 전지 등의 전원 장치, LED(Light Emitting Diode : 발광 다이오드) 등의 표시 장치 및 센서나 스위치 등이다.
상기의 프린트 회로 기판은, 일반적으로, 유리 섬유로 강화된 에폭시 수지성의 보드(유리 에폭시)나 폴리이미드제의 기판(플렉시블 기판)의 시트 상에 구리박을 적층하고, 적층한 구리박을 에칭 가공함으로써 배선 회로가 형성된다. 이 배선 회로에 땜납, 도전성 접착제 또는 금속 와이어 등을 사용하여 다른 전자 부품을 실장함으로써, 전자 기기가 조립되어 있다.
그러나, 구리박을 에칭 가공하여 회로를 형성하는 프린트 회로 기판은, 재료비나 가공비 등이 늘어나고, 또한, 땜납, 도전성 접착제 또는 금속 와이어 등을 사용한 전자 부품의 실장에 대해서도, 재료비나 가공비 등이 늘어나기 때문에, 고가 로 되어 버린다고 하는 문제가 있다. 또한, 에칭 가공에 의해 배출되는 폐액이 환경에 주는 부하도 크다고 하는 문제도 있다.
또한, 프린트 회로 기판 상에 전자 부품을 실장하기 위해서는, 각 부품 간에 일정 이상의 스페이스를 형성할 필요가 있어, 제품의 두께가 증가되어 버린다고 하는 문제나, 제품의 소형화에 한계가 있는 등의 문제가 있다.
따라서, 제품의 박형화, 소형화 및 저비용화를 위해 프린트 회로 기판을 사용하지 않는 전자 부품의 실장 방법이 제안되어 있다.
예를 들어, 특허문헌 1에는, 성형 수지 내에 전자 부품, 회로 소자 등을 전극면이 노출되도록 매설한 전자 회로 패키지가 개시되어 있다. 상기 전자 회로 패키지는, 먼저, 전자 부품, 회로 소자 등을 열경화 수지로 가고정하고, 사출 성형에 의해 성형 수지 내에 당해 전자 부품, 회로 소자 등을 매설한다. 그 후, 가고정 수지를 용해 제거하여, 전극면을 노출시킨다. 노출시킨 전극면에, 도체층을 형성하고, 노광, 에칭에 의해 배선 패턴을 형성함으로써, 전자 회로 패키지를 제조한다.
또한, 특허문헌 2에는, 전자 부품을 매립한 수지를 외장 부품으로서 사용하는 방법이 개시되어 있다. 특허문헌 2에서는, 전극이 노출된 상태에서 전자 부품을 수지의 내측면에 매립하고, 은 페이스트를 인쇄하는 등의 방법에 의해 회로를 형성한다. 그 때문에, 외장 부품이 기판의 역할을 하여, 회로를 형성하기 위한 기판이 불필요해져, 제품의 박형화가 가능하게 되어 있다.
또한, 특허문헌 3에는, 전자 부품이 수지 성형품에 매립된 전자 부품 실장 장치가 개시되어 있다. 상기 실장 장치는, 전자 부품의 전극이 노출된 상태에서 전자 부품이 수지 성형품에 매립되어 있다. 그 때문에, 노출된 전극을 전기적으로 접속함으로써, 전자 부품을 위치 결정한 상태에서 고정하기 위한 부재(기판)가 불필요해지고, 또한, 전자 부품을 하우징에 조립하는 작업도 불필요해진다.
일본 공개 특허 공보 「일본 특허 공개 평7-66570호 공보(1995년 3월 10일 공개)」 일본 공개 특허 공보 「일본 특허 공개 제2004-111502호 공보(2004년 4월 8일 공개)」 일본 공개 특허 공보 「일본 특허 공개 제2010-272756호 공보(2010년 12월 2일 공개)」
그러나, 상술한 특허문헌 1∼3에서 개시된 발명에 기재된 방법은, 각 전자 부품 등을 접속하기 위한 회로를 형성할 수 있는 면이 전극을 노출시킨 1면에 한정된다.
그 때문에, 실장할 수 있는 전자 부품의 수나 종류가 제한되어 버린다고 하는 문제나, 배선 회로의 길이가 제한되어 버린다고 하는 문제가 있어, 회로 설계의 자유도가 낮다.
본 발명은 상기의 문제를 감안하여 이루어진 것이며, 그 목적은, 수지 성형체 내에 전자 부품을 매설한 수지 구조체이며, 당해 전자 부품의 전극이 수지로부터 노출된 수지 구조체에 있어서, 전자 부품을 실장하는 회로 설계의 자유도를 높이는 것에 있다.
본 발명에 관한 수지 성형체와, 상기 수지 성형체 내에 매설된 복수의 전자 부품을 구비하는 수지 구조체에 있어서, 상기 수지 성형체는, 상기 전자 부품의 전극이 노출되는 복수의 노출면을 갖고, 상기 수지 성형체에는, 오목부가 형성되어 있고, 상기 오목부의 저면이 상기 복수의 노출면의 적어도 1개이다.
상기의 구성에 의하면, 수지 구조체는, 전극이 노출된 노출면을 복수 구비하고 있다. 그 때문에, 복수의 면에 회로를 형성할 수 있게 되어, 전자 부품을 실장하는 회로 설계의 자유도가 높아진다. 그 때문에, 실장할 수 있는 부품의 수가 증가함과 함께, 회로를 형성하는 면이 1면이었던 경우에, 각 전자 부품을 연결하는 회로 길이가 제한되어 버린다고 하는 문제도 해결된다.
본 발명은, 수지 성형체 내에 전자 부품을 매설한 수지 구조체에 있어서, 전자 부품을 실장하는 회로 설계의 자유도를 높일 수 있다.
도 1은 본 발명의 실시 형태 1에 관한 수지 구조체의 구성 개략도이다.
도 2는 본 발명의 실시 형태 1에 관한 수지 구조체의 제조 공정도이다.
도 3은 본 발명의 실시 형태 2에 관한 수지 구조체의 구성 개략도이다.
이하에 도면을 참조하여, 본 발명의 일 실시 형태에 대하여 설명한다.
〔실시 형태 1〕
(수지 구조체의 구성 개략)
도 1은 본 실시 형태에 관한 수지 구조체의 일례를 도시하는 구성 개략도이다. 도 1의 (a)는 본 실시 형태에 관한 수지 구조체(1)를 상방으로부터 본 구성 개략도이고, 도 1의 (b)는 도 1의 (a)에 있어서의 A-A'선 화살표 단면도이며, 도 1의 (c)는 본 실시 형태에 관한 수지 구조체(1)를 하방으로부터 본 구성 개략도이다.
본 실시 형태에 관한 수지 구조체(1)는 전자 부품(2)과 도전성 부재(4)와 수지 성형체(5)와 배선(6)을 구비하고 있다.
복수의 전자 부품[2(2a∼2h)]은 저항이나 콘덴서 등의 수동 부품, LSI나 IC 등의 능동 부품, 전지 등의 전원 장치, LED 등의 표시 장치 및 센서나 스위치 등이다. 또한, 이하에 있어서 복수의 전자 부품의 각각을 구별하지 않을 때에는 부호 2를 붙이고, 구별하는 경우에는 부호 2a∼2h 중 어느 하나를 붙인다.
각각의 전자 부품(2)은 전극[3(3a-1∼3h-2)]을 구비하고 있다. 전자 부품(2a)은 전극(3a-1, 3a-2)을 구비하고, 전자 부품(2b)은 전극(3b-1, 3b-2)을 구비하고, 전자 부품(2c)은 전극(3c-1, 3c-2)을 구비하고, 전자 부품(2d)은 전극(3d-1, 3d-2)을 구비하고, 전자 부품(2e)은 전극(3e-1, 3e-2)을 구비하고, 전자 부품(2f)은 전극(3f-1, 3f-2)을 구비하고, 전자 부품(2g)은 전극(3g-1, 3g-2)을 구비하고, 전자 부품(2h)은 전극(3h-1, 3h-2)을 구비한다. 이하에 있어서 전극의 각각을 구별하지 않을 때에는 부호 3을 붙이고, 구별하는 경우에는 부호 3a-1∼3h-2 중 어느 하나를 붙인다.
도전성 부재[4(4a, 4b)]는 도전성 금속(예를 들어 구리)으로 구성된 부재이며, 전자 부품(2) 간의 접속을 용이하게 하기 위한 단자대로서 기능한다. 또한, 이하에 있어서 도전성 부재의 각각을 구별하지 않을 때에는 부호 4를 붙이고, 구별하는 경우에는, 부호 4a, 4b 중 어느 하나를 붙인다.
수지 성형체(5)는, 대략 판상이며, 그 내부에 전자 부품(2) 및 도전성 부재(4)가 매설되어 있다. 단, 수지 성형체(5)는 전자 부품(2)의 전극(3) 및 도전성 부재(4)를 노출시키는 복수의 노출면을 갖고 있다. 이후, 노출면이란, 1개 이상의 전극이 노출되어 있는 면을 말한다. 본 실시 형태에서는, 평탄한 수지 성형체(5)의 상면(이하, 수지 성형체 상면이라 함)(11) 전체가, 노출면의 1개로 되어 있다. 또한, 수지 성형체(5)는 그 하면(이하, 수지 성형체 하면이라 함)(12)에 있어서, 오목부(7)가 형성되어 있다. 오목부(7)는 전극(3) 또는 도전성 부재(4)를 노출시키는 깊이로 형성되어 있다. 그 때문에, 오목부(7)의 평탄한 저면(이하, 오목부 저면이라 함)(13)은 전극(3) 및 도전성 부재(4)를 노출시키는 노출면으로 된다.
또한, 수지 성형체(5)는 전자 부품(2)의 전극(3) 중의 일부[도 1에서는, 전극(3a-2), 전극(3c-2), 전극(3d-1) 및 전극(3f-2)]가 수지 성형체 상면(11)과 오목부 저면(13)의 양쪽에서 노출되는 이면 노출 전극으로 되도록 전자 부품(2)을 지지하고 있다. 마찬가지로, 수지 성형체(5)는 도전성 부재(4)가 수지 성형체 상면(11)과 오목부 저면(13)의 양쪽에서 노출되도록, 도전성 부재(4)를 지지하고 있다.
배선(6)은 전극(3) 간, 전극(3)과 도전성 부재(4) 사이, 또는 도전성 부재(4) 간을 회로 접속하기 위한 부재이며, 도전성 재료로 구성되어 있다. 배선(6)은 전자 부품(2)의 전극(3) 및/또는 도전성 부재(4)를 노출시키는 복수의 노출면의 각각의 면 내에 형성되고, 당해 노출면에 있어서, 노출되어 있는 전극(3) 간, 전극(3)과 도전성 부재(4) 사이, 또는 도전성 부재(4) 간을 접속한다.
상술한 바와 같이, 수지 구조체(1)는 전극(3) 및/또는 도전성 부재(4)를 노출시키는 복수의 노출면을 갖고 있다. 그 때문에, 1개의 노출면 내에서만 배선하는 경우와 비교하여, 회로 설계의 자유도를 높이는 것이 가능해진다.
예를 들어, 도 1에 도시된 바와 같이, 수지 성형체 상면(11)에 있어서, 도전성 부재(4a)와 전극(3h-2)을 접속하는 배선(6)이 형성되어 있기 때문에, 전극(3f-2)과 전극(3d-1)을 접속하는 배선(6)을 수지 성형체 상면(11) 상에 형성할 수 없다. 왜냐하면, 전극(3f-2)과 전극(3d-1)을 접속하는 배선(6)이, 도전성 부재(4a)와 전극(3h-2) 사이의 기존의 배선(6)과 교차하기 때문이다. 그러나, 본 실시 형태에 있어서, 수지 구조체(1)는 수지 성형체 상면(11)과는 별도로, 전극(3f-2) 및 전극(3d-2)이 노출된 오목부 저면(13)을 갖고 있기 때문에, 오목부 저면(13)에 있어서 전극(3f-2)과 전극(3d-1)을 접속하는 배선(6)을 형성하여, 회로를 형성할 수 있다.
또한, 이면 노출 전극[도 1에서는, 전극(3a-2), 전극(3c-2), 전극(3d-1) 및 전극(3f-2)](복수면 노출 전극)은, 수지 구조체(1)에 있어서, 수지 성형체 상면(11)과 오목부 저면(13)의 양쪽에 대하여 노출되어 있다. 그 때문에, 이면 노출 전극을, 수지 성형체 상면(11)에 형성된 회로와 오목부 저면(13)에 형성된 회로를 접속하는 배선(6)의 일부로서 사용할 수 있다.
예를 들어, 전극(3f-2)은, 수지 성형체 상면(11)과 오목부 저면(13)의 2개의 노출면에 대하여 노출되어 있는 이면 노출 전극이다. 전극(3f-2)은, 수지 성형체 상면(11)에 있어서 전극(3h-1)과의 사이에 배선(6)을 갖고, 오목부 저면(13)에 있어서 전극(3d-1) 및 도전성 부재(4a)와의 사이에 배선을 갖고 있다. 이에 의해, 수지 성형체 상면(11)에 형성된, 전극(3h-1)과 전극(3f-2) 사이의 배선(6)과, 오목부 저면(13)에 형성된, 전극(3d-1) 및 도전성 부재(4a)와 전극(3f-2) 사이의 배선(6)을 전자 부품(2f)을 통하지 않고 도통시킬 수 있다. 이에 의해, 전극(3f-2)을 배선(6)의 일부로서 사용하는 것이 가능해진다.
또한, 도전성 부재(4)도, 수지 성형체 상면(11)과 오목부 저면(13)의 양쪽에 노출되어 있기 때문에, 수지 성형체 상면(11)에 형성된 회로와 오목부 저면(13)에 형성된 회로를 접속하는 배선(6)의 일부로서 도전성 부재(4)를 사용할 수도 있다.
예를 들어, 도전성 부재(4a)는 수지 성형체 상면(11)에 있어서, 전극(3h-2) 및 전극(3g-1)과의 사이에 배선(6)을 갖고 있고, 오목부 저면(13)에 있어서, 전극(3d-1) 및 전극(3f-2)과의 사이에 배선(6)을 갖고 있다. 즉, 양쪽의 노출면에 대하여 노출되는 도전성 부재(4)가 수지 구조체(1)에 매립되어 있으면, 각각의 노출면에 있어서 도전성 부재(4)와 전극(3) 사이에 배선(6)을 형성함으로써, 수지 성형체 상면(11)에 형성된 회로와 오목부 저면(13)에 형성된 회로를 접속할 수 있다. 그 때문에, 회로를 형성할 수 있는 면이 1면이었던 경우에는 회로를 형성하는 것이 곤란하였던 전자 부품 배치에 있어서도 회로를 형성할 수 있어, 회로 설계의 자유도를 높이는 것이 가능해진다.
또한, 본 실시 형태에 있어서, 도전성 부재(4)는 수지 성형체 상면(11)과 오목부 저면(13)의 양쪽에 대하여 노출되어 있지만, 이것에 한정되는 것은 아니다. 도전성 부재(4)가 수지 성형체 상면(11)과 오목부 저면(13) 중 적어도 어느 한쪽에 대하여 노출되어 있으면, 각 전자 부품(2)끼리를 회로 접속하는 단자대로서 사용할 수 있다.
이상에 의해, 본 실시 형태에 있어서는, 수지 성형체 상면(11)과 오목부 저면(13)의 양쪽의 면에서 회로를 형성할 수 있어, 종래에서는 배선을 형성하는 것이 곤란하였던 전자 부품 배치라도, 배선을 형성하는 것이 가능하게 되어 있다. 이에 의해, 전자 부품의 배치의 자유도가 높아진다.
(수지 구조체의 제조 방법)
다음에, 본 실시 형태에 관한 수지 구조체(1)의 제조 방법을, 도 2의 (a)∼(d)를 참조하여 설명한다.
먼저, 제1 공정으로서, 시트(20)에 전극(3)이 접하도록 전자 부품(2) 및 도전성 부재(4)(도 2에서는 도시하지 않음)를 부착하여, 고정한다(도 2의 (a)).
시트(20)의 재료로서는, 자외선을 투과하고, 또한, 유연성을 갖고 있는 재료가 바람직하고, 예를 들어 PET(폴리에틸렌테레프탈레이트), PEN(폴리에틸렌나프탈레이트), PPS(폴리페닐렌술피드) 등을 사용할 수 있다.
여기서, 시트(20)에는, 면(22)에 접착제가 도포되어 있고, 전자 부품(2)의 위치 관계가 결정된 상태에서 시트(20)의 면(22)에 전자 부품(2)을 고정한다. 접착제로서는, 경화 시간이 짧은 것이 바람직하고, 예를 들어 자외선 경화형의 접착제를 사용할 수 있다. 자외선 경화형의 접착제는, 자외선이 조사되면, 경화하여, 시트(20)와 전자 부품(2)을 접착한다. 그 때문에, 자외선을 접착제가 도포되어 있는 면(22)으로부터 조사한 경우에는, 전자 부품(2) 자체가 접착제에 자외선이 조사되는 것을 저해하는 장벽으로 되어, 경화(접착)가 불충분해져 버릴 가능성이 있다. 따라서, 시트(20)에 자외선을 투과하는 재료를 사용하여, 시트(20)의 접착제가 도포되어 있지 않은 면(21)으로부터 자외선을 조사함으로써, 접착제를 충분히 경화시켜, 전자 부품(2)을 단시간에 확실하게 시트에 고정할 수 있다.
구체적으로는, 자외선 경화형 접착재로서, (유)글루라보제 GL-3005H를 사용하고, 50㎛의 PET제의 시트에, 접착제를 2∼3㎛의 두께로 도포한다. 그 후, 전자 부품(2)의 위치를 결정하고, 시트의 접착제가 도포되어 있지 않은 면(21)으로부터 3000mJ/㎠의 자외선을 조사함으로써, 접착제를 경화시켜, 전자 부품(2)을 고정할 수 있다.
다음에, 도 2의 (b)에 도시한 바와 같이, 전자 부품(2)을 고정한 시트(20)를 성형 형(23)의 내측에 배치하고(제2 공정), 전자 부품(2)이 수지 성형체(5) 내에 매설되도록, 대략 판상의 수지 성형체(5)를 성형한다(제3 공정).
성형 형(23)은 제1 성형 형(23a) 및 제2 성형 형(23b)을 구비한다. 상기의 제1 공정에서 제작한 시트(20)는 제1 성형 형(23a)과 제2 성형 형(23b)으로 둘러싸인 공간의 내부에 배치된다. 제1 성형 형(23a)은 내면이 대략 평면이며, 제2 성형 형(23b)은 내면에 볼록부(25)를 갖고 있다. 시트(20)는 제1 성형 형(23a)의 내면에 면(21)이 전체면 밀착하도록 배치된다. 또한, 시트(20)는 제2 성형 형(23b)의 볼록부(25)에 적어도 일부의 전자 부품(2)이 접촉하고, 접촉하고 있는 것 이외의 부분은, 제2 성형 형(23b)과 이격하여 배치된다. 그리고, 사출 성형에 의해 수지 성형체(5)를 성형한다.
여기서, 볼록부(25)는 그 상면이 평탄하고, 오목부 저면(13)으로부터 노출시키는, 전자 부품(2)의 전극(3) 및/또는 도전성 부재(4)에 접촉하는 위치에 형성되어 있다. 이에 의해, 성형 형(23)으로부터 수지 성형체(5)를 취출하였을 때에, 볼록부(25)와 전자 부품(2)이 접촉하고 있는 부분[접촉부(26)]은 수지 성형체(5)로부터 노출된다. 즉, 볼록부(25)가 수지 성형체(5)의 오목부(7)와 대응하고, 볼록부(25)의 상면이, 수지 성형체(5)의 노출면인 오목부 저면(13)에 대응하게 된다. 이와 같이, 제2 성형 형(23b)에 볼록부(25)를 형성하여 수지 성형체(5)를 성형함으로써, 성형 후에 오목부(7)를 형성하기 위한 가공 공정을 설정할 필요가 없게 된다. 그 때문에, 제조 공정을 감소 및 생산 비용의 삭감이 도모된다.
이때, 제2 성형 형(23b)의 볼록부(25)와 접촉하는 전자 부품(2)의 접촉부(26)는 전자 부품(2)의 전극(3)을 포함하는 일부인 것이 바람직하다. 이것은, 접촉부(26)가 전자 부품(2)의 전극(3)을 포함하는 일부인 것에 의해, 수지 성형체(5)의 오목부 저면(13)으로부터 당해 전극(3)을 노출시키지만, 전자 부품(2)에 있어서의 접촉부(26) 이외의 부분을, 수지 성형체(5)로부터 노출시키지 않기 위해서이다. 이에 의해, 전자 부품(2)의 수지 성형체(5) 내에서의 고정을 확실한 것으로 할 수 있다.
성형의 구체적인 조건으로서는, 수지 성형체(5)로서, ABS 수지 등의 수지를 사용하고, 성형 형 온도 80℃, 사출 수지 온도 180℃, 사출 압력 20kgf/㎠로 사출 성형을 행할 수 있다.
다음에, 제4 공정으로서, 수지 성형체(5)를 성형 형(23)으로부터 취출하고, 시트(20)를 박리한다(도 2의 (c)).
이에 의해, 시트(20)의 면(22)과 대응하는 수지 성형체 상면(11)으로부터 전극(3)이 노출되고, 수지 성형체 상면(제1 노출면)(11)이 노출면으로 된다.
이때, 상기 제1 공정에서, 접착제로서 상기 제3 공정의 성형 온도에서 연화되는 성질을 갖는 것을 사용하고, 시트(20)로서 박리에 적합한 유연성을 갖고 있는 것을 사용하고 있으면, 시트(20)를 용이하게 박리할 수 있다.
또한, 수지 성형체(5)에는, 성형 형(23)이 갖는 볼록부(25)에 대응하는 위치에 오목부(7)가 형성되고, 전극(3) 및/또는 도전성 부재(4)가 노출되는 오목부 저면(제2 노출면)(13)이 노출면으로서 형성된다.
마지막으로, 제5 공정으로서, 복수의 노출면의 각각에 있어서, 당해 노출면 내에 노출된 전극(3)끼리, 전극(3)과 도전성 부재(4) 사이, 또는 도전성 부재(4)끼리를 접속하는 배선(6)을 형성한다(도 2의 (d)).
배선(6)을 형성하는 방법으로서는, 도전재(예를 들어, 은 잉크 등)를 사용하여, 잉크젯 프린트 등의 도전재를 분사하여 인쇄하는 방법에 의해 배선(6)을 형성하는 것이 바람직하다. 상기 제4 공정에서 형성된 노출면[수지 성형체 상면(11) 및 오목부 저면(13)]의 각각은 평면으로 되어 있다. 그 때문에, 도전재를 분사함으로써, 접속 신뢰성이 높은 배선(6)을 용이하게 형성할 수 있고, 전자 부품(2)을 전기적으로 접속하는 것이 가능해진다.
또한, 수지 성형체(5) 내에 전자 부품(2)을 매설한 수지 구조체(1)에 있어서는, 수지 성형체(5)의 성형 시에, 수지의 압출 압력에 의해, 전자 부품(2)의 위치가 어긋나 버린다고 하는 문제가 있다. 본 실시 형태에 있어서, 배선을 형성하는 방법으로서 상기의 방법을 사용함으로써, 전자 부품(2)이 소정의 위치로부터 어긋나 수지 성형체(5) 내에 매설되어 성형되어 있었다고 해도, 배선(6)의 인쇄 시에 화상 처리 등의 방법을 사용하여 전극(3)의 위치를 검출하고, 어긋남에 따라서 배선(6)을 인쇄할 수 있다. 그 때문에, 전극(3)과 배선(6)의 접지 면적을 충분히 확보할 수 있어, 신뢰성이 높은 회로를 형성할 수 있다.
(변형예 1)
다음에, 본 실시 형태에 관한 수지 구조체(1)의 변형예에 대하여 설명한다.
도 1에 도시한 구성의 수지 구조체(1)는, 도전성 부재(4)가 수지 성형체(5)에 매설되어 있었다. 그러나, 수지 구조체(1)에는, 도전성 부재(4)가 매설되어 있지 않아도 된다. 예를 들어, 전자 부품(2)의 수가 비교적 적은 회로나, 도전성 부재(4)가 아니라, 상술한 바와 같이 이면 노출 전극을 사용하여 수지 성형체 상면(11)과 오목부 저면(13)에 형성된 회로를 접속하는 것이 가능한 회로의 경우에는, 도전성 부재(4)를 생략할 수 있다.
〔실시 형태 2〕
다음에, 본 발명에 관한 수지 구조체를 전자 체온계에 적용한 경우의 실시 형태를 나타낸다. 또한, 설명의 편의상, 상술한 실시 형태와 마찬가지의 기능을 갖는 부재에 대해서는 상기 실시 형태와 동일한 부호를 붙이고, 그 설명을 생략한다.
도 3은 본 실시 형태에 관한 수지 구조체(30)의 개략도를 도시한 것이며, 도 3의 (a)는 본 실시 형태에 관한 수지 구조체(30)를 상방으로부터 본 구성 개략도이고, 도 3의 (b)는 도 3의 (a)에 있어서의 A-A'선 화살표 단면도이며, 도 3의 (c)는 본 실시 형태에 관한 수지 구조체(30)를 하방으로부터 본 구성 개략도이다.
본 실시 형태에 관한 수지 구조체(30)는, 수지 성형체(5) 내에 전자 부품(2)으로서, 저항이나 콘덴서 등의 수동 소자, IC나 LSI 등의 능동 소자, 측온체인 서미스터(2k) 및 전지(2m) 등이 매설되어 있다. 수지 구조체(30)로부터 노출된 전극(3)은 배선(6)에 의해 회로 접속되어 있다. 여기서, 전극(3)에는, 서미스터(2k)의 전극(3k-1 및 3k)-2, 전지(2m)의 전극(3m-1 및 3m-2)도 포함된다.
본 실시 형태에 있어서의 수지 구조체(30)도 상기 실시 형태 1에 기재된 수지 구조체(1)와 마찬가지로, 수지 성형체 하면(32)에 오목부(7)를 갖고 있다. 또한, 오목부 저면(13)과 수지 성형체 상면(31)은, 전자 부품(2)의 전극(3)의 노출면으로 되어 있다. 여기서, 서미스터(2k)의 전극(3k-1 및 3k-2)은, 수지 성형체 상면(31)과 오목부 저면(13)의 양쪽의 면에 대하여 노출되는 이면 노출 전극이다. 그 때문에, 수지 성형체 상면(31)과 오목부 저면(13)의 양쪽의 면에 있어서 회로를 형성하는 것이 가능하다.
구체적으로는, 도 3에 도시한 바와 같이, 서미스터(2k)의 한쪽의 전극(3k-1)은 수지 성형체 상면(31)에 있어서 배선(6)에 의해 전자 부품(2i)과 접속하고 있다. 또한, 서미스터(2k)의 다른 쪽의 전극(3k-2)은, 오목부 저면(13)에 있어서, 배선(6)에 의해 전자 부품(2j)과 접속하고 있다. 이와 같이, 전자 부품(2j)의 전극(3j-1)과 서미스터(2k)의 전극(3k-2)의 양쪽이 오목부 저면(13)에 형성된 노출면에 대하여 노출되어 있음으로써, 수지 성형체 상면(11)에서는 배선(6)을 형성하는 것이 곤란한 전극(3) 간에 대해서도, 별도의 노출면인 오목부 저면(13)에 있어서 배선(6)을 형성할 수 있다.
또한, 서미스터(2k)의 전극(3k-1)의 두께와 전자 부품(2j)의 두께가 상이한 경우에는, 수지 성형체 상면(31)과 오목부 저면(13)의 양쪽의 면에 대하여 서미스터(2k)의 전극(3k-1)과 전자 부품(2j)의 전극(3j-1)을 노출시키기 위해, 오목부 저면(13)에 경사면(40)을 형성한다. 이에 의해, 서미스터(2k)의 전극(3k-1)과 전자 부품(2j)의 두께가 상이한 경우에 있어서도, 배선(6)을 인쇄하고, 회로를 형성하는 것이 가능해져, 회로 설계의 자유도를 높일 수 있다. 또한, 경사면(40)은 수지 성형체 하면(32)에 대하여 경사져 있는 뿐이며, 수지 성형체 하면(32)에 대하여 수직은 아니다. 그 때문에, 잉크젯 프린트 등의 도전재를 분사하여 인쇄하는 방법이라도, 경사면(40) 상에 접속 신뢰성이 높은 배선을 형성할 수 있다.
또한, 수지 구조체(30)에 매립된 전지(2m)의 전극(3m-1 및 3m-2)도, 상술한 서미스터(2k)의 전극(3k-1 및 3k-2)과 마찬가지로, 수지 성형체 상면(31)과 오목부 저면(13)의 양쪽의 노출면에 있어서 노출되는 이면 노출 전극으로서 수지 구조체(30) 내에 매설되어 있다. 그 때문에, 양쪽의 노출면에 있어서, 배선(6)을 형성할 수 있음과 함께, 수지 성형체 상면(31)과 오목부 저면(13)의 각각에 형성된 회로를 도통시키는 배선(6)의 일부로서 사용하여, 회로 설계의 자유도를 높일 수도 있다.
또한, 상술한 수지 구조체(30)의 상면측에 밀봉체(50)를 조립하고, 접착제, 초음파 용접, 또는, 성형 형 내에서 수지를 부어 넣는 등의 방법으로 밀봉하여, 전자 체온계를 제조한다. 이에 의해, 노출된 전자 부품(2), 전극(3) 및 배선(6) 등이 외부 환경으로부터 차단되어, 수지 구조체(30) 내부를 수분, 습기 등으로부터 보호하는 것이 가능해진다. 또한, 오목부 저면(13)도 마찬가지의 방법으로 밀봉해도 되지만, 상술한 전지(2m)의 전극(3m-1 및 3m-2)을 수지 구조체(30)로부터 노출한 채로 하여, 충전 등을 행할 때의 전극으로서 사용해도 된다. 이 경우, 전극(3m-1 및 3m-2)이 노출되는 노출면인 오목부 저면(13)에는 배선(6)이 형성되지 않는다.
이와 같이, 수지 구조체(30)를 온도계 등의 전자 장치의 외장 부품으로서 사용함으로써, 기판 등의 전자 부품을 고정하기 위한 고정 부재가 필요없게 되어, 기판 등의 고정 부재의 배치에 수반되는 외장 부품의 제약이 없어진다. 그 때문에, 수지 구조체를 전자 기기의 외장 부품으로서 사용함으로써, 전자 부품의 배치에 의한 외관에의 영향을 작게 할 수 있다.
본 발명은 상술한 각 실시 형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 다양한 변경이 가능하고, 다른 실시 형태에 각각 개시된 기술적 수단을 적절히 조합하여 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
〔정리〕
이상과 같이, 본 발명에 관한 수지 성형체와, 상기 수지 성형체 내에 매설된 복수의 전자 부품을 구비하는 수지 구조체에 있어서, 상기 수지 성형체는, 상기 전자 부품의 전극이 노출되는 복수의 노출면을 갖고, 상기 수지 성형체에는, 오목부가 형성되어 있고, 상기 오목부의 저면이 상기 복수의 노출면의 적어도 1개이다.
상기의 구성에 의하면, 수지 구조체는, 전극이 노출된 노출면을 복수 구비하고 있다. 그 때문에, 복수의 면에 회로를 형성할 수 있게 되어, 전자 부품을 실장하는 회로 설계의 자유도가 높아진다. 그 때문에, 실장할 수 있는 부품의 수가 증가함과 함께, 회로를 형성하는 면이 1면이었던 경우에, 각 전자 부품을 연결하는 회로 길이가 제한되어 버린다고 하는 문제도 해결된다.
또한, 본 발명에 관한 수지 구조체에 있어서, 상기 노출면 내에 있어서, 당해 노출면으로부터 노출되어 있는 상기 전극 간을 접속하는 배선을 갖고 있어도 된다.
상기의 구성에 의하면, 동일면 내에 있어서 배선을 형성한다. 즉, 예를 들어 서로 직교하는 2면에 걸친 배선(입체적인 배선)을 형성하는 경우가 없다. 그 때문에, 수지 성형체가 팽창, 수축, 굽힘 등의 변형력을 받은 경우, 입체적인 배선(일반적으로는, 90도 굴곡부)은 변형력으로 단선되기 쉬운 것에 반해, 본 발명에 관한 수지 구조체와 같이 동일면 내에서 배선을 행하면, 배선이 단선되기 어려운, 신뢰도가 높은 회로를 형성하는 것이 가능해진다.
또한, 본 발명에 관한 수지 구조체에 있어서 상기 전극 중 적어도 1개는, 적어도 상이한 2개의 노출면에 대하여 노출되는 복수면 노출 전극이며, 상기 복수면 노출 전극이 노출되는 적어도 2개의 노출면의 각각에 있어서, 상기 복수면 노출 전극과 접속되는 배선을 갖고 있어도 된다.
상기의 구성에 의하면, 상기 복수면 노출 전극을 각각의 노출면을 연결하는 배선으로 간주하여 회로를 형성하는 것이 가능해져, 회로 설계의 자유도가 높아진다.
또한, 본 발명에 관한 수지 구조체에 있어서, 상기 복수면 노출 전극이 노출되어 있는 복수의 노출면 중 적어도 1개는, 상기 오목부의 저면이어도 된다.
상기의 구성에 의하면, 복수면 노출 전극의 노출면이 오목부의 저면에 형성되어 있으면, 오목부 저면에도 회로를 형성할 수 있음과 함께, 복수면 노출 전극을 오목부 저면과 다른 노출면을 연결하는 배선의 일부로 간주하여 회로를 형성할 수 있다.
또한, 본 발명에 관한 수지 구조체에 있어서, 상기 전자 부품은, 상기 오목부의 저면에 있어서, 일부만이 노출되어 있어도 된다.
상기의 구성에 의하면, 수지 성형체의 오목부에 있어서, 전자 부품의 일부만이 노출되어 있으면, 나머지 부분은 수지 구조체로 덮이기 때문에, 전자 부품의 수지 성형체 내에서의 고정을 확실한 것으로 할 수 있다.
또한, 본 발명에 따른 수지 구조체에 있어서, 상기 수지 성형체는, 대략 판상이며, 한쪽의 면이 평면이고, 상기 평면 모두가 상기 노출면이며, 다른 쪽의 면에 상기 오목부가 형성되어 있어도 된다.
또한, 본 발명에 관한 수지 구조체에 있어서, 상기 수지 성형체 내에 매설되며, 상기 복수의 노출면 중 적어도 1개로부터 노출되어 있는 도전성 부재와, 상기 도전성 부재가 노출되어 있는 노출면에 있어서, 당해 노출면에 노출되어 있는 전자 부품의 전극과 상기 도전성 부재를 접속하는 배선을 갖고 있어도 된다.
상기의 구성에 의하면, 도전성 부재가 노출면으로부터 노출되어 있으면, 각 전극 간을 연결하는 단자대로서 이용할 수 있다.
또한, 본 발명에 관한 수지 구조체에 있어서, 상기 수지 성형체 내에 매설되며, 상기 복수의 노출면 중 적어도 2개로부터 노출되어 있는 도전성 부재와, 상기 도전성 부재가 노출되어 있는 노출면의 각각에 있어서, 상기 도전성 부재와 접속되는 배선을 갖고 있어도 된다.
상기의 구성에 의하면, 도전성 부재가 적어도 2개의 노출면으로부터 노출되어 있으면, 당해 도전성 부재를, 2개의 노출면을 연결하는 배선의 일부로 간주하여 회로를 형성하는 것이 가능해져, 회로 배치의 자유도가 높아진다.
또한, 본 발명에 관한 수지 구조체에 있어서, 상기 수지 구조체는, 상기 노출면을 밀봉하는 밀봉체를 갖고 있어도 된다.
상기의 구성에 의하면, 노출된 전자 부품, 전극 및 배선 등이 외부 환경으로부터 차단되어, 수지 구조체 내부를 수분, 습기 등으로부터 보호하는 것이 가능해진다.
또한, 본 발명에 관한 수지 구조체의 제조 방법은, 수지 성형체 내에 복수의 전자 부품이 매설된 수지 구조체의 제조 방법에 있어서, 시트가 전극에 접촉하도록, 전자 부품에 시트를 부착하는 제1 공정과, 상기 전극 중 적어도 1개가 상기 시트에 있어서의 상기 전자 부품이 부착된 면과 성형 형의 내면 사이에 공간이 생기도록, 상기 시트를 성형 형에 배치하는 제2 공정과, 상기 공간에 수지를 충전시킴으로써, 상기 전자 부품이 매설된 수지 성형체를 성형하는 제3 공정과, 상기 전자 부품이 매설된 수지 성형체를 상기 성형 형으로부터 취출하고, 상기 시트를 상기 수지 성형체로부터 박리함으로써, 상기 시트에 접촉하고 있던 전극이 노출되는 제1 노출면을 수지 성형체에 형성하는 제4 공정을 갖고, 상기 성형 형은, 내면에 볼록부를 갖고, 상기 제2 공정에 있어서, 상기 볼록부가 상기 전극에 접촉하도록 상기 시트를 상기 성형 형에 배치함으로써, 상기 제4 공정에 있어서, 상기 볼록부에 접촉하고 있던 전극이 노출되는 제2 노출면을 형성한다.
상기의 구성에 의하면, 전자 부품의 전극이 노출된 노출면으로서, 제1 노출면(시트가 박리된 면)과, 제2 노출면(성형 형의 볼록부가 접촉되어 있던 면)을 갖는 수지 성형체를 제조할 수 있다. 이에 의해, 회로 설계의 자유도 높은 수지 구조체를 제조할 수 있다.
또한, 본 발명에 관한 수지 구조체의 제조 방법은, 상기 제1 노출면 및 제2 노출면의 각각에 있어서, 도전재를 분사하여 인쇄함으로써, 노출된 상기 전극 간의 배선을 형성하는 제5 공정을 갖고 있어도 된다.
상기의 구성에 의하면, 제1 노출면 및 제2 노출면의 각각의 동일면 내에 있어서, 잉크젯 등의 도전재를 분사하여 인쇄하는 간단한 방법을 사용하여, 회로를 형성할 수 있다. 이에 의해, 에칭 등을 사용하여 배선을 형성하는 방법에 비해, 재료비, 가공비를 염가로 억제할 수 있다. 또한, 도전재를 분사하여 인쇄하는 방법은, 일반적으로 인쇄 위치의 조정이 용이하다. 그 때문에, 전자 부품의 매설 위치가 소정의 위치로부터 어긋나 매설되어 있었다고 해도, 어긋남에 따른 배선을 형성하는 것이 가능해진다.
또한, 본 발명에 관한 수지 구조체의 제조 방법에 있어서, 상기 수지 성형체로부터 노출된 상기 전극을 밀봉하는 제6 공정을 갖고 있어도 된다.
상기의 구성에 의하면, 수지 구조체 내부를 수분, 습기 등으로부터 보호할 수 있는 수지 구조체를 제조하는 것이 가능해진다.
본 발명은, 수지 구조체를 외장 부품에 사용한 전자 장치에 이용할 수 있다.
1, 30 : 수지 구조체
2 : 전자 부품
3 : 전극
4 : 도전성 부재
5 : 수지 성형체
6 : 배선
7 : 오목부
13 : 오목부 저면
20 : 시트
23 : 성형 형
25 : 볼록부
50 : 밀봉체

Claims (12)

  1. 수지 성형체와, 상기 수지 성형체 내에 매설된 복수의 전자 부품을 구비하는 수지 구조체에 있어서,
    상기 수지 성형체는, 상기 전자 부품의 전극이 노출되는 복수의 노출면을 갖고,
    상기 수지 성형체에는, 오목부가 형성되어 있고,
    상기 오목부의 저면이 상기 복수의 노출면의 적어도 1개인 것과,
    상기 전극 중 적어도 1개는, 적어도 상이한 2개의 노출면에 대하여 노출되는 복수면 노출 전극이고,
    상기 복수면 노출 전극이 노출되는 적어도 2개의 노출면의 각각에 있어서, 상기 복수면 노출 전극과 접속되는 배선을 갖는 것을 특징으로 하는, 수지 구조체.
  2. 제1항에 있어서,
    상기 노출면 내에 있어서, 당해 노출면으로부터 노출되어 있는 상기 전극 간을 접속하는 배선을 갖는 것을 특징으로 하는, 수지 구조체.
  3. 삭제
  4. 제1항에 있어서,
    상기 복수면 노출 전극이 노출되어 있는 복수의 노출면 중 적어도 1개는, 상기 오목부의 저면인 것을 특징으로 하는, 수지 구조체.
  5. 제1항 또는 제2항에 있어서,
    상기 전자 부품은, 상기 오목부의 저면에 있어서, 일부만이 노출되어 있는 것을 특징으로 하는, 수지 구조체.
  6. 제1항 또는 제2항에 있어서,
    상기 수지 성형체는,
    판상이며,
    한쪽의 면이 평면이고, 상기 평면 모두가 상기 노출면이며,
    다른 쪽의 면에 상기 오목부가 형성되어 있는 것을 특징으로 하는, 수지 구조체.
  7. 제1항 또는 제2항에 있어서,
    상기 수지 성형체 내에 매설되며, 상기 복수의 노출면 중 적어도 1개로부터 노출되어 있는 도전성 부재와,
    상기 도전성 부재가 노출되어 있는 노출면에 있어서, 당해 노출면에 노출되어 있는 전자 부품의 전극과 상기 도전성 부재를 접속하는 배선을 갖고 있는 것을 특징으로 하는, 수지 구조체.
  8. 수지 성형체와, 상기 수지 성형체 내에 매설된 복수의 전자 부품을 구비하는 수지 구조체에 있어서,
    상기 수지 성형체는, 상기 전자 부품의 전극이 노출되는 복수의 노출면을 갖고,
    상기 수지 성형체에는, 오목부가 형성되어 있고,
    상기 오목부의 저면이 상기 복수의 노출면의 적어도 1개인 것과,
    상기 수지 성형체 내에 매설되며, 상기 복수의 노출면 중 적어도 2개로부터 노출되어 있는 도전성 부재와,
    상기 도전성 부재가 노출되어 있는 노출면의 각각에 있어서, 상기 도전성 부재와 접속되는 배선을 갖고 있는 것을 특징으로 하는, 수지 구조체.
  9. 제1항 또는 제2항에 있어서,
    상기 노출면을 밀봉하는 밀봉체를 갖는 것을 특징으로 하는, 수지 구조체.
  10. 수지 성형체 내에 복수의 전자 부품이 매설된 수지 구조체의 제조 방법에 있어서,
    시트가 전극에 접촉하도록, 전자 부품에 시트를 부착하는 제1 공정과,
    상기 전극 중 적어도 1개가 상기 시트에 있어서의 상기 전자 부품이 부착된 면과 성형 형의 내면 사이에 공간이 생기도록, 상기 시트를 성형 형에 배치하는 제2 공정과,
    상기 공간에 수지를 충전시킴으로써, 상기 전자 부품이 매설된 수지 성형체를 성형하는 제3 공정과,
    상기 전자 부품이 매설된 수지 성형체를 상기 성형 형으로부터 취출하고, 상기 시트를 상기 수지 성형체로부터 박리함으로써, 상기 시트에 접촉하고 있던 전극이 노출되는 제1 노출면을 수지 성형체에 형성하는 제4 공정을 갖고,
    상기 성형 형은, 내면에 볼록부를 갖고,
    상기 제2 공정에 있어서, 상기 볼록부가 상기 전극에 접촉하도록 상기 시트를 상기 성형 형에 배치함으로써, 상기 제4 공정에 있어서, 상기 볼록부에 접촉하고 있던 전극이 노출되는 제2 노출면을 형성하는 것을 특징으로 하는, 수지 구조체의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 노출면 및 제2 노출면의 각각에 있어서, 도전재를 분사하여 인쇄함으로써, 노출된 상기 전극 간의 배선을 형성하는 제5 공정을 갖는 것을 특징으로 하는, 수지 구조체의 제조 방법.
  12. 제11항에 있어서,
    상기 수지 성형체로부터 노출된 상기 전극을 밀봉하는 제6 공정을 갖는 것을 특징으로 하는, 수지 구조체의 제조 방법.
KR1020167025961A 2014-04-22 2015-03-26 전자 부품을 매설한 수지 구조체 및 그 제조 방법 KR101843675B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-088307 2014-04-22
JP2014088307A JP6354285B2 (ja) 2014-04-22 2014-04-22 電子部品を埋設した樹脂構造体およびその製造方法
PCT/JP2015/059346 WO2015163082A1 (ja) 2014-04-22 2015-03-26 電子部品を埋設した樹脂構造体およびその製造方法

Publications (2)

Publication Number Publication Date
KR20160124865A KR20160124865A (ko) 2016-10-28
KR101843675B1 true KR101843675B1 (ko) 2018-03-29

Family

ID=54332252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167025961A KR101843675B1 (ko) 2014-04-22 2015-03-26 전자 부품을 매설한 수지 구조체 및 그 제조 방법

Country Status (7)

Country Link
US (1) US9922932B2 (ko)
EP (1) EP3136432B1 (ko)
JP (1) JP6354285B2 (ko)
KR (1) KR101843675B1 (ko)
CN (1) CN106104777B (ko)
TW (1) TWI630686B (ko)
WO (1) WO2015163082A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015218959A1 (de) * 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts
JP6406235B2 (ja) * 2015-12-16 2018-10-17 オムロン株式会社 電子装置及びその製造方法
JP6645213B2 (ja) * 2016-01-27 2020-02-14 オムロン株式会社 発光装置、および発光装置の製造方法
JP2017135253A (ja) * 2016-01-27 2017-08-03 オムロン株式会社 発光装置、および発光装置の製造方法
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
JP6805540B2 (ja) * 2016-05-02 2020-12-23 オムロン株式会社 板バネの固定構造及び電気接点構造の製造方法
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
JP6776840B2 (ja) * 2016-11-21 2020-10-28 オムロン株式会社 電子装置およびその製造方法
JP6677183B2 (ja) * 2017-01-25 2020-04-08 オムロン株式会社 制御装置
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP6380626B1 (ja) * 2017-07-19 2018-08-29 オムロン株式会社 樹脂構造体の製造方法および樹脂構造体
JP7003478B2 (ja) * 2017-08-02 2022-01-20 オムロン株式会社 電子装置およびその製造方法
JP6480989B2 (ja) * 2017-08-03 2019-03-13 Ｎｉｓｓｈａ株式会社 成形品、電気製品及び成形品の製造方法
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
JP6812951B2 (ja) * 2017-11-15 2021-01-13 オムロン株式会社 電子装置およびその製造方法
JP6798472B2 (ja) * 2017-11-15 2020-12-09 オムロン株式会社 電子装置およびその製造方法
JP6879241B2 (ja) * 2018-03-19 2021-06-02 オムロン株式会社 メダル選別装置および遊技機
JP7339517B2 (ja) 2019-09-12 2023-09-06 日亜化学工業株式会社 発光装置の製造方法および発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP2009099593A (ja) * 2007-10-12 2009-05-07 Sanyo Electric Co Ltd 回路基板、該回路基板の製造方法、及び該回路基板を備える電池パック

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555715A (ja) * 1991-08-26 1993-03-05 Wacom Co Ltd 回路付成形品およびその製造方法
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
JP2794262B2 (ja) 1993-08-30 1998-09-03 国際電気株式会社 電子回路パッケージ
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH1187385A (ja) * 1997-09-10 1999-03-30 Omron Corp 樹脂モールド型電子部品の製造方法、成形金型、リードフレーム
JP3455685B2 (ja) * 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
TW393744B (en) * 1998-11-10 2000-06-11 Siliconware Precision Industries Co Ltd A semicondutor packaging
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
WO2001006558A1 (fr) 1999-07-16 2001-01-25 Matsushita Electric Industrial Co., Ltd. Emballage de dispositifs a semi-conducteurs et leur procede de fabrication
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
JP2004111502A (ja) 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 外装部品および携帯型電子機器
JP4222147B2 (ja) * 2002-10-23 2009-02-12 セイコーエプソン株式会社 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP3900093B2 (ja) * 2003-03-11 2007-04-04 日立電線株式会社 モールド金型及びそれを用いた半導体装置の製造方法
JP4020853B2 (ja) * 2003-11-04 2007-12-12 沖電気工業株式会社 アンテナ内蔵半導体装置
KR20060000106A (ko) * 2004-06-28 2006-01-06 삼성전자주식회사 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법
JP2006049070A (ja) * 2004-08-04 2006-02-16 Denso Corp コネクタ部材
JP4494175B2 (ja) * 2004-11-30 2010-06-30 新光電気工業株式会社 半導体装置
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4290134B2 (ja) * 2005-03-14 2009-07-01 パナソニック株式会社 固体撮像装置と固体撮像装置の製造方法
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
KR101058986B1 (ko) * 2006-06-22 2011-08-23 다이니폰 인사츠 가부시키가이샤 수지 밀봉형 반도체 장치와 그 제조 방법, 반도체 장치용 기재 및 적층형 수지 밀봉형 반도체 장치
CN101543152A (zh) 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5147677B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 樹脂封止パッケージの製造方法
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP5359550B2 (ja) * 2009-05-22 2013-12-04 オムロン株式会社 電子部品実装装置の製造方法
JP5443837B2 (ja) * 2009-06-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
WO2012100720A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
JP5672370B2 (ja) * 2011-03-16 2015-02-18 富士電機株式会社 半導体モジュールおよびその製造方法
US20130292852A1 (en) * 2012-05-03 2013-11-07 Infineon Technologies Ag Chip embedded packages and methods for forming a chip embedded package
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP2009099593A (ja) * 2007-10-12 2009-05-07 Sanyo Electric Co Ltd 回路基板、該回路基板の製造方法、及び該回路基板を備える電池パック

Also Published As

Publication number Publication date
EP3136432A1 (en) 2017-03-01
WO2015163082A1 (ja) 2015-10-29
KR20160124865A (ko) 2016-10-28
JP6354285B2 (ja) 2018-07-11
TW201606954A (zh) 2016-02-16
CN106104777A (zh) 2016-11-09
EP3136432B1 (en) 2021-02-17
CN106104777B (zh) 2018-09-28
US20170103950A1 (en) 2017-04-13
US9922932B2 (en) 2018-03-20
JP2015207703A (ja) 2015-11-19
EP3136432A4 (en) 2018-01-03
TWI630686B (zh) 2018-07-21

Similar Documents

Publication Publication Date Title
KR101843675B1 (ko) 전자 부품을 매설한 수지 구조체 및 그 제조 방법
JP6103055B2 (ja) 樹脂多層基板の製造方法
JP5359550B2 (ja) 電子部品実装装置の製造方法
US10096567B2 (en) Package substrate and package
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
CN110691457A (zh) 电路板和电路组件
WO2019098029A1 (ja) 電子装置およびその製造方法
TWI660650B (zh) 電子裝置及其製造方法
CN107431046B (zh) 电路结构体
CN107850803B (zh) 电子装置及其制造方法
EP3589089B1 (en) Electronic device and method for manufacturing same
JP2018085377A5 (ko)
WO2018092408A1 (ja) 電子装置およびその製造方法
CN112447777A (zh) 集成电路封装结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant