JP6776840B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP6776840B2
JP6776840B2 JP2016226044A JP2016226044A JP6776840B2 JP 6776840 B2 JP6776840 B2 JP 6776840B2 JP 2016226044 A JP2016226044 A JP 2016226044A JP 2016226044 A JP2016226044 A JP 2016226044A JP 6776840 B2 JP6776840 B2 JP 6776840B2
Authority
JP
Japan
Prior art keywords
resin molded
molded body
wiring
bent portion
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016226044A
Other languages
English (en)
Other versions
JP2018085377A (ja
JP2018085377A5 (ja
Inventor
若浩 川井
若浩 川井
徹也 桂川
徹也 桂川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016226044A priority Critical patent/JP6776840B2/ja
Application filed by Omron Corp filed Critical Omron Corp
Priority to EP17871776.5A priority patent/EP3544392B1/en
Priority to PCT/JP2017/033675 priority patent/WO2018092407A1/ja
Priority to CN201780060052.XA priority patent/CN109792836B/zh
Priority to US16/336,923 priority patent/US11004699B2/en
Priority to TW106133028A priority patent/TWI660650B/zh
Publication of JP2018085377A publication Critical patent/JP2018085377A/ja
Publication of JP2018085377A5 publication Critical patent/JP2018085377A5/ja
Application granted granted Critical
Publication of JP6776840B2 publication Critical patent/JP6776840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本技術は、一部が屈曲可能である電子装置およびその製造方法に関する。
近年、携帯機器等における超小型化の要求の高まりによって、電子部品を搭載したリジッド型の基板を固定する場所が限られている。そのため、同一平面上に配置されていない複数のリジッド型の基板を接続するために屈曲可能なフレキシブル型の基板を用いる技術が知られている。
図１１は、リジッド型の基板とフレキシブル型の基板とを組み合わせた電子装置の例を示す図である。図１１に示される電子装置は、リジッド型の基板７０，７５とフレキシブル型の基板８０とを備える。
リジッド型の基板７０には、配線７２ａ，７２ｂが形成され、当該配線７２ａ，７２ｂに接続された電子部品７１が搭載される。リジッド型の基板７５には、配線７７ａ〜７７ｃが形成され、当該配線７７ａ〜７７ｃに接続された電子部品７６ａ，７６ｂが搭載される。フレキシブル型の基板８０に形成された導電層８１は、導電性接着層９０ａにより基板７０の配線７２ｂに接続されるとともに、導電性接着層９０ｂにより基板７５の配線７７ａに接続される。これにより、基板７０，７５が屈曲可能なフレキシブル型の基板８０により電気的に接続される。
しかしながら、図１１に示す電子装置では、リジッド型の基板７０，７５は、フレキシブル型の基板８０との接続のための端子部が必要となり、基板面積が大型化する。また、組み立て工数の増加により製造コストが増える。
そこで、特開平６−１７７４９０号公報（特許文献１）には、フレキシブル配線板の上下からリジッド配線板で接着層を介して挟着することにより、フレキシブル配線板とリジッド配線板とを一体化したプリント配線板が開示されている。特開平６−１７７４９０号公報に記載の技術では、フレキシブル配線板とリジッド配線板とを、スルーホールなどの層間回路配線を用いることで接続することができる。これにより、フレキシブル型の基板との接続のために端子部を設ける必要がなく、基板面積の大型化を防止できる。
特開平６−１７７４９０号公報
しかしながら、特開平６−１７７４９０号公報に記載の技術では、フレキシブル配線板の上下からリジッド配線板で挟むため、プリント配線基板が厚くなるという問題が生じる。さらに、プリント配線基板の上に電子部品が半田等により搭載されるため、さらに電子部品の分だけ厚くなる。
また、リジッド配線板とフレキシブル基板との多層化のために積層プレス等の工程や大型の装置を必要とするため、製造コストが高くなってしまう問題がある。
本発明は、上記従来技術の問題点に着目してなされたもので、屈曲可能な屈曲部を備えるとともに、小型化および薄型化が可能な電子装置を提供するとともに、当該電子装置の製造コストを抑制した製造方法を提供することを目的としている。
ある局面に従うと、電子装置は、電子部品と、電子部品を埋設して固定する樹脂成形体と、樹脂成形体に連接する屈曲可能な屈曲部とを備える。
好ましくは、屈曲部は、樹脂によって樹脂成形体と一体に成形される。もしくは、樹脂成形体は、屈曲部の一部を埋設して支持してもよい。
好ましくは、樹脂成形体の表面は、電子部品を露出させる露出面を含む。屈曲部の表面は、露出面と連続する連続面を含む。電子装置は、さらに、露出面と連続面との上に形成され、電子部品に接続する配線を備える。
たとえば、配線は、電子部品から連続面の上まで連続して形成される。もしくは、配線は、露出面の上に形成され、電子部品に接続する第１配線と、連続面の上に予め形成され、第１配線に接続する第２配線とを含んでもよい。
屈曲部の材料の破断時の伸び率は、樹脂成形体の材料の破断時の伸び率よりも大きい。たとえば、屈曲部は、破断時の伸び率が３００％以上の樹脂により形成されてもよい。樹脂成形体は、破断時の伸び率が１５０％以下の樹脂により形成されてもよい。樹脂成形体はフィラーを含んでもよい。
別の局面に従うと、電子装置の製造方法は、電子部品をシートに貼り付ける工程と、シートを成形型内に配置し、成形型内に樹脂を充填させることにより、電子部品が埋設された樹脂成形体と、樹脂成形体よりも薄い屈曲可能な屈曲部とを一体成形する工程と、シートを樹脂成形体から剥離することにより露出する、樹脂成形体におけるシートに接していたシート接合面と、屈曲部におけるシート接合面に連続する連続面とに、配線を形成する工程とを備える。
さらに別の局面に従うと、電子装置の製造方法は、電子部品をシートに貼り付ける工程と、シートを２種類の成形型内に順に配置し、二色成形法により、電子部品が埋設された樹脂成形体と、樹脂成形体に連接する屈曲可能な屈曲部とを一体に成形する工程と、シートを樹脂成形体から剥離することにより露出する、樹脂成形体におけるシートに接していたシート接合面と、屈曲部におけるシート接合面に連続する連続面とに、配線を形成する工程とを備える。
さらに別の局面に従うと、電子装置の製造方法は、電子部品と、屈曲可能な屈曲部とをシートに貼り付ける工程と、シートを成形型内に配置し、成形型内に樹脂を充填させることにより、電子部品と屈曲部の一部とが埋設された樹脂成形体を成形する工程と、シートを樹脂成形体から剥離することにより露出する、樹脂成形体におけるシートに接していたシート接合面に第１配線を形成する工程とを備える。
好ましくは、屈曲部の表面は、シート接合面に連続する連続面を含む。第１配線を形成する工程において、連続面にも第１配線を形成する。
もしくは、屈曲部の表面に第２配線が予め形成されていてもよい。そして、貼り付ける工程において、第２配線がシートに対向するように屈曲部をシートに貼り付け、第１配線を形成する工程において、第２配線に接続するように第１配線を形成してもよい。
本開示によれば、屈曲可能な屈曲部を備えるとともに、小型化および薄型化が可能な電子装置を実現できる。
実施の形態１に係る電子装置の概略的な構成を示す平面図である。 図１のＸ−Ｘ線に沿った矢視断面図である。 実施の形態１に係る電子装置の製造方法を説明する図である。 実施の形態２に係る電子装置の概略的な構成を示す平面図である。 図４のＸ−Ｘ線に沿った矢視断面図である。 実施の形態４に係る電子装置の概略的な構成を示す平面図である。 図６のＸ−Ｘ線に沿った矢視断面図である。 実施の形態４に係る電子装置の製造方法を説明する図である。 実施の形態５に係る電子装置の概略的な構成を示す平面図である。 図９のＸＩ−ＸＩ線に沿った矢視断面図である。 リジッド型の基板とフレキシブル型の基板とを組み合わせた電子装置の例を示す図である。
本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。
＜実施の形態１＞
（電子装置の構成）
図１および図２を参照して、実施の形態１に係る電子装置１００の概略的な構成について説明する。図１は、実施の形態１に係る電子装置１００の概略的な構成を示す平面図である。図２は、図１のＸ−Ｘ線に沿った矢視断面図である。
電子装置１００は、ウエアラブル携帯機器などの携帯用電子機器や小型センサなどの各種の電子機器に組み込まれ、電子機器の主要なまたは補助的な機能を担う。ウエアラブル携帯機器としては、たとえば、衣服に装着され、体の表面温度を計測する計測機器や、腕に巻き付けられ、脈拍や血圧等を計測する計測機器などがある。
図１および図２に示されるように、電子装置１００は、電子回路が形成される本体部１０と、屈曲可能な屈曲部２０と、配線３０（３０ａ〜３０ｈ）とを備える。本体部１０は、樹脂成形体１１と、電子部品１２（１２ａ〜１２ｅ）とを含む。
樹脂成形体１１は、略板状であり、ポリカーボネイト（ＰＣ）またはアクリロニトリルブタジエンスチレン（ＡＢＳ）等の樹脂からなる。なお、樹脂成形体１１の形状は、特に限定されるものではなく、電子装置１００の形状に合わせて適宜設計すればよい。樹脂成形体１１の材質は、他の種類の樹脂（たとえば、ポリプロピレン（ＰＰ）やエラストマなど）であってもよい。
樹脂成形体１１は、その内部に電子部品１２（１２ａ〜１２ｅ）を埋設することで、電子部品１２を固定する。樹脂成形体１１は、上面１１ａから電子部品１２が露出するように、電子部品１２を埋設している。
電子部品１２（１２ａ〜１２ｅ）は、チップ型コンデンサ、チップ型抵抗、ＩＣ（Integrated Circuit）等の電子部品である。電子部品１２の数および種類は、特に限定されるものではない。
電子部品１２ａ〜１２ｅにおける樹脂成形体１１から露出する表面には、それぞれ電極１３ａ〜１３ｅが形成されている。
屈曲部２０は、樹脂成形体１１に連接し、屈曲可能である。具体的には、屈曲部２０は、樹脂成形体１１と同じ材質で構成され、樹脂成形体１１と一体成形される。屈曲部２０は、樹脂成形体１１よりも屈曲性が高くなるように、樹脂成形体１１の厚みｔ２（たとえば、３ｍｍ）よりも薄い厚みｔ１（たとえば、０．２ｍｍ）を有する。
屈曲部２０の表面は、樹脂成形体１１の上面１１ａと連続する連続面２０ａを含む。ここで、２つの面が「連続する」とは、当該２つの面の間の段差が、その上に形成される配線が切断しない程度に小さいことを意味する。具体的には、屈曲部２０の連続面２０ａは、樹脂成形体１１の上面１１ａと同一平面上にある。
配線３０（３０ａ〜３０ｈ）は、樹脂成形体１１の上面１１ａおよび屈曲部２０の連続面２０ａの少なくとも上面１１ａの上に形成され、電子部品１２ａ〜１２ｅの電極１３ａ〜１３ｅのいずれかに接続する。
具体的には、配線３０ａ〜３０ｃは、樹脂成形体１１の上面１１ａおよび屈曲部２０の連続面２０ａの両方の上に形成され、それぞれ電子部品１２ｅの電極１３ｅ，電子部品１２ｄの電極１３ｄ，電子部品１２ｂの電極１３ｂから連続面２０ａの上まで連続して形成される。
配線３０ｄ〜３０ｈは、樹脂成形体１１の上面１１ａの上に形成される。配線３０ｄは、電子部品１２ａの電極１３ａおよび電子部品１２ｂの電極１３ｂに接続される。配線３０ｅは、電子部品１２ａの電極１３ａおよび電子部品１２ｃの電極１３ｃに接続される。配線３０ｆは、電子部品１２ｃの電極１３ｃおよび電子部品１２ｄの電極１３ｄに接続される。配線３０ｇは、電子部品１２ａの電極１３ａおよび電子部品１２ｄの電極１３ｄに接続される。配線３０ｈは、電子部品１２ｄの電極１３ｄおよび電子部品１２ｅの電極１３ｅに接続される。
配線３０は、たとえばインクジェット印刷法を用いて銀（Ａｇ）インクを噴射することにより、容易に形成することができる。インクジェット印刷法は、インクをノズルから噴射し、粒子状のインクを噴射対象面上に堆積させる印刷方式である。
上述したように、樹脂成形体１１の上面１１ａと屈曲部２０の連続面２０ａとは連続しているため、配線３０は、インクジェット印刷法を用いて銀（Ａｇ）インクを噴射することにより、容易に形成される。
（電子装置の製造方法）
次に、図３を参照して、実施の形態１に係る電子装置１００の製造方法の一例について説明する。図３は、電子装置１００の製造方法を説明する図である。図３（ａ）〜（ｄ）には、それぞれ電子装置１００を製造するための第１〜第４工程を説明するための図が示される。図３（ａ）において、左側が平面図、右側が側面図を示している。図３（ｂ）には断面図が示される。図３（ｃ）（ｄ）において、左側が平面図、右側が平面図におけるＸ−Ｘ線に沿った矢視断面図を示している。
（第１工程）
図３（ａ）に示されるように、まず、電子部品１２ａ〜１２ｅを、長方形状の仮固定シート２００に接着剤（図示せず）により貼り付けて仮固定する。このとき、電子部品１２ａ〜１２ｅは、電極１３ａ〜１３ｅが形成された面が仮固定シート２００に接するように貼り付けられる。
仮固定シート２００の材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）等を用いることができる。仮固定シート２００は、後述する理由により、紫外線を透過し、かつ柔軟性を有している材料からなっていることが好ましい。
仮固定は、例えば、仮固定シート２００の片方の面に塗布した、例えば紫外線硬化型の接着剤（図示せず）を用いて行うことができる。例えば、厚み５０μｍのＰＥＴ製の仮固定シート２００に、紫外線硬化型の接着剤を２〜３μｍの厚さで塗布する。この塗布は、インクジェット印刷法などの方法を用いて行なえばよい。その後、電子部品１２ａ〜１２ｅを、それぞれ設定された位置に設置する。そして、仮固定シート２００の電子部品１２ａ〜１２ｅが仮固定されていない面から、例えば３０００ｍＪ／ｃｍ２の強度の紫外線を照射することにより、接着剤を硬化して、電子部品１２ａ〜１２ｅを仮固定シート２００に仮固定する。
（第２工程）
次に、図３（ｂ）に示されるように、電子部品１２ａ〜１２ｅが仮固定された仮固定シート２００を、第１型２１０と第２型２２０とを組み合わせることにより構成される成形型の内部に設置する。
第１型２１０における第２型２２０と対向する面には、仮固定シート２００と同形状の凹部２１１が形成されており、当該凹部２１１に仮固定シート２００を嵌め込む。これにより、仮固定シート２００における電子部品１２ａ〜１２ｅが貼り付けられた面は、第２型２２０と対向する。
また、凹部２１１の深さは、仮固定シート２００の厚みと同じである。そのため、仮固定シート２００における電子部品１２が仮固定された面と、第１型２１０の凹部２１１が形成されていない部分における第２型２２０と対向する面とは同一平面上に存在する。
第２型２２０における第１型２１０と対向する面は、第１型２１０の凹部２１１に対向する部分に深さｔ２の空間２２１を形成するとともに、第１型２１０の凹部２１１と対向しない部分に深さｔ１の空間２２２を形成するような形状を有する。空間２２１と空間２２２とは連通している。
そして、第１型２１０と第２型２２０とを組み合わせることにより構成される成形型の内部の空間２２１，２２２に樹脂材を射出して、樹脂の射出成形を行なう。
射出成形を行う条件は、樹脂に応じて適宜選択されればよく、例えば、ポリカーボネート（ＰＣ）を用いる場合には、射出樹脂温度２７０℃、射出圧力１００ＭＰａで射出成形を行う。
射出成形する樹脂は、多様な樹脂材料を採用することができる。ただし、エラストマなどのゴム弾性を有する材料を用いれば、屈曲部２０がより柔軟に変形可能となる。また、射出成形を行う条件は、特に限定されるものではない。
（第３工程）
図３（ｃ）に示されるように、第２工程の射出成形により得られた構造体２３０を成形型から取り出す。構造体２３０は、成形型の空間２２１と同一形状（厚みｔ２）を有する樹脂成形体１１と、成形型の空間２２２と同一形状（厚みｔ１）を有する屈曲部２０とを備える。
そして、構造体２３０から仮固定シート２００を剥離する。これにより、樹脂成形体１１における仮固定シート２００に接していたシート接合面（上面１１ａに対応）から電子部品１２ａ〜１２ｅの表面が露出する。
仮固定シート２００がＰＥＴフィルムである場合、第２工程時の熱変化によって仮固定シート２００が大きく変形しているため、仮固定シート２００を構造体２３０から容易に分離することができる。
なお、第２工程において、第１型２１０の凹部２１１に仮固定シート２００を嵌め込んだとき、仮固定シート２００における電子部品１２が仮固定された面と、第１型２１０における第２型２２０と対向する面とは同一平面上に存在する。そのため、屈曲部２０において第１型２１０に接していた部分の表面は、樹脂成形体１１の上面１１ａに連続するとともに、上面１１ａと同一平面上にある連続面２０ａとなる。
（第４工程）
図３（ｄ）に示されるように、第３工程の後、樹脂成形体１１の上面１１ａと屈曲部２０の連続面２０ａとの上に所定パターンの配線３０（３０ａ〜３０ｈ）を形成する。
配線３０の形成は、インクジェット印刷法等によって導電材料（例えば、銀インク等）を噴霧する方法、エアロゾルを用いる方法、またはディスペンサを用いる方法等を用いて行うことができる。
配線３０は、適宜選択した方法を用いて、容易かつ回路設計の自由度を高く形成することができ、各電子部品１２ａ〜１２ｅは、半田付け等することなく簡便に電気的に接続することができる。さらに言えば、工業的には、各電子部品１２ａ〜１２ｅの位置が決定してから、各電子部品１２ａ〜１２ｅを結線することができるため、例えばプリント基板に電子部品を位置合わせする場合よりも、正確かつ容易に各電子部品１２ａ〜１２ｅを電気的に接続することができる。
これにより、電子部品１２と樹脂成形体１１とを含む本体部１０と、屈曲部２０と、配線３０とを備えた電子装置１００の作製が完了する。
（利点）
以上のように、電子装置１００は、電子部品１２と、電子部品１２を埋設して固定する樹脂成形体１１と、樹脂成形体１１に連接する屈曲可能な屈曲部２０とを備える。
樹脂成形体１１は、電子部品１２を埋設して固定することにより、電子部品が搭載される基板として機能する。これにより、従来のリジッド型の基板の上面に電子部品が半田等により搭載される場合に比べて、電子装置１００を小型化および薄型化できる。
さらに、屈曲部２０が樹脂成形体１１に連接されるため、フレキシブル配線板を上下からリジッド配線板で挟む場合（特開平６−１７７４９０号公報参照）に比べて、電子装置１００を小型化および薄型化することができる。
屈曲部２０は樹脂成形体１１と一体に成形される。これにより、屈曲部２０と樹脂成形体１１との間に機械的な負荷が加わる接続点が存在しないため、樹脂成形体１１と屈曲部２０の接続信頼性が高くなる。また、比較的高価なフレキシブル基板を別部材として使用する必要がないため、部品コストを低減できる。
樹脂成形体１１の表面は、電子部品１２を露出させる上面（露出面）１１ａを含む。屈曲部２０の表面は、上面１１ａと連続する連続面２０ａを含む。電子装置１００は、上面１１ａと連続面２０ａとの上に形成され、電子部品１２に接続する配線３０を備える。これにより、屈曲部と樹脂成形体１１とを電気的に接続するための端子部が不要となり、より小型化することができる。
電子装置１００は、以下の（１）〜（３）の工程により製造される。
（１）電子部品１２を仮固定シート２００に貼り付ける工程。
（２）仮固定シート２００を成形型（第１型２１０および第２型２２０）内に配置し、成形型内に樹脂を充填させることにより、電子部品１２が埋設された樹脂成形体１１と、樹脂成形体１１よりも薄い屈曲可能な屈曲部２０とを一体成形する工程。
（３）仮固定シート２００を樹脂成形体１１から剥離することにより露出する、樹脂成形体１１における仮固定シート２００に接していた上面（シート接合面）１１ａと、屈曲部２０における上面１１ａに連続する連続面２０ａとに、配線３０を形成する工程。
上記の製造方法により、本体部１０と屈曲部２０との電気的な接続は、樹脂成形体１１の上面１１ａと屈曲部２０の連続面２０ａとの上に配線３０を形成することにより達成される。このように、従来のようなフレキシブル型の基板をリジッド型の基板に接続するための複雑な工程が不要となるとともに、接着剤等の部材も不要となる。そのため、電子装置１００の製造コストを低減できる。
＜実施の形態２＞
本発明の実施の形態２に係る電子装置は、実施の形態１の電子装置１００の変形例であり、電子部品と樹脂成形体とを含む本体部を複数備える。
図４は、実施の形態２に係る電子装置１００Ａの概略的な構成を示す平面図である。図５は、図４のＸ−Ｘ線に沿った矢視断面図である。
図４および図５に示されるように、電子装置１００Ａは、本体部４０と配線３０ｉ〜３０ｋとを備える点で実施の形態１の電子装置１００と相違する。
本体部４０は、屈曲部２０における本体部１０に接続されている端部と反対側の端部に接続される。本体部４０は、樹脂成形体４１と、電子部品４２（４２ａ〜４２ｃ）とを含む。
樹脂成形体４１は、略板状であり、樹脂成形体１１および屈曲部２０と同じ樹脂により樹脂成形体１１および屈曲部２０と一体成形される。
樹脂成形体４１は、その内部に電子部品４２（４２ａ〜４２ｃ）を埋設することで、電子部品４２を固定する。樹脂成形体４１は、上面４１ａから電子部品４２が露出するように、電子部品４２を埋設している。
樹脂成形体４１の上面４１ａは、屈曲部２０の連続面２０ａと連続しており、樹脂成形体１１の上面１１ａおよび連続面２０ａと同一平面上にある。
電子部品４２（４２ａ〜４２ｃ）は、チップ型コンデンサ、チップ型抵抗、ＩＣ（Integrated Circuit）等の電子部品である。電子部品４２の数および種類は、特に限定されるものではない。
電子部品４２ａ〜４２ｃにおける樹脂成形体４１から露出する表面には、それぞれ電極４３ａ〜４３ｃが形成されている。
配線３０ｉ〜３０ｋは、樹脂成形体４１の上面４１ａに形成され、電子部品４２ａ〜４２ｃの電極４３ａ〜４３ｃに接続する。
また、本実施の形態２において、屈曲部２０の連続面２０ａに形成される配線３０ａ〜３０ｃは、樹脂成形体４１の上面４１ａにまで延長される。配線３０ａは、電子部品４２ｂの電極４３ｂに接続する。配線３０ｂ、３０ｃは、電子部品４２ｃの電極４３ｃに接続する。
電子装置１００Ａは、実施の形態１と同様の方法により製造される。具体的には、実施の形態１において説明した第１工程において、電子部品１２が仮固定された仮固定シート２００とは別に、電子部品４２が仮固定された仮固定シートを準備する。第２工程において、電子部品１２が仮固定された仮固定シート２００と、電子部品４２が仮固定された仮固定シートとを成形型の内部に設置し、成形型の内部に樹脂材を射出して、樹脂の射出成形を行なう。これにより、樹脂成形体１１，４１および屈曲部２０を一体成形する。その後、第４工程において、樹脂成形体１１の上面１１ａおよび樹脂成形体４１の上面４１ａと、上面１１ａ，４１ａに連続する屈曲部２０の連続面２０ａとの上に、配線３０（３０ａ〜３０ｋ）を形成すればよい。
上記の構成によれば、複数の本体部１０，４０間に屈曲可能な屈曲部２０が配置される。そのため、本体部１０と本体部４０との設置個所が同一平面上ではない場合であっても、屈曲部２０により本体部１０の電子回路と本体部４０の電子回路とを電気的に接続された状態を確保しながら、電子装置１００Ａを電子機器に組み込むことができる。
＜実施の形態３＞
本発明の実施の形態３に係る電子装置は、実施の形態１の電子装置１００または実施の形態２の電子装置１００Ａの変形例であり、屈曲部２０と本体部１０の樹脂成形体１１および本体部４０の樹脂成形体４１との材質が異なる。
たとえば、本体部１０の樹脂成形体１１および本体部４０の樹脂成形体４１には、ポリカーボネイト（ＰＣ）またはアクリロニトリルブタジエンスチレン（ＡＢＳ）等の破断時の伸び率が１５０％以下の樹脂材を用いることが好ましい。なお、破断時の伸び率とは、ＪＩＳ Ｋ ７１６２に従って引張試験を行なったときに、試験前における試験片に対する破断時の試験片の伸び率を示す。
これにより、本体部１０，４０が変形しにくくなるため、本体部１０，４０を定位置に固定しやすくなる。
これに対し、屈曲部２０には、破断時の伸び率が５８０％であるポリウレタン（ＰＵ）または破断時の伸び率が３００％であるポリアミド（ＰＡ）等の破断時の伸び率が３００％以上の樹脂材を用いることが好ましい。
これにより、電子装置１００，１００Ａが組み込まれる電子機器の他の構成や本体部１０，４０が設置される位置に従って、必要に応じて屈曲部２０を伸ばした状態で電子装置１００，１００Ａを電子機器に組み込むことができる。その結果、電子機器の内部構成の個体ばらつきや、内部構成の多少の設計変更があったとしても、電子装置１００，１００Ａを電子機器に組み込みやすくなる。
衣服（たとえば下着）に搭載され、体の表面温度を計測する計測機器に組み込まれる電子装置１００Ａの場合、屈曲部２０は、人間の関節に近い位置に設置される。これにより、破断時の伸び率が３００％以上の樹脂材を用いて形成された屈曲部２０は、衣服を着た人の動きに合わせて伸縮することができる。
温度センサーを電子部品１２として含む本体部１０は、人間の関節から離れた比較的安定した位置に設置される。本体部１０の樹脂成形体１１は、人間の表面に接触したときに、当該人間への刺激を低減するためにある程度の弾力性を有することが好ましい。樹脂成形体１１を形成する樹脂材は、本体部１０の設置個所に応じて、破断時の伸び率が１５０％以下の樹脂材から適宜選択される。
また、屈曲部２０と本体部１０の樹脂成形体１１および本体部４０の樹脂成形体４１との樹脂材を同一にする場合であっても、樹脂成形体１１および樹脂成形体４１を構成する樹脂材にはフィラー（たとえば、ガラスフィラー、カーボンフィラー）を複合させることが好ましい。これにより、本体部１０，４０の強度を上げることができる。特に、強度を効率的に上げるには、ガラスフィラーを複合させることが好ましい。
屈曲部２０と本体部１０の樹脂成形体１１および本体部４０の樹脂成形体４１との材質を異ならせる方法としては、従来公知の二色成形法等を用いればよい。
二色成形法は、異なる樹脂同士、あるいは異素材同士を組み合わせて一体に成形を行なう方法である。具体的には、第１成形型を用いて樹脂成形体１１を成形した後、第２成形型を用いて屈曲部２０を成形することにより、樹脂成形体１１と屈曲部２０とを一体に成形する。もしくは、第１成形型を用いて屈曲部２０を成形した後、第２成形型を用いて樹脂成形体１１を成形することにより、樹脂成形体１１と屈曲部２０とを一体に成形してもよい。
屈曲部２０として破断時の伸び率が高い材質を用いる場合、屈曲部２０は、樹脂成形体１１と同じ厚みを有していてもよい。
＜実施の形態４＞
上記の実施の形態１〜３では屈曲部２０を樹脂材の射出成形により成形したが、実施の形態４に係る電子装置は、フレキシブル基板を屈曲部として用いる。
（電子装置の構成）
図６および図７を参照して、実施の形態４に係る電子装置１００Ｂの構成を説明する。図６は、実施の形態４に係る電子装置１００Ｂの概略的な構成を示す平面図である。図７は、図６のＸ−Ｘ線に沿った矢視断面図である。
図６および図７に示されるように、電子装置１００Ｂは、本体部１０の代わりに本体部５０を備え、屈曲部２０の代わりに屈曲部６０を備える点で実施の形態１の電子装置１００と相違する。
屈曲部６０は、ポリイミド（ＰＩ）またはポリエチレンテレフタレート（ＰＥＴ）等により構成されたフィルム上のフレキシブル基板である。屈曲部６０の形状は、特に限定されるものではないが、たとえば矩形状である。屈曲部６０の厚みは、特に限定されるものではないが、たとえば５０μｍである。
本体部５０は、樹脂成形体１１の代わりに樹脂成形体５１を備える点で実施の形態１の本体部１０と相違する。
樹脂成形体５１は、略板状であり、ポリカーボネイト（ＰＣ）またはアクリロニトリルブタジエンスチレン（ＡＢＳ）等の樹脂からなる。なお、樹脂成形体５１の形状は、特に限定されるものではなく、電子装置１００Ｂの形状に合わせて適宜設計すればよい。樹脂成形体５１の材質は、他の種類の樹脂（たとえば、ポリプロピレン（ＰＰ）やエラストマなど）であってもよい。
樹脂成形体５１は、樹脂成形体１１と同様に、その内部に電子部品１２（１２ａ〜１２ｅ）を埋設することで、電子部品１２を固定する。樹脂成形体５１は、上面５１ａから電子部品１２が露出するように、電子部品１２を埋設する。
さらに、樹脂成形体５１は、屈曲部６０の一部を埋設することで、屈曲部６０を支持する。これにより、屈曲部６０は樹脂成形体５１に連接する。図６および図７に示す例では、樹脂成形体５１は、矩形状の屈曲部６０の一方の短辺を含む端部を埋設して支持する。樹脂成形体５１は、その上面５１ａと屈曲部６０の表面の一部（連続面６０ａ）とが連続するように、屈曲部６０を支持する。具体的には、上面５１ａと屈曲部６０の連続面６０ａとが同一平面上にあるように、樹脂成形体５１は屈曲部６０を支持する。
配線３０（３０ａ〜３０ｈ）は、実施の形態１と同様に、樹脂成形体５１の上面５１ａおよび屈曲部６０の連続面６０ａの少なくとも一方の上に形成され、電子部品１２ａ〜１２ｅのいずれかに接続する。
（電子装置の製造方法）
次に、図８を参照して、実施の形態４に係る電子装置１００Ｂの製造方法の一例について説明する。図８は、電子装置１００Ｂの製造方法を説明する図である。図８（ａ）〜（ｄ）には、それぞれ電子装置１００Ｂを製造するための第１〜第４工程を説明するための図が示される。図８（ａ）において、左側が平面図、右側が側面図を示している。図８（ｂ）には断面図が示される。図８（ｃ）（ｄ）において、左側が平面図、右側が平面図におけるＸ−Ｘ線に沿った矢視断面図を示している。
（第１工程）
図８（ａ）に示されるように、まず、電子部品１２ａ〜１２ｅと屈曲部６０とを、仮固定シート２００に接着剤により貼り付けて仮固定する。このとき、電子部品１２ａ〜１２ｅは、電極１３ａ〜１３ｅが形成された面が仮固定シート２００に接するように貼り付けられる。屈曲部６０は、その一部のみが仮固定シート２００に貼り付けられる。仮固定シート２００への電子部品１２ａ〜１２ｅと屈曲部６０との仮固定の方法は、実施の形態１の第１工程と同じであるため、詳細な説明を省略する。
（第２工程）
次に、図８（ｂ）に示されるように、電子部品１２ａ〜１２ｅおよび屈曲部６０が仮固定された仮固定シート２００を、第１型２１０と第２型２２０とを組み合わせることにより構成される成形型の内部に設置する。
実施の形態１と同様に、第１型２１０に形成された凹部２１１に仮固定シート２００を嵌め込む。このとき、屈曲部６０は、空間２２２の略全域に収容されるとともに、その一部が空間２２１に突き出している。
そして、第１型２１０と第２型２２０とを組み合わせることにより構成される成形型の内部の空間２２１に樹脂材を射出して、樹脂の射出成形を行なう。射出成形を行う条件は、実施の形態１の第２工程と同じである。
（第３工程）
図８（ｃ）に示されるように、第２工程の射出成形により得られた構造体２４０を成形型から取り出す。構造体２４０は、電子部品１２ａ〜１２ｅを埋設するとともに、成形型の空間２２１と同一形状を有する樹脂成形体５１と、樹脂成形体５１に一部が埋設された屈曲部６０とを備える。
そして、構造体２４０から仮固定シート２００を剥離する。これにより、樹脂成形体５１の上面５１ａから電子部品１２ａ〜１２ｅの表面が露出する。また、屈曲部６０において仮固定シート２００に貼り付けられていた連続面６０ａは、樹脂成形体５１の上面５１ａと同一平面上となり、上面５１ａと連続する。
（第４工程）
図８（ｄ）に示されるように、第３工程の後、樹脂成形体５１の上面５１ａと屈曲部６０の連続面６０ａとの上に所定パターンの配線３０（３０ａ〜３０ｈ）を形成する。配線３０の形成方法は、実施の形態１の第４工程と同じである。
これにより、電子部品１２と樹脂成形体５１とを含む本体部５０と、樹脂成形体５１により支持された屈曲部６０と、配線３０とを備えた電子装置１００Ｂの作製が完了する。
（利点）
実施の形態３の電子装置１００Ｂでは、樹脂成形体５１は、屈曲部６０の一部を埋設して支持する。これにより、接着剤等で接着する場合に比べて、屈曲部６０と樹脂成形体５１との接続の信頼性が高くなる。
電子装置１００Ｂは、以下の（１）〜（３）の工程により製造される。
（１）電子部品１２と、屈曲可能な屈曲部６０とを仮固定シート２００に貼り付ける工程。
（２）仮固定シート２００を成形型（第１型２１０と第２型２２０とを組み合わせた型）内に配置し、成形型内に樹脂を充填させることにより、電子部品１２と屈曲部６０の一部とが埋設された樹脂成形体５１を成形する工程。
（３）仮固定シート２００を樹脂成形体５１から剥離することにより露出する、樹脂成形体５１における仮固定シート２００に接していた上面（シート接合面）５１ａに配線（第１配線）３０を形成する工程。
これにより、屈曲部６０を備えた電子装置１００Ｂを容易に製造することができる。そのため、電子装置１００Ｂの製造コストを低減できる。
配線３０は、屈曲部６０における、樹脂成形体５１の上面５１ａに連続する連続面６０ａにも形成される。これにより、本体部５０と屈曲部６０との電気的な接続は、樹脂成形体５１の上面５１ａと屈曲部６０の連続面６０ａとの上に配線３０を形成することにより達成される。このように、従来のようなフレキシブル型の基板をリジッド型の基板に接続するための複雑な工程が不要となるとともに、接着剤等の部材も不要となる。そのため、電子装置１００Ｂの製造コストを低減できる。
＜実施の形態５＞
本発明の実施の形態５に係る電子装置は、実施の形態４の電子装置１００Ｂの変形例であり、フレキシブル基板である屈曲部６０に予め配線が形成されている。
図９は、実施の形態５に係る電子装置１００Ｃの概略的な構成を示す平面図である。図１０は、図９のＸＩ−ＸＩ線に沿った矢視断面図である。
図９および図１０に示されるように、電子装置１００Ｃは、本体部５０と、屈曲部６０と、配線（第１配線）３０（３０ｄ〜３０ｈ，３０ｍ，３０ｎ，３０ｐ）とを備えている。屈曲部６０において、樹脂成形体５１の上面５１ａに連続する連続面６０ａには、配線（第２配線）６１（６１ａ〜６１ｃ）が予め形成されている。
配線６１は、たとえば１２μｍ程度の厚みを有する銅により形成される。もしくは、配線６１は、銅の代わりにアルミ等により形成されてもよい。
配線３０ｍは、屈曲部６０に形成された配線６１ａと電子部品１２ｂと接続するように形成される。配線３０ｎは、屈曲部６０に形成された配線６１ｂと電子部品１２ｄと接続するように形成される。配線３０ｐは、屈曲部６０に形成された配線６１ｃと電子部品１２ｅと接続するように形成される。
これにより、既に配線が形成されたフレキシブル基板を屈曲部６０として用いることができる。
電子装置１００Ｃは、上記の実施の形態４の電子装置１００Ｂと同様の製造方法（図８参照）により製造される。ただし、図８に示す第１工程において、屈曲部６０は、配線６１が仮固定シート２００に対向するように（接するように）、仮固定シート２００に貼り付けられる。これにより、樹脂の射出成形後に、配線６１は、樹脂成形体５１における仮固定シート２００に接していた上面（シート接合面）５１ａと同一平面上となる。その結果、配線３０を形成する際に、配線３０の一部を容易に配線６１に接続させることができる。このように、フレキシブル基板である屈曲部６０の配線６１と、樹脂成形体５１上に形成される配線３０とを容易に接続させることができる。すなわち、従来のようなフレキシブル型の基板をリジッド型の基板に接続するための複雑な工程が不要となるとともに、接着剤等の部材も不要となる。そのため、電子装置１００Ｃの製造コストを低減できる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０，４０，５０ 本体部、１１，４１，５１ 樹脂成形体、１１ａ，４１ａ，５１ａ
上面、１２（１２ａ〜１２ｅ），４２（４２ａ〜４２ｃ），７１，７６ａ，７６ｂ 電子部品、１３ａ〜１３ｅ，４３ａ〜４３ｃ 電極、２０，６０ 屈曲部、２０ａ，６０ａ 連続面、３０（３０ａ〜３０ｐ），６１（６１ａ〜６１ｃ），７２ａ，７２ｂ，７７ａ，７７ｃ 配線、７０，７５，８０ 基板、８１ 導電層、９０ａ，９０ｂ 導電性接着層、１００，１００Ａ，１００Ｂ，１００Ｃ 電子装置、２００ 仮固定シート、２１０ 第１型、２１１ 凹部、２２０ 第２型、２２１，２２２ 空間、２３０，２４０ 構造体。

Claims (11)

  1. 電子部品と、
    前記電子部品を埋設して固定する樹脂成形体と、
    前記樹脂成形体に連接する屈曲可能な屈曲部とを備える電子装置であって、
    前記樹脂成形体は、前記屈曲部の一部を埋設して支持し、
    前記樹脂成形体の表面は、前記電子部品を露出させる露出面を含み、
    前記屈曲部の表面は、前記露出面と連続する連続面を含み、
    前記電子装置は、さらに、
    前記露出面と前記連続面との上に形成され、前記電子部品に接続する配線を備える、電子装置。
  2. 前記配線は、前記電子部品から前記連続面の上まで連続して形成される、請求項１に記載の電子装置。
  3. 前記配線は、
    前記露出面の上に形成され、前記電子部品に接続する第１配線と、
    前記連続面の上に予め形成され、前記第１配線に接続する第２配線とを含む、請求項１に記載の電子装置。
  4. 前記屈曲部の材料の破断時の伸び率は、前記樹脂成形体の材料の破断時の伸び率よりも大きい、請求項１から３のいずれか１項に記載の電子装置。
  5. 前記屈曲部は、破断時の伸び率が３００％以上の樹脂により形成される、請求項４に記載の電子装置。
  6. 前記樹脂成形体は、破断時の伸び率が１５０％以下の樹脂により形成される、請求項５に記載の電子装置。
  7. 前記樹脂成形体はフィラーを含む、請求項１から６のいずれか１項に記載の電子装置。
  8. 電子部品をシートに貼り付ける工程と、
    前記シートを２種類の成形型内に順に配置し、二色成形法により、前記電子部品が埋設された樹脂成形体と、前記樹脂成形体に連接する屈曲可能な屈曲部とを一体に成形する工程と、
    前記シートを前記樹脂成形体から剥離することにより露出する、前記樹脂成形体における前記シートに接していたシート接合面と、前記屈曲部における前記シート接合面に連続する連続面とに、配線を形成する工程とを備える、電子装置の製造方法。
  9. 電子部品と、屈曲可能な屈曲部とをシートに貼り付ける工程と、
    前記シートを成形型内に配置し、前記成形型内に樹脂を充填させることにより、前記電子部品と前記屈曲部の一部とが埋設された樹脂成形体を成形する工程と、
    前記シートを前記樹脂成形体から剥離することにより露出する、前記樹脂成形体における前記シートに接していたシート接合面に第１配線を形成する工程とを備える、電子装置の製造方法。
  10. 前記屈曲部の表面は、前記シート接合面に連続する連続面を含み、
    前記第１配線を形成する工程において、前記連続面の上にも前記第１配線を形成する、請求項９に記載の電子装置の製造方法。
  11. 前記屈曲部の表面に第２配線が予め形成されており、
    前記貼り付ける工程において、前記第２配線が前記シートに対向するように前記屈曲部を前記シートに貼り付け、
    前記第１配線を形成する工程において、前記第２配線に接続するように前記第１配線を形成する、請求項９に記載の電子装置の製造方法。
JP2016226044A 2016-11-21 2016-11-21 電子装置およびその製造方法 Active JP6776840B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016226044A JP6776840B2 (ja) 2016-11-21 2016-11-21 電子装置およびその製造方法
PCT/JP2017/033675 WO2018092407A1 (ja) 2016-11-21 2017-09-19 電子装置およびその製造方法
CN201780060052.XA CN109792836B (zh) 2016-11-21 2017-09-19 电子装置及其制造方法
US16/336,923 US11004699B2 (en) 2016-11-21 2017-09-19 Electronic device and method for manufacturing the same
EP17871776.5A EP3544392B1 (en) 2016-11-21 2017-09-19 Electronic device and method for producing same
TW106133028A TWI660650B (zh) 2016-11-21 2017-09-27 電子裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016226044A JP6776840B2 (ja) 2016-11-21 2016-11-21 電子装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2018085377A JP2018085377A (ja) 2018-05-31
JP2018085377A5 JP2018085377A5 (ja) 2019-04-11
JP6776840B2 true JP6776840B2 (ja) 2020-10-28

Family

ID=62146455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016226044A Active JP6776840B2 (ja) 2016-11-21 2016-11-21 電子装置およびその製造方法

Country Status (6)

Country Link
US (1) US11004699B2 (ja)
EP (1) EP3544392B1 (ja)
JP (1) JP6776840B2 (ja)
CN (1) CN109792836B (ja)
TW (1) TWI660650B (ja)
WO (1) WO2018092407A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4247124A1 (en) * 2020-11-16 2023-09-20 Fujikura Ltd. Wiring board, and method for manufacturing wiring board

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346490A (ja) 1991-05-24 1992-12-02 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JPH06177490A (ja) 1992-12-03 1994-06-24 Matsushita Electric Works Ltd プリント配線板
JP4103653B2 (ja) * 2003-03-27 2008-06-18 株式会社デンソー Ｉｃカード
CN1802883A (zh) 2003-07-03 2006-07-12 株式会社日立制作所 组件装置及其制造方法
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7759167B2 (en) * 2005-11-23 2010-07-20 Imec Method for embedding dies
JP4920288B2 (ja) 2005-12-23 2012-04-18 帝国通信工業株式会社 電子部品の回路基板への取付構造及び取付方法
DE102006055576A1 (de) * 2006-11-21 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger
JP5089184B2 (ja) * 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
JP2009071234A (ja) * 2007-09-18 2009-04-02 Denso Corp 半導体装置
JP2009147010A (ja) 2007-12-12 2009-07-02 Ricoh Co Ltd 配線構造体
TWI355220B (en) * 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
JP5374975B2 (ja) 2008-09-03 2013-12-25 住友電気工業株式会社 シール構造および電子機器
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
JP5251845B2 (ja) * 2009-11-26 2013-07-31 株式会社安川電機 半導体装置の製造方法
US8929085B2 (en) * 2011-09-30 2015-01-06 Apple Inc. Flexible electronic devices
JP5386567B2 (ja) * 2011-11-15 2014-01-15 株式会社フジクラ 撮像素子チップの実装方法、内視鏡の組立方法、撮像モジュール及び内視鏡
EP2869549B1 (en) * 2012-06-29 2018-08-08 Sony Corporation Camera module and electronic device
JP5743040B2 (ja) 2013-05-13 2015-07-01 株式会社村田製作所 フレキシブル回路基板、および、フレキシブル回路基板の製造方法
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
US20150359099A1 (en) * 2014-06-04 2015-12-10 Apple Inc. Low area over-head connectivity solutions to sip module
JP6385234B2 (ja) * 2014-10-16 2018-09-05 三菱電機株式会社 半導体装置
US9778688B2 (en) 2014-11-12 2017-10-03 Intel Corporation Flexible system-in-package solutions for wearable devices
JP2016111037A (ja) * 2014-12-02 2016-06-20 東レ株式会社 太陽電池裏面保護用シート、およびそれを用いた太陽電池

Also Published As

Publication number Publication date
US20200035511A1 (en) 2020-01-30
US11004699B2 (en) 2021-05-11
EP3544392B1 (en) 2021-08-11
EP3544392A4 (en) 2020-01-29
CN109792836A (zh) 2019-05-21
TWI660650B (zh) 2019-05-21
EP3544392A1 (en) 2019-09-25
CN109792836B (zh) 2021-10-15
JP2018085377A (ja) 2018-05-31
WO2018092407A1 (ja) 2018-05-24
TW201820943A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US9922932B2 (en) Resin structure having electronic component embedded therein, and method for manufacturing said structure
JP5151025B2 (ja) フレキシブル回路基板
CN108627079A (zh) 检测装置
JP2018120989A (ja) 樹脂構造体およびその製造方法
JP6776840B2 (ja) 電子装置およびその製造方法
WO2019098029A1 (ja) 電子装置およびその製造方法
JP7003478B2 (ja) 電子装置およびその製造方法
JP2007538394A (ja) プリント基板、製造方法および電子デバイス
KR100919300B1 (ko) 접촉 센서 모듈 및 그 제조 방법
JP2018085377A5 (ja)
WO2018092408A1 (ja) 電子装置およびその製造方法
CN110024493B (zh) 电子装置及其制造方法
WO2018163516A1 (ja) 電子装置およびその製造方法
JP2007019380A (ja) 回路配線モジュール及び回路配線モジュールの製造方法
CN113169215A (zh) 柔性面板及柔性面板制作方法
CN113543454A (zh) 电路板组件的制备方法以及电路板组件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200921

R150 Certificate of patent or registration of utility model

Ref document number: 6776840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150