JP3297387B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3297387B2
JP3297387B2 JP33108098A JP33108098A JP3297387B2 JP 3297387 B2 JP3297387 B2 JP 3297387B2 JP 33108098 A JP33108098 A JP 33108098A JP 33108098 A JP33108098 A JP 33108098A JP 3297387 B2 JP3297387 B2 JP 3297387B2
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
leads
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33108098A
Other languages
English (en)
Other versions
JP2000156451A (ja
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP33108098A priority Critical patent/JP3297387B2/ja
Priority to US09/283,181 priority patent/US6531769B2/en
Publication of JP2000156451A publication Critical patent/JP2000156451A/ja
Application granted granted Critical
Publication of JP3297387B2 publication Critical patent/JP3297387B2/ja
Priority to US10/262,062 priority patent/US6939740B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49176—Assembling terminal to elongated conductor with molding of electrically insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49194—Assembling elongated conductors, e.g., splicing, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置、その半導体
装置を複数実装した半導体装置ユニット、その半導体装
置の検査方法及び半導体装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、半導体装置のますますの高集積化
に伴い、種々の半導体パッケージ構造が提案されてい
る。
【０００３】例えば、１９９６年５月１７日に公開され
た日本国の公開特許公報“特開平８ー１２５０６６
号”、１９９８年７月２１日に公開された日本国の公開
特許公報“特開平１０ー１８９８６１号”に記載されて
いるような構造が提案されている。
【０００４】
【発明が解決しようとする課題】前者の公報に示されて
いる構造を得るには、リードフレームをエッチング技術
により加工する必要がある。しかしながら、この加工に
は、多くの工程が必要であるためリードフレームの加工
に時間がかかるという問題に加え、形状の制御性が難し
いという問題がある。
【０００５】一方、後者の公報に示された構造を得るに
は、複数のリードの中間部を上方向及び横方向に曲折す
る必要がある。しかしながら、緻密な間隔で配置された
いる多数のリードの中間部を上方向及び横方向に曲折す
ることは、現実的に困難性を伴うという問題がある。
【０００６】
【課題を解決するための手段】本発明の目的は、半導体
チップのサイズと同等のサイズを有する、集積度の高い
樹脂封止型の半導体装置構造を提供することである。
【０００７】本発明の他の目的は、樹脂の表面からリー
ドの一部が露出されるような樹脂封止型の半導体装置を
制御性よく、簡単に製造する方法を提供することであ
る。
【０００８】上記の目的を達成するために、本願の代表
的な発明では、樹脂封止型半導体装置において、半導体
チップ上に配置され、その端部が半導体チップの主面に
対して垂直方向に屈曲する複数のリードであって、各リ
ードの端部の先端が樹脂の表面から露出され、その露出
された端部の先端上には、外部と接続するための導電体
がそれぞれ形成される。
【０００９】このような構成によれば、半導体チップの
サイズと同等のサイズの樹脂封止型半導体装置を実現す
ることができる。
【００１０】上記の他の目的を達成するために、本願の
他の代表的な発明では、樹脂の表面からリードの一部が
露出されるような樹脂封止型の半導体装置の製造方法に
おいて、リードの端部を半導体チップの表面に対して垂
直方向に屈曲させ、その端部の先端を露出させるように
形成する。
【００１１】このような方法によれば、リードの端部を
曲折するので、既存のプレス加工等の加工方法を流用す
ることにより、制御性よく容易に、樹脂の表面からリー
ドの一部が露出されるような樹脂封止型の半導体装置を
形成することができる。
【００１２】
【発明の実施の形態】以下に図面を参照しながら本発明
の実施の形態を説明する。以下の説明では、本発明に直
接係わる部分が中心に説明され、それ以外の部分につい
ては説明が省略される。まず、図１及び図２を参照して
第１の実施の形態を説明する。
【００１３】図１には、本発明に関わる樹脂封止型半導
体装置の第１の実施の形態の断面図が示されている。図
２には、図１に示される樹脂封止型半導体装置の平面図
が示されている。
【００１４】第１の実施の形態では、半導体素子１０上
に複数のリード２０が絶縁性のテープ３０を介して配置
されている。このリード２０は半導体素子１０上に形成
された複数のパッド４０と電気的に接続される。ここで
は、この電気的接続に金線５０が用いられている。各パ
ッド４０は半導体素子１０の表面に形成された半導体集
積回路にそれぞれ接続される。これらの要素は樹脂６０
により封止されている。
【００１５】リード２０の端部は、半導体素子１０の表
面と垂直の方向に曲折している。曲折されたリード２０
の端部の先端は、樹脂６０から露出される。この露出さ
れた各リード２０の端部の先端上には、複数の極部７０
がそれぞれ形成されている。
【００１６】これらの電極７０は図３に示されるような
外部基板８０上に電気的に接続され、所定の電極から半
導体素子１０内で発生された電気的な信号が外部へ出力
される。また、他の電極に外部からの電気的な信号が与
えられる。この電極部７０は半田により形成されること
が多い。本実施の形態ではボール状の半田により形成さ
れた電極部が示されているが、形状及び材質はこれに限
られるものではない。例えば、ボール状ではなく、平面
状の電極が適用されることも考えられるし、半田に限ら
ず他の金属性の導電体が用いられることも考えられる。
【００１７】ここで、理解を容易にする為、図２の平面
図から電極７０を取り除いた模式図が図４に示される。
図４に示されるように、樹脂６０の表面には、リード２
０の端部の先端２０’が露出している。この露出された
リード２０の端部の先端２０’は電極７０と電気的な接
続に接続されるように露出される。
【００１８】図４では、露出されたリード２０の端部の
先端２０’は正方形状に示されているが、電極７０と電
気的に接続されれば、その形状はこれに限らない。リー
ド２０が平板状であれば、露出されるリード２０の端部
の先端２０’は長方形状になる。発明者の知見によれ
ば、電極７０が球状である場合、リード２０の端部の先
端２０’は正方形状であることが最適であると考えられ
ている。
【００１９】このような構成によれば、半導体チップの
サイズと同等のサイズを有する、集積度の高い樹脂封止
型の半導体装置を実現することができる。
【００２０】次に、この半導体装置の製造方法について
説明する。ここでは、発明に直接関わる点のみが詳細に
説明され、その他の点についての説明は省略されるが、
省略された点は特開平８ー２２７９６７号等を参照すれ
ば容易に理解できる。
【００２１】まず、図５に示されるように、複数のリー
ド２０が所定の位置に配置されたリードフレーム２０Ｆ
が準備される。図５では、リードフレーム２０Ｆの内、
１つの半導体素子に対応するリードのみ示されている
が、実際には、スペースＦを介して同様の構成が繰り返
し配置されている。
【００２２】このリードフレーム２０Ｆの各リード２０
の端部の先端２０’は、プレス加工により垂直方向（図
面の手前方向）に折曲げられる。ここでいう垂直方向へ
の折曲げとは、後の工程でリードと接続される半導体素
子の表面に対して、リードの先端２０’が直角方向に曲
折していることをいう。
【００２３】この折曲げられるリード２０の端部の長さ
は、後の工程で形成される樹脂の厚さとの関係で決定さ
れる。すなわち、端部の先端を樹脂の表面に露出させる
為、樹脂の厚みが厚くなれば、折曲げられるリードの端
部は長くなり、樹脂の厚みが薄くなれば、折曲げられる
リードの端部は短くなる。折曲げるリードの端部の長さ
は、設計者により適宜設定される。
【００２４】次に、この複数のリードの内、図５におい
て左側に配置されているリード群２０Ｌ及び右側に配置
されているリード群２０Rの下部に絶縁性のテープ３０
Ｌ、３０Ｒがそれぞれ接着される。このテープ３０は上
記公報等にも紹介されているようにテープの両面に接着
性を有するようなものである。ここでは、絶縁性のテー
プ３０Ｌ、３０Ｒは右側及び左側のリード群の下部にそ
れぞれ連続的に配置されているが、テープの形状はこれ
に限るものではない。例えば、絶縁性のテープ３０Ｌ、
３０Ｒを幾つかに分割した形状も考えられるし、各リー
ド２０の下部にのみテープを配置した形状も考えられ
る。
【００２５】次に、図６に示されるように半導体素子１
０が、絶縁性テープ３０接着されたリード２０の下方に
配置され、その後、半導体素子１０の回路形成面とリー
ド２０とが絶縁性のテープ３０を介して接着される。
【００２６】この後、図７に平面図が示され、図８に断
面図が示されるように、複数のリード２０の内、所定の
リードと半導体素子１０上の所定のパッド４０とが金線
５０に接続される。この接続は、公知のワイヤボンディ
ング方法により実現できる。ここでは、金線による接続
の例が示されたが、リードとパッドとは電気的に接続さ
れれば機能的に十分である為、他の導電性の高い導電体
も利用することができる。
【００２７】次に、図７及び図８に示された構造を上金
型９０Ａ及び下金型９０Ｂから成る金型９０により図９
のように挟持し、内部にエポキシ樹脂等の封止樹脂６０
を注入する。この時、リード２０の端部の先端２０’と
上金型９０Ａとが接触するように金型９０が挟持されて
いるので、封止樹脂６０を注入した後、金型を外すと、
図１０に示すようにリード２０の先端２０’が露出す
る。
【００２８】このリード２０の先端２０’上に電極７０
となるボール状の半田が形成される。本実施の形態では
ボール状の半田により形成された電極部が示されている
が、ボール状ではなく、平面状の電極を適用することも
可能である。また、半田に限らず他の金属性の導電体を
用いることもできる。
【００２９】この後、複数の半導体装置が形成されたリ
ードフレーム２０Ｆをプレス加工し、個々の半導体装置
に分割する。すなわち、封止樹脂６０より外部へ導出し
ているリードを切断し、図１に示すような半導体装置を
得る。
【００３０】このような製造方法によれば、リードの端
部を曲折する際、既存のプレス加工等の加工方法を利用
することができるので、制御性よく容易に、樹脂の表面
からリードの一部が露出されるような樹脂封止型の半導
体装置を形成することができる。従って、樹脂の表面か
らリードの一部が露出されるような樹脂封止型の半導体
装置を低コストで製造することができる。
【００３１】次に、第２の実施の形態を説明する。この
実施の形態の説明において、上述の第１の実施の形態と
同一部分には同一符号を付すことによりその説明が省略
される。
【００３２】この実施の形態での特徴的な構成は電極の
配置にある。この形態では、樹脂から露出しているリー
ドの先端がジグザグ状（千鳥状）に配置されている。従
って、リードの先端に接続される電極がジグザグ状に配
置されることになる。
【００３３】図１２には本実施の形態の断面図が示さ
れ、図１３には本実施の形態における電極の配置を現わ
す平面図が示され、図１４には理解を容易にする為、図
１３の平面図から電極を取り除いた模式図（露出された
リードの先端の配置を示す平面図）が図１４に示され
る。これらの図を用いて以下に第２の実施の形態の説明
を続ける。
【００３４】第２の実施の形態では、半導体素子１０上
に複数の長さの短い短リード２０ＬＡ、２０ＲＡと、短
リードより長さの長い長リード２０ＬＢ、２０ＲＢと
が、交互に配置されている。図面上、左側に短リード２
０ＬＡと、長リード２０ＬＢとが交互に配置され、右側
に短リード２０ＲＡと、長リード２０ＲＢとが交互に配
置されている。この短リードと長リードの長さは、隣接
するリードとの距離（一般にピッチと言われる）、リー
ドの先端上に形成される電極の大きさ等を考慮して、設
計者が適宜設定できる。
【００３５】これらのリードはそれぞれ絶縁性のテープ
３０ＬＡ，３０ＬＢ，３０ＲＡ，３０ＲＢを半導体素子
１０に接着されている。各リードは半導体素子１０上に
形成された複数のパッド４０と電気的に接続される。こ
こでは、この電気的接続に金線５０が用いられている。
各パッド４０は半導体素子１０の表面に形成された半導
体集積回路にそれぞれ接続される。これらの要素は樹脂
６０により封止されている。
【００３６】各リードの端部は、第１の実施の形態と同
様に半導体素子１０の表面と垂直の方向に曲折してい
る。曲折されたリードの端部の先端２０ＬＡ’，２０Ｌ
Ｂ’，２０ＲＡ’，２０ＲＢ’は、樹脂６０から露出さ
れる。リードの先端２０ＬＡ’とリードの先端２０Ｌ
Ｂ’はそれぞれ直線上に位置する。また、リードの先端
２０ＬＡ’とリードの先端２０ＬＢ’先端とは、平行な
位置関係にある。他方のリードの先端２０ＲＡ’とリー
ドの先端２０ＲＢ’も同様の関係にある。この露出され
た各リードの先端上には、複数の極部７０ＬＡ，７０Ｌ
Ｂ，７０ＲＢ，７０ＲＡがそれぞれ形成されている。従
って、各電極７０ＬＡ，７０ＬＢ，７０ＲＢ，７０ＲＡ
は、それぞれ直線状に配置され、互いに平行である。
【００３７】このような構成によれば、第１の実施の形
態の半導体装置より、さらに集積度の高い樹脂封止型の
半導体装置を実現することができる。
【００３８】すなわち、リード間のピッチ（リードとリ
ードの間隔）は、電極の大きさ等も考慮して決められ
る。従って、第１の実施の形態のような構成では、リー
ド間のピッチよりも電極の大きさが、リード間ピッチを
決める際の支配的な要因になる。よって、隣接するリー
ドに接続される電極が近接して配置される第１の実施の
形態の構成では、リード間のピッチを大きく設定する必
要がある。
【００３９】しかしながら、本実施の形態のように電極
をジグザクに配置すれば、隣接するリードに接続される
電極間の距離が大きくとれるので、リード間のピッチを
決める際、電極の大きさはもはや支配的な要因ではなく
なる。その為、設計の自由度が大幅に増すと共に、複数
のリードを最小ピッチで配置することも可能になるの
で、装置の実装密度が上がり、さらに集積度の高い樹脂
封止型の半導体装置を実現することができる。
【００４０】次に、本実施の形態における半導体装置の
製造方法について説明する。この説明において、省略さ
れた点は上述の説明等を参照すれば容易に理解できる。
【００４１】まず、図１５に示されるように、複数のリ
ードが所定の位置に配置されたリードフレーム２０Ｆ’
が準備される。このリードフレーム２０Ｆ’は、長さの
短い短リード２０ＬＡ、２０ＲＡと、短リードより長さ
の長い長リード２０ＬＢ、２０ＲＢとを有する。短リー
ド２０ＬＡと、長リード２０ＬＢとは交互に配置され、
短リード２０ＲＡと、長リード２０ＲＢとが交互に配置
されている。
【００４２】長リード２０ＬＢ、２０ＲＢにおいては、
各リードの付け根（各リードがフレームに接続される部
分）から各リードの先端までの長さが短リード２０Ｌ
Ａ、２０ＲＡのそれよりも長い。言い換えると、長リー
ド２０ＬＢ、２０ＲＢは、リードが導入される半導体素
子の一辺から先端までの距離が短リード２０ＬＡ、２０
ＲＡのそれよりも大きい。
【００４３】図１５では、リードフレーム２０Ｆ’の
内、１つの半導体素子に対応するリードのみ示されてい
るが、実際には、スペースＳ’を介して同様の構成が繰
り返し配置されている。
【００４４】このリードフレーム２０Ｆ’の各リードの
端部の先端２０ＬＡ’，２０ＬＢ’，２０ＲＡ’，２０
ＲＢ’は、プレス加工により垂直方向（図面の手前方
向）に折曲げられる。ここでいう垂直方向への折曲げと
は、後の工程でリードと接続される半導体素子の表面に
対して、リードの先端が直角方向に曲折していることを
いう。
【００４５】この折曲げられるリードの端部の長さは、
第１の実施の形態と同様に後の工程で形成される樹脂の
厚さとの関係で決定される。すなわち、端部の先端を樹
脂の表面に露出させる為、樹脂の厚みが厚くなれば、折
曲げられるリードの端部は長くなり、樹脂の厚みが薄く
なれば、折曲げられるリードの端部は短くなる。折曲げ
るリードの端部の長さは、設計者により適宜設定され
る。
【００４６】次に、リード群２０ＬＡ、２０ＬＢの下部
に絶縁性テープ３０ＬＡ，３０ＬＢがそれぞれ接着さ
れ、リード群２０ＲＡ、２０ＲＢの下部に絶縁性テープ
３０ＲＡ，３０ＲＢがそれぞれ接着される。これらのテ
ープは上記公報等にも紹介されているようにテープの両
面に接着性を有するようなものである。
【００４７】テープの形状はこれに限るものではなく、
例えば、絶縁性のテープ３０を幾つかに分割した形状も
考えられるし、各リードの下部にのみテープを配置した
形状も考えられる。
【００４８】次に、半導体素子１０が、絶縁性テープが
接着されたリードの下方に配置され、その後、半導体素
子１０の回路形成面とリードとが絶縁性のテープを介し
て接着される。
【００４９】この後、複数のリードの内、所定のリード
と半導体素子１０上の所定のパッド４０とが金線５０に
接続される。ここでは、金線による接続の例が示された
が、リードとパッドとは電気的に接続されれば機能的に
十分である為、他の導電性の高い導電体も利用すること
ができる。
【００５０】次に、第１の実施の形態と同様に金型を用
いてエポキシ樹脂等の封止樹脂６０を注入する。この
時、リードの端部の先端２０ＬＡ’、２０ＬＢ’、２０
ＲＡ’、２０ＲＢ’と上金型とが接触するように金型が
挟持されているので、封止樹脂６０を注入した後、金型
を外すと、図１５に示すようにリードの先端が露出す
る。
【００５１】このリード２０ＬＡ’、２０ＬＢ’、２０
ＲＡ’、２０ＲＢ’の先端上に電極７０ＬＡ，７０Ｌ
Ｂ，７０ＲＡ，７０ＲＢとなるボール状の半田が形成さ
れる。本実施の形態ではボール状の半田により形成され
た電極部が示されているが、ボール状ではなく、平面状
の電極を適用することも可能である。また、半田に限ら
ず他の金属性の導電体を用いることもできる。
【００５２】この後、複数の半導体装置が形成されたリ
ードフレーム２０Ｆ’をプレス加工し、個々の半導体装
置に分割する。すなわち、封止樹脂６０より外部へ導出
しているリードを切断し、図１２に示すような半導体装
置を得る。
【００５３】このような製造方法によれば、リードの端
部を曲折する際、既存のプレス加工等の加工方法を利用
することができるので、制御性よく容易に、樹脂の表面
からリードの一部が露出されるような樹脂封止型の半導
体装置を形成することができる。従って、本実施の形態
ような集積度の高い樹脂封止型の半導体装置を低コスト
で製造することができる。
【００５４】次に、第３の実施の形態を説明する。この
実施の形態の説明において、上述の第１及び第２の実施
の形態と同一部分には同一符号を付すことによりその説
明が省略される。
【００５５】この実施の形態での特徴的な構成は封止樹
脂の形状にある。
【００５６】この実施の形態では、図１７及び図１８に
示されるように、電極７０の周辺部の封止樹脂に凸部６
１Ｌ，６１Ｒが形成されている。この凸部６１Ｌ，６１
Ｒは封止樹脂６１と一体的に形成されている。この凸部
６１Ｌ，６１Ｒは電極７０が形成されている封止樹脂の
表面から段違いに高く形成される。また、凸部６１Ｌと
凸部６１Ｒとは同じ高さである 。
【００５７】この凸部６１Ｌ，６１Ｒの高さは、リード
の先端２０’から電極の最高部までの高さ及び外部基板
８０’に搭載する際の電極の溶融を考慮して決定され
る。
【００５８】すなわち、図１９（Ａ）に示されるように
半導体装置が外部基板８０’に搭載される前、リードの
先端２０’から電極の最高部までの高さＨ１は、凸部６
１Ｌ，６１Ｒの高さＨ２より高さＨ３だけ高くなる。言
い換えると、凸部６１Ｌ，６１Ｒの高さＨ２は、電極の
最高部の高さＨ１より高さＨ３だけ低い高さに設定され
る。
【００５９】この高さＨ３は、図１９（Ｂ）に示される
ように半導体装置を外部基板８０’に搭載した際、電極
が溶融する分に相当する高さである。
【００６０】このような構成によれば、外部基板と半導
体装置との間は、常に一定の高さＨ２が保たれることに
なり、半導体装置の外部基板への確実な実装が可能とな
る。また、電極の周囲に形成される凸部は、半導体装置
を遠隔地に輸送して外部基板上に搭載するような場合、
輸送中に半導体装置へ加わる種々の力から電極部を保護
する機能も有する。
【００６１】この実施の形態の封止樹脂の凸部６１Ｌ，
６１Ｒは、図２０に示されるような金型９１を用いて形
成される。この金型９１は上金型９１Ａ及び下金型９１
Bから成る。この上金型９１Ａには、上述の凸部６１
Ｌ、６１Ｒに対応する部分に樹脂が充填されるような形
状が設けられている。
【００６２】この金型９１を図２０のように挟持し、内
部にエポキシ樹脂等の封止樹脂６１を注入する。この
時、リード２０の端部の先端２０’と上金型９１Ａとが
接触するように金型９１が挟持されているので、封止樹
脂６１を注入した後、金型を外すと、図２１に示すよう
にリード２０の先端２０’が露出する。
【００６３】このような製造方法によれば、リードの端
部を曲折する際、既存のプレス加工等の加工方法を利用
することができるので、制御性よく容易に、樹脂の表面
からリードの一部が露出されるような樹脂封止型の半導
体装置を形成することができる。従って、本実施の形態
ような外部基板への確実な実装が可能とな樹脂封止型の
半導体装置を低コストで製造することができる。
【００６４】次に、第４の実施の形態を説明する。この
実施の形態の説明において、上述の実施の形態と同一部
分には同一符号を付すことによりその説明が省略され
る。
【００６５】この実施の形態での特徴的な構成は、リー
ドの先端と電極が接続される部分の樹脂が電極の形状に
併せて、凹形状になっていることである。
【００６６】この実施の形態では、図２２の断面図及び
図２３の電極を除いた平面図に示されるように、リード
の先端２０’と電極７０が接続される部分に凹部６２
Ｌ，６２Ｒが形成されような封止樹脂６２が用いられて
いる。この凹部６２Ｌ，６２Ｒの底にはリードの先端２
０’が露出している。電極７０は、この凹部の底でリー
ドの先端２０’と電気的に接続する。この実施の形態で
は、球状の電極形状に併せ、凹部は略半円状に形成され
る。電極の形状が平板型であれば、凹部は四角形状に形
成すればよい。
【００６７】この実施の形態の封止樹脂の凹部６２Ｌ，
６２Ｒは、図２４に示されるような金型９２を用いて形
成される。この金型９２は上金型９２Ａ及び下金型９２
Ｂから成る。この上金型９２Ａには、上述の凹部６２
Ｌ、６２Ｒに対応する部分に樹脂が充填されなような形
状が設けられている。
【００６８】この金型９２を図２４のように挟持し、内
部にエポキシ樹脂等の封止樹脂６２を注入する。この
時、リードの先端２０’と上金型９２Ａとが接触するよ
うに金型９２が挟持されているので、封止樹脂６２を注
入した後、金型を外すと、図２５に示すようにリードの
先端２０’が凹部６２Ｌ、６２Ｒの底部から露出する。
【００６９】このような製造方法によれば、上述の実施
の形態で説明された効果に加え、電極を固定する部位が
封止樹脂の表面に現われるので、電極とリードとを接続
する場合の位置認識がより簡単になり確実性が向上す
る。また、電極を半田で形成する場合、半田の形成に先
だって接続部に塗布するフラックスは流動性が高い為、
上述の実施の形態ではフラックスが流れ出す可能性があ
ったが、本実施の形態では、凹部内にフラックスを塗布
するので、フラックスが流れ出す可能性が著しく低減で
きる。
【００７０】次に、第５の実施の形態を説明する。この
実施の形態の説明において、上述の実施の形態と同一部
分には同一符号を付すことによりその説明が省略され
る。
【００７１】この実施の形態での特徴的な構成は、第４
の実施の形態においてリードの先端を電極の形状に併せ
て円弧状に形成したことである。
【００７２】この実施の形態では、図２６の部分拡大図
に示されるようにリード２１の先端２１’が球状の電極
７０に係合して円弧状に形成されている。
【００７３】このような構成によれば、上述の実施の形
態の効果に加え、さらにリードと電極の接続の確実性が
向上する。リードの先端を円弧状にすることにより、電
極との接触面積が増加するので、両者の接続がより確実
なものとなる。
【００７４】次に、第６の実施の形態を説明する。この
実施の形態の説明において、上述の実施の形態と同一部
分には同一符号を付すことによりその説明が省略され
る。
【００７５】この実施の形態での特徴的な構成は、第１
の実施の形態における半導体装置のリードを装置の側面
から外部へ導出させたことである。
【００７６】この実施の形態では、図２７の断面図及び
図２８の側面図に示されるように側面より外部へ導出さ
れるリード２２の延在部２２Ｅが形成されている。この
リード２２は、一方の端部が電極７０に接続され、他方
の端部が半導体装置の側面から外部へ導出されている。
【００７７】このリードの延在部２２Ｅは、電極７０に
接続されるリードの先端部２２’が曲折される方向とは
逆方向に折曲げられている。ここでは、リードの延在部
２２Ｅは、リードの先端部２２’が曲折される方向とは
逆方向に折曲げられているが、半導体装置の側面に沿う
ように折曲げるならば、リードの先端部２２’が曲折さ
れる方向と同じ方向でも構わない。後述されるが、この
リードの延在部２２Ｅには電気的試験を行う際、プロー
ブ針が接触されるので、プローブ針の接触のし易さを考
えると、本実施の形態の構成が望ましい。
【００７８】この種の半導体装置の電気的な特性試験
は、通常、試験装置のプローブ針を電極（本実施の形態
で言えば、電極７０）に接触させて行う。ところが、こ
の電極は、前述したように半田等の軟らかい金属により
構成されている場合が多いため、プローブ針を接触させ
ると電極が部分的に欠損したり、変形したりすることが
ある。
【００７９】また、外部基板上に半導体装置を搭載後
は、半導体装置と外部基板との隙間が非常に狭いため、
各電極の導通状態を試験することが非常に困難である。
さらに、近年の半導体装置の集積化に伴い、この隙間も
ますます狭くなっているので、搭載後の電気的な試験は
ますます困難になってきている。
【００８０】ここで、本実施の形態のような構成を用い
れば、半導体装置の側面から導出しているリードの延在
部に試験装置のプローブ針を接触させて、試験を行うこ
とができるので、機械的な接触による電極の破損、変形
等を防止できる。さらに、半導体装置を外部基板に搭載
後でも、側面にリードの延在部があるので、容易に試験
を実行することができる。特に、上述の第３の実施の形
態のような封止樹脂の周辺に凸部が設けられているよう
な半導体装置を外部基板に搭載した場合、電極と外部基
板との接続状態をリード延在部を通して容易に確認する
ことができる。
【００８１】このような半導体装置の製法は、基本的に
上述の実施の形態と同様であるので、以下に特徴的な点
のみ簡単に説明する。
【００８２】この実施の形態の構成を形成する場合、図
２９に示されるように延在部２２Ｅを備えたリード２２
を有するリードフレーム２２Ｆが用いられる。
【００８３】このようなリードフレーム２２Ｆを図３０
に示すようにＸーＸ’、ＹーＹ’線に沿ってプレス加工
により切断し、個々の半導体装置に分割する。この後、
リードの延在部２２Ｅの折曲げ加工を行う。この切断
と、折曲げ加工は、同時に行うこともできる。
【００８４】本実施の形態の構成によれば、上述の種々
の実施の形態の効果に加え、半導体装置に必須な電気的
な試験を電極の破損等なしに、容易に実行することがで
きる。
【００８５】次に、第７の実施の形態を説明する。この
実施の形態の説明において、上述の実施の形態と同一部
分には同一符号を付すことによりその説明が省略され
る。
【００８６】この実施の形態での特徴的な構成は、第６
の実施の形態における半導体装置のリードの延在部が、
電極が形成される面と反対側の面まで延材していること
である。
【００８７】この実施の形態では、図３１の断面図に示
されるようにリード２３は、一方の端部が電極７０に接
続され、他方の端部が半導体装置の側面から外部へ導出
され、電極７０が形成される面とは反対側の面まで延在
して形成されている。
【００８８】このような構成によれば、図３２に示され
るように外部基板８０上に半導体装置を複数個、積み重
ねて実装することができる。
【００８９】ここでは、外部基板８０に接続された電極
７０を有する下側の半導体装置上に上側の半導体装置が
搭載されている。外部基板に接続された下側の半導体装
置の電極７０は、リード２３を介して上側の半導体装置
の電極７０に電気的に接続される。下側の半導体装置の
任意の電極７０は、その鉛直上に位置する上側の半導体
装置の電極７０に下側の半導体装置のリードを介して電
気的に接続される。すなわち、この２つの電極には、外
部基板８０から同じ信号が与えられることになる。
【００９０】この実施の形態の構成を形成する場合、図
３３に示されるように延在部２３Ｅを備えたリード２３
を有するリードフレーム２３Ｆが用いられる。この延在
部２３Ｅは、電極が形成された面から反対側の面まで延
在するに十分な長さを有する。この長さは、半導体装置
の大きさ、形状、電極の大きさ等を考慮して、設計者が
適宜設定できる。
【００９１】このようなリードフレーム２３Ｆを図３３
に示すようにＸーＸ’、ＹーＹ’線に沿ってプレス加工
により切断し、個々の半導体装置に分割する。この後、
リードの延在部２３Ｅの折曲げ加工を行う。この切断
と、折曲げ加工は、同時に行うこともできる。
【００９２】本実施の形態の構成によれば、上述の種々
の実施の形態の効果に加え、外部基板上に半導体装置を
複数個、積み重ねて実装することができるという効果が
得られる。
【００９３】次に、第８の実施の形態を説明する。この
実施の形態の説明において、上述の実施の形態と同一部
分には同一符号を付すことによりその説明が省略され
る。
【００９４】この実施の形態での特徴的な構成は、第７
の実施の形態における半導体装置のリードの延在部の先
端に凹部が形成されていることである。
【００９５】この実施の形態では、図３４の断面図に示
されるようにリード２４は、一方の端部が電極７０に接
続され、他方の端部が半導体装置の側面から外部へ導出
され、電極７０が形成される面とは反対側の面まで延在
して形成されている。さらに、リード２４の先端に凹部
２４’が形成されている。この凹部２４’の大きさは、
電極７０が凹部２４’の底面に接続されることを考慮し
て決定される。
【００９６】このような構成によれば、図３５に示され
るように外部基板８０上に半導体装置を複数個、積み重
ねて実装する場合、図３１のような構成に比べ縦方向の
厚みが削減できる。また、電極とリードとの接続が第７
の実施の形態と比してより確実に実現できる。
【００９７】このようなリードの先端の凹部は、第７の
実施の形態で説明したリードフレームの折曲げ加工後、
または、折曲げ加工と同時に形成される本実施の形態の
構成によれば、外部基板上に半導体装置を複数個、積み
重ねて実装することができるという効果に加え、縦方向
の厚みが削減、電極とリードとの接続の確実性の向上等
の効果が得られる。
【００９８】本発明は、例証的な実施態様を用いて説明
されたが、この説明は限定的な意味に受け取られてはな
らない。この例証的実施態様の様々な変更、並びに本発
明のその他の実施態様が当業者にはこの説明を参考にす
ることによって明らかになるであろう。従って、特許請
求の範囲はそれらのすべての変更または実施態様を本発
明の真の範囲に含むものとしてカバーするであろうと考
えられている。
【００９９】
【発明の効果】本願の代表的な発明によれば、半導体チ
ップのサイズと同等のサイズを有する、集積度の高い樹
脂封止型の半導体装置を実現することができる。
【０１００】また、本願の他の代表的な発明によれば、
リードの端部を曲折する際、既存のプレス加工等の加工
方法を利用することができるので、制御性よく容易に、
樹脂の表面からリードの一部が露出されるような樹脂封
止型の半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明に関わる樹脂封止型半導体装置の第１の
実施の形態の断面図である。
【図２】図１に示される樹脂封止型半導体装置の平面図
である。
【図３】外部基板上に搭載された第１の実施の形態の樹
脂封止型半導体装置の断面図である。
【図４】図２の平面図から電極を取り除いた模式図であ
る。
【図５】第１の実施の形態の製造方法を説明するための
平面図である。
【図６】第１の実施の形態の製造方法を説明するための
断面図である。
【図７】第１の実施の形態の製造方法を説明するための
平面図である。
【図８】第１の実施の形態の製造方法を説明するための
断面図である。
【図９】第１の実施の形態の製造方法を説明するための
断面図である。
【図１０】第１の実施の形態の製造方法を説明するため
の平面図である。
【図１１】第１の実施の形態の製造方法を説明するため
の平面図である。
【図１２】本発明に関わる樹脂封止型半導体装置の第２
の実施の形態の断面図である。
【図１３】図１２に示される樹脂封止型半導体装置の平
面図である。
【図１４】図１３の平面図から電極を取り除いた模式図
である。
【図１５】第２の実施の形態の製造方法を説明するため
の平面図である。
【図１６】第２の実施の形態の製造方法を説明するため
の平面図である。
【図１７】本発明に関わる樹脂封止型半導体装置の第３
の実施の形態の断面図である。
【図１８】図１７に示される樹脂封止型半導体装置の平
面図である。
【図１９】第３の実施の形態における封止樹脂の凸部と
電極との関係を示す部分拡大図である。
【図２０】第３の実施の形態の製造方法を説明するため
の断面図である。
【図２１】第３の実施の形態の製造方法を説明するため
の平面図である。
【図２２】本発明に関わる樹脂封止型半導体装置の第４
の実施の形態の断面図である。
【図２３】図２２の平面図から電極を取り除いた模式図
である。
【図２４】第４の実施の形態の製造方法を説明するため
の断面図である。
【図２５】第４の実施の形態の製造方法を説明するため
の平面図である。
【図２６】第５の実施の形態を説明するリードフレーム
の部分拡大図である。
【図２７】本発明に関わる樹脂封止型半導体装置の第６
の実施の形態の断面図である。
【図２８】図２７の樹脂封止型半導体装置の側面図であ
る。
【図２９】第６の実施の形態の製造方法を説明するため
の平面図である。
【図３０】第６の実施の形態の製造方法を説明するため
の平面図である。
【図３１】本発明に関わる樹脂封止型半導体装置の第７
の実施の形態の断面図である。
【図３２】外部基板上に図３１の半導体装置が複数個搭
載された場合を説明する断面図である。
【図３３】第７の実施の形態の製造方法を説明するため
の平面図である。
【図３４】本発明に関わる樹脂封止型半導体装置の第８
の実施の形態の断面図である。
【図３５】外部基板上に図３４の半導体装置が複数個搭
載された場合を説明する断面図である。
【符号の説明】
１０ 半導体素子 ２０ リード ３０ テープ ４０ パッド ５０ 金線 ６０ 樹脂 ７０ 電極 ８０ 外部基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−251585（ＪＰ，Ａ) 特開 平６−97349（ＪＰ，Ａ) 特開 平６−209069（ＪＰ，Ａ) 特開 平６−236956（ＪＰ，Ａ) 特開 平８−306853（ＪＰ，Ａ) 特開 平９−162349（ＪＰ，Ａ) 特開 平10−107198（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路と電気的に接続された複数のパッ
    ドが主面上に配置された半導体チップを準備する工程
    と、 プレス加工により一端部が前記主面に対して垂直方向に
    屈曲され、他端部がリードフレームに連通された複数の
    リードを準備する工程と、 前記屈曲された一端が前記半導体チップ上方に位置する
    ように前記複数のリードを前記半導体チップ上に絶縁膜
    を介して配置する工程と、 前記複数のパッドと前記リードとを電気的に接続する工
    程と、 前記半導体チップ及び前記複数のリードを樹脂で封止す
    る工程であって、前記垂直方向に延在する前記複数のリ
    ードの一端部の先端を金型に接触させながら封止するこ
    とにより、各先端を前記樹脂の表面から露出させる前記
    樹脂で封止する工程と、 前記樹脂の表面に露出した前記複数のリードの先端上に
    それぞれ外部と接続するための導電体を形成する工程
    と、 前記樹脂から導出された前記複数のリードを前記リード
    フレームから分離する工程とを有することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】前記樹脂で封止する工程では、前記樹脂の
    表面の周囲には前記樹脂による凸部が形成されており、
    前記露出した先端から前記凸部の最高点までの距離は、
    前記露出した先端から前記導電体の最高部までの距離よ
    り小さく、その後の工程で前記半導体装置を外部基板に
    実装する際、前記導電体を溶融することにより、前記導
    電体と前記外部基板が接続されると同時に前記凸部と前
    記外部基板とが接触することを特徴とする請求項１記載
    の半導体装置の製造方法。
  3. 【請求項３】前記樹脂の表面の該先端の周囲に、前記導
    電体の形状に係合するような複数の凹部を形成した後、
    前記凹部の底部に露出している前記先端上に前記導電体
    を形成することを特徴とする請求項１または２記載の半
    導体装置の製造方法。
JP33108098A 1998-11-20 1998-11-20 半導体装置の製造方法 Expired - Fee Related JP3297387B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP33108098A JP3297387B2 (ja) 1998-11-20 1998-11-20 半導体装置の製造方法
US09/283,181 US6531769B2 (en) 1998-11-20 1999-04-01 Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
US10/262,062 US6939740B2 (en) 1998-11-20 2002-10-02 Method of fabricating an encapsulated semiconductor device with partly exposed leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33108098A JP3297387B2 (ja) 1998-11-20 1998-11-20 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001391877A Division JP3665609B2 (ja) 2001-12-25 2001-12-25 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット

Publications (2)

Publication Number Publication Date
JP2000156451A JP2000156451A (ja) 2000-06-06
JP3297387B2 true JP3297387B2 (ja) 2002-07-02

Family

ID=18239635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33108098A Expired - Fee Related JP3297387B2 (ja) 1998-11-20 1998-11-20 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6531769B2 (ja)
JP (1) JP3297387B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
US6784525B2 (en) * 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
US7645640B2 (en) * 2004-11-15 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with leadframe substrate
EP1659626A1 (en) * 2004-11-23 2006-05-24 Optimum Care International Tech. Inc. Lead-on-chip leadframe
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
US7501697B2 (en) * 2006-03-17 2009-03-10 Stats Chippac Ltd. Integrated circuit package system
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures
US8937372B2 (en) * 2007-03-21 2015-01-20 Stats Chippac Ltd. Integrated circuit package system with molded strip protrusion
US7968981B2 (en) 2008-04-11 2011-06-28 Stats Chippac Ltd. Inline integrated circuit system
US9119320B2 (en) * 2012-04-13 2015-08-25 Quanta Computer Inc. System in package assembly
TWI435667B (zh) * 2012-04-13 2014-04-21 Quanta Comp Inc 印刷電路板組件
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
KR20160000953A (ko) 2014-06-25 2016-01-06 삼성전자주식회사 기판 및 반도체 패키지의 제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5219971A (en) 1975-08-08 1977-02-15 Kosei Hirohata Shaping of leads sealed in lsi chip etc.
JPH01232753A (ja) 1988-03-14 1989-09-18 Matsushita Electron Corp 半導体装置
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5432127A (en) 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US4989117A (en) * 1990-02-12 1991-01-29 Rogers Corporation Molded integrated circuit package incorporating thin decoupling capacitor
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JPH05251585A (ja) 1992-03-05 1993-09-28 Fujitsu Ltd Ｉｃモジュール
MY114547A (en) * 1992-05-25 2002-11-30 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
JP3232698B2 (ja) 1992-09-14 2001-11-26 ソニー株式会社 樹脂封止型半導体装置とその製造方法
JP3905208B2 (ja) 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
KR960005042B1 (ko) 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
JPH06236956A (ja) 1993-02-09 1994-08-23 Hitachi Constr Mach Co Ltd 半導体装置及びその製造方法
US5302849A (en) 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
JP3475306B2 (ja) 1994-10-26 2003-12-08 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
JPH09162349A (ja) 1995-12-07 1997-06-20 Ricoh Co Ltd 半導体装置
JP2859194B2 (ja) * 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
JP3382097B2 (ja) 1996-09-30 2003-03-04 株式会社東芝 Ｉｃ封止パッケージ
JPH10189861A (ja) 1996-12-25 1998-07-21 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20010045636A1 (en) 2001-11-29
US6531769B2 (en) 2003-03-11
JP2000156451A (ja) 2000-06-06
US6939740B2 (en) 2005-09-06
US20030104655A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
US7385279B2 (en) Semiconductor device and a method of manufacturing the same
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
JP3297387B2 (ja) 半導体装置の製造方法
US7615859B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2509422B2 (ja) 半導体装置及びその製造方法
US4987474A (en) Semiconductor device and method of manufacturing the same
JP2538107B2 (ja) 高密度半導体モジユ−ルの製造方法
US6573119B1 (en) Semiconductor device and method of manufacture thereof
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US7294911B2 (en) Ultrathin leadframe BGA circuit package
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH05218281A (ja) 半導体装置
JP2000058578A (ja) 半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP3174238B2 (ja) 半導体装置およびその製造方法
JP3859666B2 (ja) 半導体装置
JP3887387B2 (ja) 半導体装置
JPH02211643A (ja) 半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP3336328B2 (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレーム
JPH1012782A (ja) 混成集積回路装置およびその製造方法
JPH0846122A (ja) リードピンおよびその製造方法
KR20010000425U (ko) 반도체 패키지
KR20010009337A (ko) 볼 그리드 어레이 패키지 및 그 제조 방법
JPH0778930A (ja) 半導体装置およびその外部リード

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080412

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120412

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130412

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees