JP3859666B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3859666B2 JP3859666B2 JP2004303436A JP2004303436A JP3859666B2 JP 3859666 B2 JP3859666 B2 JP 3859666B2 JP 2004303436 A JP2004303436 A JP 2004303436A JP 2004303436 A JP2004303436 A JP 2004303436A JP 3859666 B2 JP3859666 B2 JP 3859666B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- reference example
- resin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
一方、後者の公報に示された構造を得るには、複数のリードの中間部を上方向及び横方向に曲折する必要がある。しかしながら、緻密な間隔で配置されている多数のリードの中間部を上方向及び横方向に曲折することは、現実的に困難性を伴うという問題がある。
本発明の他の目的は、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を制御性よく、簡単に製造する方法を提供することである。
このような構成によれば、半導体チップのサイズと同等のサイズの樹脂封止型半導体装置を実現することができる。
このような方法によれば、リードの端部を曲折するので、既存のプレス加工等の加工方法を流用することにより、制御性よく容易に、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を形成することができる。
また、本願の他の代表的な発明によれば、リードの端部を曲折する際、既存のプレス加工等の加工方法を利用することができるので、制御性よく容易に、樹脂の表面からリードの一部が露出されるような樹脂封止型の半導体装置を形成することができる。
これらの電極70は図3に示されるような外部基板80上に電気的に接続され、所定の電極から半導体素子10内で発生された電気的な信号が外部へ出力される。また、他の電極に外部からの電気的な信号が与えられる。この電極部70は半田により形成されることが多い。本参考例ではボール状の半田により形成された電極部が示されているが、形状及び材質はこれに限られるものではない。例えば、ボール状ではなく、平面状の電極が適用されることも考えられるし、半田に限らず他の金属性の導電体が用いられることも考えられる。
このような構成によれば、半導体チップのサイズと同等のサイズを有する、集積度の高い樹脂封止型の半導体装置を実現することができる。
この折曲げられるリード20の端部の長さは、後の工程で形成される樹脂の厚さとの関係で決定される。すなわち、端部の先端を樹脂の表面に露出させる為、樹脂の厚みが厚くなれば、折曲げられるリードの端部は長くなり、樹脂の厚みが薄くなれば、折曲げられるリードの端部は短くなる。折曲げるリードの端部の長さは、設計者により適宜設定される。
この後、図7に平面図が示され、図8に断面図が示されるように、複数のリード20の内、所定のリードと半導体素子10上の所定のパッド40とが金線50に接続される。この接続は、公知のワイヤボンディング方法により実現できる。ここでは、金線による接続の例が示されたが、リードとパッドとは電気的に接続されれば機能的に十分である為、他の導電性の高い導電体も利用することができる。
このリード20の先端20'上に電極70となるボール状の半田が形成される。本実施の形態ではボール状の半田により形成された電極部が示されているが、ボール状ではなく、平面状の電極を適用することも可能である。また、半田に限らず他の金属性の導電体を用いることもできる。
この参考例での特徴的な構成は電極の配置にある。この参考例では、樹脂から露出しているリードの先端がジグザグ状(千鳥状)に配置されている。従って、リードの先端に接続される電極がジグザグ状に配置されることになる。
これらのリードはそれぞれ絶縁性のテープ30LA,30LB,30RA,30RBを半導体素子10に接着されている。各リードは半導体素子10上に形成された複数のパッド40と電気的に接続される。ここでは、この電気的接続に金線50が用いられている。各パッド40は半導体素子10の表面に形成された半導体集積回路にそれぞれ接続される。これらの要素は樹脂60により封止されている。
すなわち、リード間のピッチ(リードとリードの間隔)は、電極の大きさ等も考慮して決められる。従って、第1の参考例のような構成では、リード間のピッチよりも電極の大きさが、リード間ピッチを決める際の支配的な要因になる。よって、隣接するリードに接続される電極が近接して配置される第1の参考例の構成では、リード間のピッチを大きく設定する必要がある。
長リード20LB、20RBにおいては、各リードの付け根(各リードがフレームに接続される部分)から各リードの先端までの長さが短リード20LA、20RAのそれよりも長い。言い換えると、長リード20LB、20RBは、リードが導入される半導体素子の一辺から先端までの距離が短リード20LA、20RAのそれよりも大きい。
この折曲げられるリードの端部の長さは、第1の実施の形態と同様に後の工程で形成される樹脂の厚さとの関係で決定される。すなわち、端部の先端を樹脂の表面に露出させる為、樹脂の厚みが厚くなれば、折曲げられるリードの端部は長くなり、樹脂の厚みが薄くなれば、折曲げられるリードの端部は短くなる。折曲げるリードの端部の長さは、設計者により適宜設定される。
テープの形状はこれに限るものではなく、例えば、絶縁性のテープ30を幾つかに分割した形状も考えられるし、各リードの下部にのみテープを配置した形状も考えられる。
次に、半導体素子10が、絶縁性テープが接着されたリードの下方に配置され、その後、半導体素子10の回路形成面とリードとが絶縁性のテープを介して接着される。
この後、複数の半導体装置が形成されたリードフレーム20F'をプレス加工し、個々の半導体装置に分割する。すなわち、封止樹脂60より外部へ導出しているリードを切断し、図12に示すような半導体装置を得る。
この参考例では、図17及び図18に示されるように、電極70の周辺部の封止樹脂に凸部61L,61Rが形成されている。この凸部61L,61Rは封止樹脂61と一体的に形成されている。この凸部61L,61Rは電極70が形成されている封止樹脂の表面から段違いに高く形成される。また、凸部61Lと凸部61Rとは同じ高さである 。
この凸部61L,61Rの高さは、リードの先端20'から電極の最高部までの高さ及び外部基板80'に搭載する際の電極の溶融を考慮して決定される。
この高さH3は、図19(B)に示されるように半導体装置を外部基板80'に搭載した際、電極が溶融する分に相当する高さである。
この金型91を図20のように挟持し、内部にエポキシ樹脂等の封止樹脂61を注入する。この時、リード20の端部の先端20'と上金型91Aとが接触するように金型91が挟持されているので、封止樹脂61を注入した後、金型を外すと、図21に示すようにリード20の先端20'が露出する。
この実施の形態での特徴的な構成は、リードの先端と電極が接続される部分の樹脂が電極の形状に併せて、凹形状になっていることである。
この金型92を図24のように挟持し、内部にエポキシ樹脂等の封止樹脂62を注入する。この時、リードの先端20'と上金型92Aとが接触するように金型92が挟持されているので、封止樹脂62を注入した後、金型を外すと、図25に示すようにリードの先端20'が凹部62L、62Rの底部から露出する。
この実施の形態での特徴的な構成は、第1の実施の形態においてリードの先端を電極の形状に併せて円弧状に形成したことである。
このような構成によれば、上述の参考例および実施の形態の効果に加え、さらにリードと電極の接続の確実性が向上する。リードの先端を円弧状にすることにより、電極との接触面積が増加するので、両者の接続がより確実なものとなる。
この参考例での特徴的な構成は、第1の参考例における半導体装置のリードを装置の側面から外部へ導出させたことである。
このリードの延在部22Eは、電極70に接続されるリードの先端部22'が曲折される方向とは逆方向に折曲げられている。ここでは、リードの延在部22Eは、リードの先端部22'が曲折される方向とは逆方向に折曲げられているが、半導体装置の側面に沿うように折曲げるならば、リードの先端部22'が曲折される方向と同じ方向でも構わない。後述されるが、このリードの延在部22Eには電気的試験を行う際、プローブ針が接触されるので、プローブ針の接触のし易さを考えると、本参考例の構成が望ましい。
また、外部基板上に半導体装置を搭載後は、半導体装置と外部基板との隙間が非常に狭いため、各電極の導通状態を試験することが非常に困難である。さらに、近年の半導体装置の集積化に伴い、この隙間もますます狭くなっているので、搭載後の電気的な試験はますます困難になってきている。
この参考例の構成を形成する場合、図29に示されるように延在部22Eを備えたリード22を有するリードフレーム22Fが用いられる。
このようなリードフレーム22Fを図30に示すようにXーX'、YーY'線に沿ってプレス加工により切断し、個々の半導体装置に分割する。この後、リードの延在部22Eの折曲げ加工を行う。この切断と、折曲げ加工は、同時に行うこともできる。
本参考例の構成によれば、上述の種々の参考例の効果に加え、半導体装置に必須な電気的な試験を電極の破損等なしに、容易に実行することができる。
この参考例での特徴的な構成は、第4の参考例における半導体装置のリードの延在部が、電極が形成される面と反対側の面まで延材していることである。
このような構成によれば、図32に示されるように外部基板80上に半導体装置を複数個、積み重ねて実装することができる。
このようなリードフレーム23Fを図33に示すようにXーX'、YーY'線に沿ってプレス加工により切断し、個々の半導体装置に分割する。この後、リードの延在部23Eの折曲げ加工を行う。この切断と、折曲げ加工は、同時に行うこともできる。
本参考例の構成によれば、上述の種々の参考例の効果に加え、外部基板上に半導体装置を複数個、積み重ねて実装することができるという効果が得られる。
この参考例での特徴的な構成は、第5の参考例における半導体装置のリードの延在部の先端に凹部が形成されていることである。
このようなリードの先端の凹部は、第5の参考例で説明したリードフレームの折曲げ加工後、または、折曲げ加工と同時に形成される本実施の形態の構成によれば、外部基板上に半導体装置を複数個、積み重ねて実装することができるという効果に加え、縦方向の厚みが削減、電極とリードとの接続の確実性の向上等の効果が得られる。
20 リード
30 テープ
40 パッド
50 金線
60 樹脂
70 電極
80 外部基板
Claims (5)
- 複数の電極パッドが形成された表面を有する半導体チップと、
前記半導体チップの前記表面上に配置された第1の部分と、前記第1の部分から折り曲げられて前記表面から離れる方向に伸びる第2の部分とを有し、対応する前記電極パッドとそれぞれ電気的に接続される複数のリードと、
前記半導体チップの前記表面および前記複数のリードを封止する封止樹脂であって、前記封止樹脂は表面に複数の凹部を有し、前記複数の凹部から前記複数のリードの前記第2の部分の先端がそれぞれ露出する前記封止樹脂と、
前記封止樹脂から露出した前記リードの先端上にそれぞれ設けられた複数の導電体とを含み、
前記凹部は、前記導電体の形状と対応した断面形状と、前記導電体を取り囲むような平面形状とを備えることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記リードは前記半導体チップの前記表面上に絶縁テープにより固定されていることを特徴とする半導体装置。
- 請求項1または請求項2に記載の半導体装置において、前記導電体はボール状の半田であることを特徴とする半導体装置。
- 請求項1〜3のいずれか1項に記載の半導体装置において、前記複数のリードの前記第1の部分を、対応する前記電極パッドと接続する複数のワイヤを有することを特徴とする半導体装置。
- 請求項1〜4のいずれか1項に記載の半導体装置において、前記樹脂から露出している前記リードの先端は正方形状であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004303436A JP3859666B2 (ja) | 2004-10-18 | 2004-10-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004303436A JP3859666B2 (ja) | 2004-10-18 | 2004-10-18 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001391877A Division JP3665609B2 (ja) | 2001-12-25 | 2001-12-25 | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123633A JP2005123633A (ja) | 2005-05-12 |
JP3859666B2 true JP3859666B2 (ja) | 2006-12-20 |
Family
ID=34617000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004303436A Expired - Fee Related JP3859666B2 (ja) | 2004-10-18 | 2004-10-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3859666B2 (ja) |
-
2004
- 2004-10-18 JP JP2004303436A patent/JP3859666B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005123633A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171761B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US6713881B2 (en) | Semiconductor device and method of manufacturing same | |
JP2509422B2 (ja) | 半導体装置及びその製造方法 | |
JP3297387B2 (ja) | 半導体装置の製造方法 | |
JP4291209B2 (ja) | 半導体装置の製造方法 | |
JPS59195856A (ja) | 半導体装置及びその製造方法 | |
US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
CN102487025B (zh) | 用于长结合导线的支撑体 | |
US20090102029A1 (en) | Semiconductor Device | |
JPH05218281A (ja) | 半導体装置 | |
US6331738B1 (en) | Semiconductor device having a BGA structure | |
JP3859666B2 (ja) | 半導体装置 | |
JP3887387B2 (ja) | 半導体装置 | |
JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
US20110062569A1 (en) | Semiconductor device package with down-set leads | |
JP3639302B2 (ja) | 樹脂封止型半導体装置 | |
JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
JP2008177424A (ja) | 半導体装置 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
JP3706379B2 (ja) | 半導体ペレット | |
JP2924858B2 (ja) | リードフレームとその製造方法 | |
US20100295162A1 (en) | Semiconductor device | |
JP2755032B2 (ja) | 半導体装置 | |
JPH01280343A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |