KR20010000425U - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20010000425U
KR20010000425U KR2019990010294U KR19990010294U KR20010000425U KR 20010000425 U KR20010000425 U KR 20010000425U KR 2019990010294 U KR2019990010294 U KR 2019990010294U KR 19990010294 U KR19990010294 U KR 19990010294U KR 20010000425 U KR20010000425 U KR 20010000425U
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
solder ball
semiconductor
ball land
Prior art date
Application number
KR2019990010294U
Other languages
English (en)
Inventor
최영남
이재학
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR2019990010294U priority Critical patent/KR20010000425U/ko
Publication of KR20010000425U publication Critical patent/KR20010000425U/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 리드 프레임을 이용하여 칩 본딩 및 와이어 본딩을 행한 후에 몰딩하는 패키지 타입이어서 기존의 장비로 작업할 수 있으므로 인해 제조 비용이 적게 소요될 뿐만 아니라, 외부로 노출된 바텀리드부 또는 솔더볼 랜드를 선택적으로 이용하여 회로기판에 실장할 수 있어 실장 형태에 있어서의 선택폭이 넓어지며, 기계적·전기적 신뢰성이 뛰어난 경박단소화된 새로운 반도체 패키지를 제공하기 위한 것이다.
이를 위해, 본 고안은 전면에 센터 패드(100a)가 구비된 반도체 칩(1a)과, 상기 반도체 칩(1a) 하부 양측에 위치하며 몰드바디(5) 하부면을 통해 노출되는 바텀리드부(200) 및 솔더볼 랜드(201)가 구비되는 리드(2)와, 상기 리드(2)와 반도체 칩(1a) 사이에 개재되어 상기 반도체 칩(1a)을 리드(2) 상면에 안착시키는 접착부재(3)와, 상기 반도체 칩(1a)의 센터 패드(100a)와 리드(2) 내측 선단의 핑거부(202)를 전기적으로 연결하는 전도성 연결부재(4)와, 상기 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)를 제외한 나머지 전체 구조를 감싸는 몰드바디(5)가 구비되는 반도체 패키지가 제공된다.

Description

반도체 패키지{semiconductor package }
본 고안은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 신호 전달이 빠르고 기계적 전기적 특성이 우수한 경박단소화된 새로운 타입의 반도체 패키지에 관한 것이다.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.
즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.
한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의 칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 패키징 공정을 거치게 된다.
이와 같이 행해지는 반도체소자에 대한 패키징 공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.
또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.
반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 도 1을 참조하여 예로 들어 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 반도체 칩(1)은 리드프레임의 다이패드(8)에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와같이 반도체 칩(1)을 리드프레임의 다이패드(8)에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로하는 경우가 있기 때문이다.
상기와 같이 반도체 칩(1)을 본딩한 후에는 칩과 리드프레임의 인너리드(9)를 와이어로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드 와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 반도체 칩(1)과 인너리드(9)가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하므로써 몰드바디(5)를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(10)(outer lead)를 소정의 형상으로 절단하고 성형하는 공정이 행해지며, 아웃터리드(10)에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지( Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.
상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체 칩(1a)이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아웃터리드(outer lead) 대신으로 사용하게 되며, 상기 볼 그리드 어레이 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.
또한, BLP(Bottom Leaded Package)는 패키지 몸체의 바텀면을 통해 노출된 리드를 이용하여 기판에 실장하므로, 패키지 몸체의 두께를 아웃터리드를 갖는 DIP나 QFP 타입에 비해 작게 할 수 있다.
한편, 상기한 반도체 패키지들은 실장면적, 입출력 단자수, 전기적 신뢰성, 제조공정의 유연성, 제조비용등에 있어 제각기 장점 및 단점을 갖고 있다.
따라서, 상기한 각 패키지들의 장점을 살리면서 단점을 해소한 새로운 타입의 반도체 패키지가 계속적으로 연구 개발되고 있는 실정이다.
본 고안은 기계적·전기적 신뢰성이 뛰어나고 경박단소화된 새로운 구조의 반도체 패키지를 제공하기 위한 것으로서, 리드 프레임을 이용하여 칩 본딩 및 와이어 본딩을 행한 후에 몰딩하는 패키지 타입이어서 기존의 장비로 작업할 수 있으므로 인해 제조 비용이 적게 소요될 뿐만 아니라, 외부로 노출된 바텀리드부 또는 솔더볼 랜드를 이용하여 회로기판에 실장할 수 있어 실장 형태에 있어서의 선택폭이 넓어지는 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 패키지가 회로기판에 실장된 상태를 나타낸 종단면도
도 2는 본 고안의 제1실시예에 따른 반도체 패키지를 나타낸 종단면도
도 3은 도 2의 Ⅰ-Ⅰ선을 나타낸 저면도
도 4a 및 도 4b는 도 2의 A부 형태예를 나타낸 확대 사시도로서,
도 4a는 핑거부가 사각형상인 경우의 사시도
도 4b는 핑거부가 타원형인 경우의 사시도
도 5는 본 고안의 제1실시예에 따른 반도체 패키지가 회로기판에 실장된 예를 나타낸 종단면도
도 6은 본 고안의 제1실시예에 따른 반도체 패키지의 다른 실장예를 나타낸 종단면도
도 7은 도 6의 Ⅰ-Ⅰ선을 나타낸 저면도
도 8은 본 고안의 제2실시예에 따른 반도체 패키지를 나타낸 종단면도
도 9는 도 8의 저면도
도 10a 및 도 10b는 본 고안의 제2실시예에 따른 반도체 패키지가 회로기판에 실장된 상태를 각각 나타낸 종단면도로서,
도 10a는 바텀리드부를 이용하여 실장한 경우의 상태도
도 10b는 솔더볼 랜드에 솔더볼을 부착하여 실장한 경우의 상태도
도 11은 본 고안의 제3실시예에 따른 반도체 패키지를 나타낸 종단면도
도 12는 도 11의 저면도
도 13a 및 도 13b는 본 고안의 제3실시예에 따른 반도체 패키지의 실장예를 각각 나타낸 종단면도로서,
도 13a는 바텀리드부를 이용하여 실장한 경우의 상태도
도 13b는 솔더볼 랜드에 솔더볼을 부착하여 실장한 경우의 상태도
도 14는 본 고안의 제4실시예에 따른 반도체 패키지를 나타낸 종단면도
도 15는 도 14의 저면도
도 16a 및 도 16b는 본 고안의 제4실시예에 따른 반도체 패키지가 회로기판에 실장된 상태를 나타낸 종단면도로서,
도 16a는 바텀리드부를 이용하여 실장한 경우의 상태도
도 16b는 솔더볼 랜드에 솔더볼을 부착하여 실장한 경우의 상태도
* 도면의 주요부분에 대한 부호의 설명 *
1a:반도체 칩 100a:센터 패드
1b:반도체 칩 100b:에지 패드
2:리드 200:바텀리드부
201:솔더볼 랜드 202:핑거부
3:접착부재 4:전도성 연결부재
5:몰드바디 6:솔더볼
7:회로기판 8:다이패드
9:인너리드 10:아웃터리드
상기한 목적을 달성하기 위해, 본 고안은 전면에 센터 패드가 구비된 반도체 칩과, 상기 반도체 칩 하부 양측에 위치하며 몰드바디 하부면을 통해 노출되는 바텀리드부 및 솔더볼 랜드가 구비되는 리드와, 상기 리드와 반도체 칩 사이에 개재되어 상기 반도체 칩을 리드 상면에 안착시키는 접착부재와, 상기 반도체 칩의 센터 패드와 리드 내측 선단의 핑거부를 전기적으로 연결하는 전도성 연결부재와, 상기 리드의 바텀리드부 및 솔더볼 랜드를 제외한 나머지 전체 구조를 감싸는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
이하, 본 고안의 실시예들을 첨부도면 도 2 내지 도 16b를 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 고안의 제1실시예에 따른 반도체 패키지에 대해 설명한다.
도 2는 본 고안의 제1실시예에 따른 반도체 패키지를 나타낸 종단면도이고, 도 3은 도 2의 저면도이며, 도 4a 및 도 4b는 도 2의 A부의 형태예를 보여주는 확대 사시도로서, 본 고안의 제1실시예에 따른 반도체 패키지는 전면에 센터 패드(100a)가 구비된 반도체 칩(1a)과, 상기 반도체 칩(1a) 하부 양측에 위치하며 몰드바디(5) 하부면을 통해 노출되는 바텀리드부(200) 및 솔더볼 랜드(201)가 구비되는 리드(2)와, 상기 리드(2)와 반도체 칩(1a) 사이에 개재되어 상기 반도체 칩(1a)을 리드(2) 상면에 안착시키는 접착부재(3)와, 상기 반도체 칩(1a)의 센터 패드(100a)와 리드(2) 내측 선단의 핑거부(202)를 전기적으로 연결하는 전도성 연결부재(4)와, 상기 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)를 제외한 나머지 전체 구조를 감싸는 몰드바디(5)가 구비되어 구성된다.
이 때, 상기 리드(2) 내측 선단의 핑거부(202)는 복수개의 와이어 본딩이 가능하도록 리드(2)의 길이방향과 직교하는 방향으로 연장형성되며, 그 형태는 도 4a 및 도 4b에 나타낸 바와 같이 형태를 직사각형이나 타원형을 이루게 된다.
또한, 상기 리드(2) 내측 선단의 핑거부(202)는 반도체 칩(1a)의 투영면을 벗어나지 않도록 그 내측에 위치하게 된다.
한편, 상기 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)를 제외한 영역은 하프 에칭(half etching)되고, 몰드바디(5) 하부로 노출되는 바텀리드부(200) 및 솔더볼 랜드(201)에는 전도성(電導性)이 좋아지도록 도금이 행해지게 된다.
이와 같이 구성된 본 고안의 제1실시예에 따른 반도체 패키지 제조 과정은 다음과 같다.
먼저, 하프 에칭(half etching)에 의해 바텀리드부(200) 및 솔더볼 랜드(201)가 형성되며 내측 선단부에 핑거부(202)가 형성된 리드(2)를 구비한 리드프레임의 리드(2) 상부에 센터 패드(100a)가 구비된 반도체 칩(1a)을 부착한다.
이 때, 상기 반도체 칩(1a)은 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)가 형성된 면의 반대쪽에 부착되며, 상기 반도체 칩(1a)과 리드(2) 사이에는 비전도성 접착부재(3)가 개재된다.
한편, 리드(2) 상부에 반도체 칩(1a)을 부착한 후에는 상기 반도체 칩(1a)의 센터 패드(100a)와 리드(2)의 내측 선단에 형성된 핑거부(202)를 골드와이어 등의 전도성 연결부재(4)로 각각 연결하는 와이어 본딩을 행하게 된다.
이 때, 상기 리드(2)의 핑거부(202)는 도 4a에 나타낸 바와 같은 사각형상이나, 도 4b에 나타낸 바와 같은 타원형으로 형성되어, 하나의 리드(2)에 복수개의 와이어를 본딩할 수 있게 됨이 바람직하며, 상기 핑거부(202)의 형태는 예시한 형태가 아닌 다른 형태로도 변경가능함은 물론이다.
또한, 상기 리드(2)의 핑거부(202)는 반도체 칩(1a)의 투영면을 벗어나지 않도록 위치하게 되므로 인해 전도성연결부재(4)인 와이어의 길이가 짧아지게 되고, 이에 따라 전기적 특성 및 와이어 본딩시의 공정관리가 용이해지게 된다.
한편, 와이어 본딩 후에는, 상기 반도체 칩(1a)과 와이어 및 리드(2)를 몰드수지를 이용하여 감싸는 몰딩공정을 수행하게 되며, 이 때 상기 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)만이 몰드바디(5) 외측으로 노출된다.
그리고, 상기한 바와 같이 완성된 반도체 패키지는 회로기판(7)에 실장시, 도 5에 나타낸 바와 같이 바텀리드부(200)가 솔더페이스트에 접합되어 실장된다.
한편, 도 6은 본 고안의 제1실시예에 따른 반도체 패키지의 다른 실장예를 나타낸 종단면도이고, 도 7은 도 6의 Ⅰ-Ⅰ선을 나타낸 저면도로서, 이 경우에는 솔더볼 랜드(201)에 솔더볼(6)을 부착한 후, 회로기판(7)상에 실장하게 된다.
이와 같이 본 고안의 제1실시예에 따른 반도체 패키지는 회로기판(7)에의 실장시, 바텀리드부(200) 또는 솔더볼 랜드(201)를 선택적으로 이용가능하게 된다.
다음으로, 본 고안의 제2실시예에 따른 반도체 패키지에 대해 설명하면 다음과 같다.
도 8은 본 고안의 제2실시예에 따른 반도체 패키지를 나타낸 종단면도이고, 도 9는 도 8의 저면도로서, 본 고안의 제2실시예에 따른 반도체 패키지는 서로 이웃하는 리드(2) 상에 구비되는 솔더볼 랜드(201)가 서로 어긋나게 배치되어, 패키지를 저면에서 바라볼 때 솔더볼 랜드(201)가 지그재그(zigzag)형을 이루도록 구성됨에 특징이 있으며, 나머지 구성은 본 고안의 제1실시예에 따른 패키지의 구성과 동일하다.
이 때, 솔더볼 랜드(201)와 바텀리드부(200) 사이의 거리(D1)(D2) 및, 임의의 솔더볼 랜드와 이에 이웃하는 솔더볼 랜드와의 거리(D3) 등은 절연성을 고려하여 적절한 치수로 설계가능함은 물론이다.
한편, 상기 리드(2) 내측 선단의 핑거부(202)는 복수개의 와이어 본딩이 가능하도록 리드(2)의 길이방향과 직교하는 방향으로 연장형성되어 도 4a 및 도 4b에 나타낸 바와 같이 직사각형이나 타원형을 이루게 되고, 상기 리드(2) 내측 선단의 핑거부(202)는 반도체 칩(1a)의 투영면을 벗어나지 않도록 위치하게 되며, 상기 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)를 제외한 영역은 하프 에칭되고 몰드바디(5) 하부로 노출되는 바텀리드부(200) 및 솔더볼 랜드(201)에는 전도성(電導性)이 좋아지도록 도금이 행해지게 됨은 전술한 제1실시예에서와 마찬가지이다.
이와 같이 구성된 제2실시예의 반도체 패키지는 서로 이웃하는 리드(2) 상에 구비된 솔더볼 랜드(201)가 지그재그 형으로 배열되므로 인해 솔더볼 랜드(201)간의 거리가 멀어지도록 할 수 있어, 리드(2)간의 피치를 좁게하여 반도체 칩(1a) 전면의 패드수를 증가시키는 것이 가능하게 된다.
한편, 도 10a 및 도 10b는 본 고안의 제2실시예에 따른 반도체 패키지가 회로기판에 실장된 상태를 나타낸 종단면도로서, 도 10a는 솔더볼 랜드(201)에 솔더볼(6)을 부착하여 실장하는 경우를 나타낸 것이며, 도 10b는 바텀리드부(200)를 이용하여 회로기판(7)에 실장한 경우를 나타낸 것이다.
이하에서는 제3실시예에 따른 반도체 패키지에 대해 설명하고자 한다.
도 11은 본 고안의 제3실시예에 따른 반도체 패키지를 나타낸 종단면도이고, 도 12는 도 11의 저면도로서, 본 고안의 제3실시예에 따른 반도체 패키지는 전면에 센터 패드(100a)가 구비된 반도체 칩(1a)과, 상기 반도체 칩(1a) 하부 양측에 위치하며 몰드바디(5) 하부면을 통해 노출되는 바텀리드부(200) 및 솔더볼 랜드(201)가 구비되는 리드(2)와, 상기 리드(2)와 반도체 칩(1a) 사이에 개재되어 상기 반도체 칩(1a)을 리드(2) 상면에 안착시키는 접착부재(3)와, 상기 반도체 칩(1a)의 센터 패드(100a)와 리드(2) 내측 선단의 핑거부(202)를 전기적으로 연결하는 전도성 연결부재(4)와, 상기 반도체 칩(1a)의 뒷면과 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)를 제외한 나머지 전체 구조를 감싸는 몰드바디(5)가 구비되어 구성된다.
이 때, 상기 리드(2) 상에 구비되는 솔더볼 랜드(201)는 제1실시예에서와 같이 나란히 배치할 수 있을 뿐만 아니라, 제2실시예에서와 같이 이웃하는 리드(2)에 구비된 솔더볼 랜드(201)에 대해 어긋나게 배치하여, 반도체 패키지를 저면에서 볼 때 지그재그형을 이루도록 구성할 수 있음은 물론이며, 나머지 구성된 제1 및 제2실시예에서와 동일하다.
한편, 도 13a 및 도 13b는 본 고안의 제3실시예에 따른 반도체 패키지의 실장예를 각각 나타낸 종단면도로서, 도 13a에 나타낸 바와 같이 바텀리드부(200)를 이용하여 회로기판(7)에 실장하거나, 도 13b에 나타낸 바와 같이 솔더볼 랜드(201)에 솔더볼(6)을 부차한 후에 회로기판(7)에 실장하게 된다.
이와 같이 구성된 본 고안의 제3실시예에 따른 반도체 패키지는 반도체 칩(1a)의 뒷면이 몰드바디(5) 외측으로 노출되므로 인해, 반도체 패키지의 동작시 방열성(放熱性)이 매우 좋아지게 된다.
뿐만 아니라, 제3실시예에 따른 반도체 패키지는 반도체 칩(1a)이 몰드바디(5) 외측으로 노출됨에 따라, 칩 상부측의 몰드바디가 제거되므로써 패키지의 높이(h)가 전술한 실시예의 반도체 패키지 높이에 비해 상대적으로 낮아지므로, 보다 박형(薄形)의 반도체 패키지를 구현할 수 있게 된다.
한편, 본 고안의 제4실시예에 따른 반도체 패키지에 대해 설명하면 다음과 같다.
도 14는 본 고안의 제4실시예에 따른 반도체 패키지를 나타낸 종단면도이고, 도 15는 도 14의 저면도로서, 본 고안의 제4실시예에 따른 반도체 패키지는 전면에 에지 패드(100b)가 구비된 반도체 칩(1b)과, 상기 반도체 칩(1b) 하부 양측에 각각 배치되며 몰드바디(5) 하부면을 통해 노출되는 바텀리드부(200) 및 솔더볼 랜드(201)가 구비된 리드(2)와, 상기 리드(2)와 반도체 칩(1b) 사이에 개재되어 상기 반도체 칩(1b)을 리드(2) 상면에 안착시키는 접착부재(3)와, 상기 반도체 칩(1b)의 에지 패드(100b)와 리드(2) 외측 상단면을 전기적으로 연결하는 전도성 연결부재(4)와, 상기 리드(2)의 바텀리드부(200) 및 솔더볼 랜드(201)를 제외한 나머지 전체 구조를 감싸는 몰드바디(5)가 구비되어 구성된다.
이 때, 상기 리드(2) 상에 구비되는 솔더볼 랜드(201)는 제1실시예에서와 같이 양측으로 나란히 배치할 수 있을 뿐만 아니라, 제2실시예에서와 같이 이웃하는 리드(2)에 구비된 솔더볼 랜드(201)에 대해 어긋나게 배치하여 지그재그형을 이루도록 할 수 있음은 물론이며, 나머지 구성된 제1 내지 제3실시예에서와 동일하다.
이와 같이 구성된 본 고안의 제4실시예에 따른 반도체 패키지는 전술한 실시예들과 마찬가지로 도 16a 및 도 16b에 도시한 바와 같이 두가지 형태로 회로기판(7)상에 실장된다.
요컨대, 본 고안의 각 실시예에 따른 반도체 패키지는 바텀리드부(200) 또는 솔더볼 랜드(201)를 이용하여 선택적으로 실장가능하므로 회로기판(7)에의 실장시, 실장 작업에 있어서의 유연성을 확보할 수 있게 되며, 특히 제3실시예의 반도체 패키지는 반도체 칩(1b)의 뒷면이 외부에 노출되므로 인해 방열성능이 향상될 뿐만 아니라 패키지의 박형화도 가능해진다.
이상에서와 같이, 본 고안의 제1내지 제4실시예에 따른 반도체 패키지는 리드에 바텀리드부 및 솔더볼 랜드가 동시에 구비되도록 하여, 반도체 패키지를 회로기판에 실장시 작업의 유연성을 확보할 수 있게 된다.
또한, 본 고안의 제1내지 제4실시예에 따른 반도체 패키지는 리드 프레임을 이용하여 칩 본딩 및 와이어 본딩을 행한 후에 몰딩하는 패키지 타입이어서 기존의 장비로 작업할 수 있으므로 인해 제조 비용이 적게 소요된다.
뿐만 아니라, 본 고안의 제1내지 제4실시예에 따른 반도체 패키지는 외부로 노출된 바텀리드부를 이용하여 회로기판에 실장하거나 솔더볼랜드에 솔더볼을 부착하고 이를 이용하여 회로기판에 실장할 수 있어 실장 형태에 있어서의 선택폭이 넓어지게 되며, 기계적·전기적 신뢰성이 향상되는 효과가 있다.
특히, 본 고안의 제3실시예에 따른 반도체 패키지는 반도체 칩의 뒷면이 몰드바디 외측으로 노출되므로 인해 방열성 향상 및 박형 패키지 구현이 용이해지는 효과를 가져오게 된다.

Claims (7)

  1. 전면에 센터 패드가 구비된 반도체 칩과,
    상기 반도체 칩 하부 양측에 각각 배치되며 몰드바디 하부면을 통해 노출되는 바텀리드부 및 솔더볼 랜드가 구비된 리드와,
    상기 리드와 반도체 칩 사이에 개재되어 상기 반도체 칩을 리드 상면에 안착시키는 접착부재와,
    상기 반도체 칩의 센터 패드와 리드 내측 선단의 핑거부를 전기적으로 연결하는 전도성 연결부재와,
    상기 리드의 바텀리드부 및 솔더볼 랜드를 제외한 나머지 전체 구조를 감싸는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 솔더볼 랜드에 솔더볼이 부착됨을 특징으로 하는 반도체 패키지
  3. 제 1 항에 있어서,
    상기 리드 내측 선단의 핑거부는 복수개의 와이어 본딩이 가능하도록 리드의 길이방향과 직교하는 방향으로 연장형성됨을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 리드의 바텀리드부 및 솔더볼 랜드를 제외한 영역은 하프 에칭되고, 몰드바디 하부로 노출되는 바텀리드부 및 솔더볼 랜드에는 전도성(電導性)이 좋아지도록 도금이 행해짐을 특징으로 하는 반도체 패키지.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 리드에 구비되는 솔더볼 랜드는,
    서로 이웃하는 리드에 구비된 솔더볼 랜드에 대해 어긋나게 배치되어,
    반도체 패키지를 저면에서 볼 때 지그재그(zigzag)형을 이루게 됨을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 반도체 칩의 뒷면이 몰드바디의 상부로 노출되어 반도체 칩의 동작시 방열성이 향상되도록 한 것을 특징으로 하는 반도체 패키지.
  7. 전면에 에지 패드가 구비된 반도체 칩과,
    상기 반도체 칩 하부 양측에 위치하며 몰드바디 하부면을 통해 노출되는 바텀리드부 및 솔더볼 랜드가 구비되는 리드와,
    상기 리드와 반도체 칩 사이에 개재되어 상기 반도체 칩을 리드 상면에 안착시키는 접착부재와,
    상기 반도체 칩의 에지 패드와 리드 외측 상단면을 전기적으로 연결하는 전도성 연결부재와,
    상기 리드의 바텀리드부 및 솔더볼 랜드를 제외한 나머지 전체 구조를 감싸는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지.
KR2019990010294U 1999-06-10 1999-06-10 반도체 패키지 KR20010000425U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990010294U KR20010000425U (ko) 1999-06-10 1999-06-10 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990010294U KR20010000425U (ko) 1999-06-10 1999-06-10 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20010000425U true KR20010000425U (ko) 2001-01-05

Family

ID=54763960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990010294U KR20010000425U (ko) 1999-06-10 1999-06-10 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20010000425U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081524A (ko) * 2009-01-06 2010-07-15 삼성테크윈 주식회사 리드 프레임 및 이를 이용한 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081524A (ko) * 2009-01-06 2010-07-15 삼성테크윈 주식회사 리드 프레임 및 이를 이용한 반도체 패키지

Similar Documents

Publication Publication Date Title
US6445077B1 (en) Semiconductor chip package
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR20020049944A (ko) 반도체 패키지 및 그 제조방법
JP2001156251A (ja) 半導体装置
KR100292033B1 (ko) 반도체칩패키지및그제조방법
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR20010000425U (ko) 반도체 패키지
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR100376884B1 (ko) 스택 패키지
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020049823A (ko) 반도체 패키지 및 그 제조방법
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR20010066268A (ko) 적층형 반도체 패키지 및 그 제조방법
KR100369501B1 (ko) 반도체패키지
KR100356808B1 (ko) 칩 스케일 반도체 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR100668817B1 (ko) 반도체 패키지의 제조 방법
KR20020065729A (ko) 반도체 패키지
KR19980034141A (ko) 비아 그리드 어레이 패키지
KR20020045192A (ko) 칩적층형 반도체 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application