CN1738512A - 立体电路模块和用其的叠层立体电路模块及其制造方法 - Google Patents

立体电路模块和用其的叠层立体电路模块及其制造方法 Download PDF

Info

Publication number
CN1738512A
CN1738512A CNA200510085118XA CN200510085118A CN1738512A CN 1738512 A CN1738512 A CN 1738512A CN A200510085118X A CNA200510085118X A CN A200510085118XA CN 200510085118 A CN200510085118 A CN 200510085118A CN 1738512 A CN1738512 A CN 1738512A
Authority
CN
China
Prior art keywords
mentioned
circuit module
bonding land
supporting member
depressed part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510085118XA
Other languages
English (en)
Other versions
CN1738512B (zh
Inventor
小野正浩
近藤繁
西川和宏
西田一人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1738512A publication Critical patent/CN1738512A/zh
Application granted granted Critical
Publication of CN1738512B publication Critical patent/CN1738512B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Abstract

一种立体电路模块，由于具备：具有周围的框部和凹陷部的支撑构件；覆盖支撑构件的框部的上面及下面而填埋凹陷部那样地配设的，由比支撑构件的软化温度低，至少在其表面具有粘接性的树脂材料构成的覆盖层；设置于覆盖层上，具有框部上的第1接合区和凹陷部内的第2接合区的布线图形；和与第2接合区连接，压入到覆盖层内而粘结而被收置于凹陷部内的电子部件；而得到可靠性高、且容易叠层，可以高密度安装的立体电路模块。

Description

立体电路模块和用其的叠层立体电路模块及其制造方法
技术领域
本发明，涉及将作为便携型数字设备的记录媒体使用的存储卡等的，存储器IC芯片等的薄型的电子部件高密度地安装于预定的大小之中的电路模块中，最合适的立体电路模块和用该模块的叠层立体电路模块和用这些模块的便携终端设备及其制造方法。
背景技术
作为被使用于现有的存储卡等中的电路模块基板，有记载于例如特开2002-207986号公报(以下，记作「专利文献1」)的技术。
图13A和图13B，是记载于专利文献1的电路模块基板的剖面图。
图13A，表示IC芯片等的电子部件1020被安装于由环氧树脂等构成的布线基板1010的仅仅单面的电路模块基板1030。图13B，表示电子部件1050、1060被安装于布线基板1040的正反两面的电路模块基板1070。
然后，如图14的剖面图所示，将上述电路模块基板1030的预定的电极1020A和电路模块基板1070的预定的电极1050A、和1060A，通过例如铜球等的导电性球1080以焊锡1090连接。
而且，将电路模块基板1030、1070叠层到基底基板1100上，形成具有存储卡等的立体电路结构的电路模块基板1110。
可是，在将电子部件1020安装于现有的布线基板1010的仅仅单面的电路模块基板1030中，因为由布线基板1010和电子部件1020或电极1020A的线膨胀系数之差，在安装后易于产生翘曲，难于薄型化。
并且，在将电子部件1050、1060安装于布线基板1040的两面的电路模块基板1070中，电子部件1050或1060安装于单面之后，电子部件1060或1050安装于另一面。因此，由将电子部件1050、1060装载于两面之间的受热过程的差，有在接合力上产生差的问题。
并且，由将电路模块基板1030、1070通过导电性球1080以焊锡1090连接，形成具有叠层结构的立体电路。该场合，通常，因为对于电极1020A、1050A、1060A难于将导电性球1080汇总一起供给，必须一个个地供给，生产效率降低。
而且，为了避免由电路模块基板彼此之间的接触引起的损坏，必需设置某程度的间隙。因此，有将叠层结构的立体电路，更薄型·高密度化成为困难等的问题。
发明内容
本发明的立体电路模块，具备：
具有周围的框部和凹陷部的支撑构件；
覆盖于支撑构件的框部之上填埋凹陷部地配设的由比支撑构件软化温度低具有粘接性的树脂材料构成的覆盖层；
由设置于覆盖层上的框部上部的第1接合区和凹陷部上部的第2接合区及将第1接合区和第2接合区之间连接的布线部构成的布线图形；和
在单面具有突起状的电极且连接于布线图形的第2接合区和突起状的电极粘接于覆盖层而收置于凹陷部的电子部件。
本发明的叠层立体电路模块，具有重叠多个本发明的立体电路模块，由互相粘合接触的支撑构件的框部上的覆盖层彼此之间而连接布线图形的第1接合区彼此之间，叠层的构成。
本发明的立体电路模块的制造方法，包括：
形成具有周围的框部和凹陷部的支撑构件的工序；
覆盖支撑构件的框部上面而填埋凹陷部那样地，由比支撑构件软化温度低具有粘接性的树脂材料形成覆盖层的工序；
在覆盖层上，形成由框部上部的第1接合区和凹陷部上部的第2接合区及将第1接合区和第2接合区之间连接的布线部构成的布线图形的工序；
在覆盖层上，连接布线图形的第2接合区和形成于电子部件的单面的突起状的电极，且装载电子部件的工序；和
加热至大于等于树脂材料的软化温度且以预定的压力，将装载于覆盖层上的电子部件压入到凹陷部内的覆盖层内的工序。
本发明的立体电路模块的制造方法，包括：
形成具有周围的框部和凹陷部的支撑构件的工序；
在比覆盖至少支撑构件的框部上面和凹陷部上面的支撑构件软化温度低具有粘接性的树脂材料构成的覆盖片上，形成由框部位置的第1接合区和凹陷部位置的第2接合区及将第1接合区和第2接合区之间连接的布线部构成的布线图形之后，连接第2接合区和形成于电子部件的单面的突起状的电极，且装载电子部件的工序；
使装载电子部件的覆盖片在布线图形的第1接合区所处框部位置，使第2接合区及电子部件在凹陷部位置，与支撑构件重合的工序；和
加热至大于等于树脂材料的软化温度且以预定的压力，在支撑构件的凹陷部位置将覆盖片和电子部件整体地压入到凹陷部内的工序。
本发明的叠层立体电路模块的制造方法，包括：将本发明的多个立体电路模块，通过支撑构件的框部而重叠地多个重叠，加热至大于等于树脂材料的软化温度且以预定的压力，由互相粘合立体电路模块的支撑构件的框部的覆盖层彼此之间而使布线图形的第1接合区彼此之间连接，叠层的工序。
附图说明
图1是本发明的第1实施例中立体电路模块的剖面图。
图2是同一实施例中立体电路模块的外观立体图。
图3是同一实施例的另外的例中立体电路模块的剖面图。
图4是同一实施例的另外的例中立体电路模块的剖面图。
图5是同一实施例的另外的例中立体电路模块的剖面图。
图6A、图6B、图6C、图6D是说明同一实施例中立体电路模块的制造方法的剖面图。
图7A、图7B、图7C、图7D是说明同一实施例中立体电路模块的制造方法的外观立体图。
图8是说明同一实施例中立体电路模块的压入工序的剖面图。
图9是说明同一实施例的另外的例中立体电路模块的压入工序的剖面图。
图10是说明本发明的第2实施例中叠层立体电路模块及其制造方法的剖面图。
图11是说明同一实施例中叠层立体电路模块的制造方法的压入工序的剖面图。
图12是同一实施例中叠层立体电路模块的外观立体图。
图13A、图13B是现有的电路模块基板的剖面图。
图14是具有现有的叠层结构的立体电路的电路模块基板的剖面图。
具体实施方式
以下，关于本发明的实施例，参照附图说明。
还有，附图，为了容易理解而任意地扩大表示。
(第1实施例)
图1，是本发明的第1实施例中立体电路模块的剖面图，图2，是其外观立体图。
在图1和图2中，支撑构件110，具有周围的框部120，形成于其厚度方向的两面的凹陷部140、150和基底构件130。而且，支撑构件110，由例如液晶聚合物、聚亚苯基硫醚、聚邻苯二甲酰胺等的高刚性而形状稳定性优良、耐热性高的热塑性树脂或热固性树脂形成。还有，在由后述的覆盖层，能确保与布线图形等的绝缘的场合，也可以用金属系列材料形成支撑构件110。
而且，覆盖形成于支撑构件110的两面的框部120的上面120A和下面120B的同时，填埋凹陷部140、150那样地而设置由树脂材料构成的覆盖层160、170。覆盖层160、170，软化温度比支撑构件110低，至少其表面具有粘接性。而且，覆盖层160、170，或填埋至与框部120的上面120A和下面120B相同，或者填埋至稍微进入到凹陷部140、150内的位置。还有，作为树脂材料，虽然用聚对苯二甲酸乙二酯、聚萘二甲酸乙二醇酯等，但是不限定于此。
而且，在覆盖层160、170中，部分地压入而设置，例如以铜箔等形成而实施镀金的布线图形180、190。
形成于覆盖层160的布线图形180，由框部120的位置的第1接合区200和凹陷部140的位置的第2接合区210及将该第1接合区200和第2接合区210之间连接的布线部220构成。同样地，形成于覆盖层170的布线图形190，由第1接合区230和第2接合区240及布线部250构成。
而且，第2接合区210、240，压入到离被覆盖层160、170覆盖的凹陷部140、150的基底构件130近的位置。并且，第2接合区210、240，与电子部件260、270的突起状的电极(以下，记作「电极」)260A、270A连接。还有，电子部件，是例如IC芯片或半导体存储器等，由研磨薄片化到例如50μm～200μm程度。
并且，至少电子部件260、270的电极260A、270A侧的面，被粘接或粘合(以下，记作「粘结」)到覆盖层160、170，被收置于凹陷部140、150之中，被安装。但是，通常，电子部件260、270的侧面，也由压入而被覆盖层160、170覆盖，被粘结。
本发明的第1实施例中立体电路模块100，电子部件260、270被压入到支撑构件110的凹陷部140、150内的覆盖层160、170而被粘结收置。因此，电子部件260、270的电极260A、270A和布线图形180、190的第2接合区210、240的接合力提高，且连接的可靠性高。
并且，由支撑构件110的周围框部120，因为难于产生电子部件260、270的安装后的翘曲等的变形，能得到薄型的立体电路模块100。
而且，布线图形180、190的第1接合区200、230，设置于支撑构件110的框部120的上面120A和下面120B。因此，由将电子部件260、270压入到支撑构件110的凹陷部140、150中，形成立体的布线图形180、190。由此，后述的叠层立体电路模块，通过该第1接合区200、230，由将多个立体电路模块彼此之间直接连接而得到。
并且，在图1和图2中，示出被压入到设置于支撑构件110的凹陷部140、150内的覆盖层160、170中而粘结的电子部件260、270，被对称地收置的构成。由此，如后述那样，因为可以同时安装电子部件260、270，能使安装时的受热过程的差小。其结果，难于产生翘曲等的变形，在提高连接的可靠性的同时，能实现可以薄型·高密度化的立体电路模块100。
还有，如图3的立体电路模块的剖面图所示，也可以作为在具有基底构件300的支撑构件280的仅仅单侧面具备凹陷部310的立体电路模块330构成。即使在该场合，因为支撑构件280的框部290，设置于凹陷部310的周围，也能在电子部件320的安装后难于产生翘曲等的变形。
并且，在本发明的第1实施例中，虽然表示在凹陷部140、150中各装载1个电子部件260、270的场合，但是不限于此。例如，如图4的立体电路模块的剖面图所示，也可以作为在支撑构件110的凹陷部140、150中分别装载大于等于2个的电子部件330A、330B及电子部件340A、340B等的立体电路模块350。由此，得到提高了电子部件的安装密度的立体电路模块。
并且，也可以作为图5所示地具有多个凹陷部的支持构件构成。例如，由支持构件360的框部370和分隔框部380，凹陷部390分割为2个凹陷部390A、390B，凹陷部400分割为2个凹陷部400A、400B。然后，在分割的凹陷部390A、390B和凹陷部400A、400B中，收置且装载压入到覆盖层且粘结的电子部件410A、410B和电子部件420A、420B。
这样一来，由支持构件360的分隔框部380，因为机械强度被增强，可防翘曲等的变形，能得到可靠性高的立体电路模块425。而且，也能将布线图形的第1接合区设置于分隔框部380。
以下，关于本发明的第1实施例的立体电路模块的制造方法按工序顺序说明。
从图6A至图6D，是说明本发明的第1实施例的立体电路模块的制造方法的剖面图，从图7A至图7D，是其外观立体图。
首先，如图6A和图7A所示，制作在框部120的厚度方向的两面(相当于框部120的上面120A和下面120B)上具有周围的框部120、基底构件130和凹陷部140、150的支撑构件110。支撑构件110，用例如液晶聚合物、聚亚苯基硫醚、聚邻苯二甲酰胺等的高刚性而形状稳定性优良、耐热性高的热塑性树脂等，由模具成形或切削加工而制作。在此，凹陷部，具有至少能埋没后述的电子部件的大小。并且，凹陷部的内侧面的剖面形状，不限于如从图6A至图6D所示，可以是锥形状也可以是垂直状，只要是布线图形不断线的任意形状。
其次，如图6B和图7B所示，覆盖支撑构件110的框部120的上面120A及下面120B和凹陷部140、150那样地用覆盖层160、170填埋。在此，覆盖层160、170，比支撑构件110软化温度低，以至少其表面具有粘接性的热塑性树脂等的材料构成。还有，作为覆盖层的树脂材料，虽然能用例如聚对苯二甲酸乙二酯、聚萘二甲酸乙二醇酯等，但是不限于此。
然后，覆盖层160、170，在例如支撑构件110为液晶聚合物、覆盖层的树脂材料为聚对苯二甲酸乙二酯的场合，以加热温度250℃～300℃，以所加压力300kgf/cm2～700kgf/cm2形成。
其次，如图6C和图7C所示，在覆盖层160上，粘贴例如铜箔等而蚀刻加工。由此，形成由在支撑构件110的框部120的上面120A的位置的第1接合区200和在凹陷部140上预定的位置的第2接合区210以及连接第1接合区200和第2接合区210之间的布线部220构成的布线图形180。此时，布线图形180，如图6D所示，对应于安装的电子部件260的电极260A的位置而形成。同样地，在覆盖层170上，由第1接合区230和第2接合区240以及布线部250构成的布线图形190，对应于电子部件270的电极270A的位置而形成。
还有，布线图形的表面，理想的是，为了例如提高紧密接合力和防止氧化，在镀镍之后形成镀金。
并且，在布线图形180、190的形成中，不用说当然能用丝网印刷、电镀法或激光加工法等，只要是由压入不断线，不特别地限定于这些方法。
其次，如图6D和图7D所示，使电子部件260的电极260A连接到布线图形180的第2接合区210而装载到覆盖层160之上。而且，使电子部件270的电极270A连接到布线图形190的第2接合区240而装载到覆盖层170之上。由此，制作中间结构体430。
还有，在电子部件的装载时，如果将覆盖层加热至软化温度程度，因为提高覆盖层的粘接力，且电子部件更强地粘结到覆盖层的表面而理想。
其次，如说明图8的压入工序的剖面图所示，将中间结构体430安装在按压机440的上模440A和下模440B之间。
然后，将装载电子部件260、270的中间结构体430以大于等于覆盖层160、170的软化温度，例如，在聚对苯二甲酸乙二酯的场合，以80℃～200℃加热，使覆盖层160、170软化。
还有，按压机的上模和下模，也可以是不必特别具有如图所示的突起部的平板。而且，只要能在电子部件上不产生破裂或布线图形的断线等地压入到覆盖层中就连形状也不特别限定。在以下的实施例中也是同样。
其次，以图8的箭头所示那样，使上模440A一边保持与下模440B平行状态一边下降。由此，自支撑构件110的框部120的上面120A和下面120B到进入到凹陷部140、150的位置为止的覆盖层160、170之中，以预定的压力(例如，3kgf/cm2～30kgf/cm2)将电子部件260、270压入。但是，该所加压力，依赖于电子部件的管脚数和大小。
然后，由从按压机440取出冷却，得到图1所示的立体电路模块100。此时，由例如覆盖层的流动等，在第1接合区被覆盖层覆盖的场合下，为了使第1接合区的表面露出，也可以进行研磨或蚀刻等。
还有，按压机的压入方向，从上模、下模的哪边都可以，而且也可以从两边。该场合，根据需要，在立体电路模块的中间结构体和按压机之间，为了实现防止粘接和均匀的加压，最好设置离模片。
并且，由按压机将装载于中间结构体的电子部件压入到支撑构件的凹陷部内的覆盖层之中时，考虑布线图形被压入到凹陷部的场合，优选靠蚀刻加工或复制延展性好的铜箔等而形成布线图形。而且，如果可能，最好形成比支撑构件的外形大(相当压入量)的布线图形。
并且，在以软化温度高的材料制作支撑构件的场合下，加热至大于等于覆盖层的软化温度，将中间结构体安装于按压机的上模和下模之间，因为即使压入电子部件支撑构件也不软化不变形，更理想。上述的方法，在以下的实施例中也同样适用。
根据本发明的第1实施例的制造方法，立体的布线图形的形成和电子部件的安装，能同时整体化实现立体电路模块。而且，能稳定而高效率地制造，形状稳定性和电极连接间的可靠性优良的立体电路模块。
以下，一边参照图7一边用图9说明，第1实施例的其它的例中的立体电路模块的制造方法。
图9，是说明第1实施例的其它的例中的立体电路模块的压入工序的剖面图。支撑构件110的形成方法，虽然和第1实施例相同，但在以覆盖层为具有预定的厚度的平坦的片状的覆盖片450、460这点不同。在此，所谓预定的厚度，在将电子部件压入到凹陷部中的场合，是至少电子部件的电极侧的面被覆盖片粘结的程度的厚度。并且，覆盖片的厚度，虽然理想为能埋设电子部件的厚度，但是即使为凹陷部的深度程度也不成问题。而且，将电子部件与覆盖片同时压入到支撑构件的凹陷部之后，只要能除掉超出周边的覆盖片的变形物，不特别限制厚度。
首先，在覆盖片450之上，粘贴铜箔等。然后，在与支撑构件110的框部120的上面120A及装载的电子部件260的电极260A对应的位置，由蚀刻加工形成与图7C所示的布线图形180相同的布线图形470。同样地，在覆盖片460之上，在与支撑构件110的框部120的下面120B及装载的电子部件270的电极270A对应的位置形成布线图形480。
其次，加热至大于等于构成形成布线图形470、480的覆盖片450、460的树脂材料的软化温度。然后，与图7D所示的场合相同，使电子部件260的电极260A连接到布线图形470而装载到覆盖片450之上。同样地，使电子部件270的电极270A连接到布线图形480而装载到覆盖片460之上。
其次，一边将覆盖片450、460与支撑构件110的框部120和凹陷部140、150的位置重合，一边用覆盖片450、460的粘接性而粘贴，制作中间结构体。此时，将连接到布线图形470、480的电子部件260、270在对应于支撑构件110的凹陷部140、150的位置重合。
其次，将装载电子部件260的覆盖片450及装载电子部件270的覆盖片460以中间结构体的上下面，安装在按压机490的上模490A和下模490B之间。然后，将覆盖片450、460，加热至大于等于软化温度，在例如聚对苯二甲酸乙二酯的场合下，80℃～200℃，使其软化。
其次，以图9的箭头所示那样，使上模490A一边保持与下模490B平行状态一边下降。然后，将电子部件260、270和覆盖片450、460压入到支撑构件110的凹陷部140、150之中。由此，覆盖片450、460，在覆盖支撑构件110的框部120的同时，填埋凹陷部140、150直到从框部120稍微洼入的位置。而且，在将电子部件260、270压入到覆盖片450、460之后，由从按压机490取出冷却，制作图1所示的立体电路模块100。还有，在上述工序，不用说当然也可以在冷却后，将立体电路模块从按压机取出。
此时，由将装载电子部件260、270的覆盖片450、460，用按压机490压入到支撑构件110的凹陷部140、150内，覆盖片450、460的周围被稍微引向凹陷部140、150之中。因此，覆盖片450、460和布线图形470、480，最好制作成比支撑构件110的框部120的外周稍微大些。另一方面，从按压机490取出时，在覆盖片450、460的变形物超出支撑构件110的周围的场合下，必需由例如研磨等除掉。
根据本发明的第1实施例的其它的例的制造方法，在覆盖片是平坦片状的状态中，能将布线图形形成于覆盖片上而装载电子部件。因此，布线图形的形成和电子部件的装载变得容易。
另外，由于立体布线图形的形成和电子部件的安装可同时进行，所以可高效、稳定地制造立体电路模块。
还有，在本发明的第1实施例中，说明书了制造在支撑构件的两面具有凹陷部，在凹陷部内安装电子部件的立体电路模块的场合，但是不限于此。例如，如图3所示，对于在支撑构件的仅仅单侧面具有凹陷部的立体电路模块等，也能同样地适用。
(第2实施例)
图10，是说明本发明的第2实施例中叠层立体电路模块及其制造方法的剖面图。
如图10所示，本发明的第2实施例中叠层立体电路模块，将图1所示的立体电路模块重叠，由与图8或图9所示相同的按压机500加热按压，得到叠层立体电路模块。
以下，用图10，说明关于重叠3个立体电路模块510、520、530的叠层立体电路模块的制造方法。
在此，3个立体电路模块510、520、530，各自的支撑构件的框部540、550、560之上，被由树脂材料构成的覆盖层540A、540B，覆盖层550A、550B和覆盖层560A、560B覆盖。而且，在各覆盖层之上形成由铜箔等构成的各布线图形的第1接合区570A、570B，第1接合区580A、580B和第1接合区590A、590B。还有，这些为具有与在第1实施例中说明的立体电路模块100相同的构成。并且，支撑构件和覆盖层的树脂材料也与第1实施例中说明的相同。
首先，如图10所示，将3个立体电路模块510、520、530，使例如立体电路模块530在下面而重叠置于按压机500的下模500B之上。此时，立体电路模块510的框部540的覆盖层540B和第1接合区570B，分别与相邻的立体电路模块520的框部550的覆盖层550A和第1接合区580A接触。而且，立体电路模块520的框部550的覆盖层550B和第1接合区580B，分别与相邻的立体电路模块530的框部560的覆盖层560A和第1接合区590A接触那样地放置。
其次，在上述的状态下，将构成3个立体电路模块510、520、530的各覆盖层的树脂材料，加热至其大于等于软化温度。由此，框部540、550、560之上的覆盖层540A、540B，覆盖层550A、550B和覆盖层560A、560B软化，其表面的粘接力更加提高。
然后，以图10的箭头所示那样，使上模500A一边保持与下模500B平行状态一边下降。此时，如图11的剖面图所示，在上模500A和下模500B之间配置3个立体电路模块510、520、530，以预定的压力(例如，3kgf/cm2～30kgf/cm2)加压。该所加压力，是依赖于电子部件的管脚数和大小的。还有，该场合，根据需要，在按压机的上模和接触于下模的立体电路模块之间，为了实现防止粘着和均匀的加压，最好设置离模片。
由此，接触的立体电路模块510的覆盖层540B和立体电路模块520的覆盖层550A以及立体电路模块520的覆盖层550B和立体电路模块530的覆盖层560A，互相粘结成1个整体。而且，该覆盖层540B的第1接合区570B和覆盖层550A的第1接合区580A以及覆盖层550B的第1接合区580B和覆盖层560A的第1接合区590A互相电连接。
其次，由将成1个整体的3个立体电路模块510、520、530从按压机500取出冷却，制作图12的外观立体图所示的叠层立体电路模块600。还有，在上述工序，不用说当然也可以在冷却后，将叠层立体电路模块从按压机取出。
而且，由在该冷却时构成覆盖层540B、550A及覆盖层550B、560A的树脂材料收缩，第1接合区570B、580A间及第1接合区580B、590A间更确实地连接。
其次，叠层的立体电路模块间，由贯通孔(未画出)或如图12所示、由层间连接电极610连接。而且，层间连接电极610连接在立体电路模块的支撑构件的框部540、550、560的外周侧面，由例如丝网印刷法或粘贴铜箔等之后蚀刻加工等形成。
这样制作的叠层的立体电路模块600，能以组合到通过第1接合区与外部的电子设备电连接的存储卡等的电子电路装置或便携设备等而利用。
还有，在本发明的第2实施例中，虽然叙述了关于重叠3个立体电路模块的叠层立体电路模块的制造方法，但是不限于此。例如，由适用图3所示的立体电路模块，图4或图5所示的装载多个电子部件的立体电路模块等，能得到由任意的层数构成的叠层立体电路模块。
并且，根据本发明的第2实施例，不用特别的接合构件，能容易地、高效率地、稳定制造叠层具有与电子部件的压入的同时形成1个整体的立体的布线的立体电路模块的叠层立体电路模块。
还有，在上述各实施例中，也可以在支撑构件的框部与凹陷部侧面间形成贯通孔或在框部未设第1接合区的部分形成槽。由此，在例如以电子部件排挤出的覆盖层或覆盖片的树脂材料由压缩或收缩不能吸收的场合下，因为由贯通孔或槽，能排出，所以能防止由所加压力的不均匀引起的变形或气泡等的残留。
并且，由将在上述各实施例中的立体电路模块及叠层立体电路模块用于存储卡、IC卡、便携设备或便携终端等，能实现更加小型·轻量化或高容量化的便携终端设备。

Claims (10)

1.一种立体电路模块，其特征在于，包括：
具有周围框部和凹陷部的支撑构件；
覆盖于上述支撑构件的上述框部之上，填埋上述凹陷部地配设的，由比上述支撑构件的软化温度低、具有粘接性的树脂材料构成的覆盖层；
由设置于上述覆盖层上的，上述框部上部的第1接合区，上述凹陷部上部的第2接合区及将上述第1接合区和上述第2接合区之间连接起来的布线部构成的布线图形；和
在单面具有突起状的电极，连接于上述布线图形的上述第2接合区和上述突起状的电极，粘接于上述覆盖层地收置于上述凹陷部内的电子部件。
2.按照权利要求1所述的立体电路模块，其特征在于，
在上述支撑构件的厚度方向的两面上具有上述框部和凹陷部。
3.按照权利要求1所述的立体电路模块，其特征在于，
上述凹陷部被上述支撑构件的框部和分隔框部分割成多个。
4.按照权利要求1所述的立体电路模块，其特征在于，
上述树脂材料，是比上述支撑构件软化温度低的热塑性树脂。
5.一种叠层立体电路模块，其特征在于，包括：
重叠多个权利要求1所述的立体电路模块，互相粘固进行接触的上述支撑构件的上述框部上的上述覆盖层彼此，由此连接上述布线图形的上述第1接合区彼此而形成叠层。
6.一种立体电路模块的制造方法，其特征在于，包括下述的工序：
形成具有周围框部和凹陷部的支撑构件；
覆盖于上述支撑构件的上述框部之上，填埋上述凹陷部地，由比上述支撑构件的软化温度低、具有粘接性的树脂材料形成覆盖层；
在上述覆盖层上，形成由上述框部上部的第1接合区，上述凹陷部上部的第2接合区及将上述第1接合区和上述第2接合区之间连接起来的布线部构成的布线图形；
在上述覆盖层上，连接上述布线图形的上述第2接合区和形成于电子部件的单面的突起状的电极地装载上述电子部件；和
加热至大于等于上述树脂材料的软化温度、以预定的压力，将装载于上述覆盖层上的上述电子部件压入到上述凹陷部内的上述覆盖层内。
7.一种立体电路模块的制造方法，其特征在于，包括下述的工序：
形成具有周围框部和凹陷部的支撑构件；
在覆盖至少上述支撑构件的上述框部之上和上述凹陷部之上的，比上述支撑构件的软化温度低、具有粘接性的树脂材料构成的覆盖片上，形成由位于上述框部的第1接合区，位于上述凹陷部的第2接合区及将上述第1接合区和上述第2接合区之间连接起来的布线部构成的布线图形之后，连接上述第2接合区和形成于电子部件的单面的突起状的电极地，装载上述电子部件；
使装载有上述电子部件的上述覆盖片的上述布线图形的上述第1接合区位于上述框部，使上述第2接合区及上述电子部件位于上述凹陷部地，与上述支撑构件重合；和
加热至大于等于上述树脂材料的软化温度、以预定的压力，在上述支撑构件的上述凹陷部位置将上述覆盖片和上述电子部件整体地压入到上述凹陷部内。
8.一种叠层立体电路模块的制造方法，其特征在于，包含下述的工序：
将权利要求1所述的立体电路模块，通过上述支撑构件的上述框部而重叠地重叠多个，
加热至大于等于上述树脂材料的软化温度、以预定的压力，使上述立体电路模块的上述支撑构件的上述框部的上述覆盖层彼此互相粘固，由此使上述布线图形的上述第1接合区彼此连接而叠层。
9.一种装载立体电路模块的便携终端设备，其特征在于，上述立体电路模块包括：
具有周围框部和凹陷部的支撑构件；
覆盖于上述支撑构件的上述框部之上，填埋上述凹陷部地配设的，由比上述支撑构件的软化温度低、具有粘接性的树脂材料构成的覆盖层；
由设置于上述覆盖层上的，上述框部上部的第1接合区，上述凹陷部上部的第2接合区及将上述第1接合区和上述第2接合区之间连接起来的布线部构成的布线图形；和
在单面具有突起状的电极，连接于述布线图形的上述第2接合区和上述突起状的电极，粘接于上述覆盖层地收置于上述凹陷部的电子部件。
10.按照权利要求9所述的便携终端设备，其特征在于，包括：
重叠多个立体电路模块，互相粘合进行接触的上述支撑构件的上述框部上的上述覆盖层彼此，由此连接上述布线图形的上述第1接合区彼此地叠层的叠层立体电路模块。
CN200510085118XA 2004-08-20 2005-07-20 立体电路模块和用其的叠层立体电路模块及其制造方法 Expired - Fee Related CN1738512B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004240466A JP4285364B2 (ja) 2004-08-20 2004-08-20 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
JP240466/2004 2004-08-20

Publications (2)

Publication Number Publication Date
CN1738512A true CN1738512A (zh) 2006-02-22
CN1738512B CN1738512B (zh) 2011-12-21

Family

ID=35908876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510085118XA Expired - Fee Related CN1738512B (zh) 2004-08-20 2005-07-20 立体电路模块和用其的叠层立体电路模块及其制造方法

Country Status (3)

Country Link
US (1) US7759784B2 (zh)
JP (1) JP4285364B2 (zh)
CN (1) CN1738512B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
CN107251664A (zh) * 2015-03-03 2017-10-13 欧姆龙株式会社 立体电路构造体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181626B2 (ja) * 2007-11-05 2013-04-10 株式会社安川電機 多層プリント基板およびインバータ装置
JP5172385B2 (ja) * 2008-02-25 2013-03-27 株式会社ワコム 表示機能付き入力装置及び携帯型電子機器
US7939369B2 (en) * 2009-05-14 2011-05-10 International Business Machines Corporation 3D integration structure and method using bonded metal planes
JPWO2012077280A1 (ja) * 2010-12-09 2014-05-19 パナソニック株式会社 三次元集積回路の設計支援装置及び設計支援方法
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
EP0598914B1 (en) * 1992-06-05 2000-10-11 Mitsui Chemicals, Inc. Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JPH09107067A (ja) 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
JP2001250902A (ja) 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
JP4436582B2 (ja) 2000-10-02 2010-03-24 パナソニック株式会社 カード型記録媒体及びその製造方法
TW473947B (en) * 2001-02-20 2002-01-21 Siliconware Precision Industries Co Ltd Substrate structure of semiconductor packaging article
JP2002299553A (ja) 2001-03-29 2002-10-11 Citizen Watch Co Ltd モジュール及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
CN103222353B (zh) * 2010-07-23 2016-08-24 德塞拉股份有限公司 组装后平面化的微电子元件
CN107251664A (zh) * 2015-03-03 2017-10-13 欧姆龙株式会社 立体电路构造体
CN107251664B (zh) * 2015-03-03 2019-04-16 欧姆龙株式会社 立体电路构造体

Also Published As

Publication number Publication date
US7759784B2 (en) 2010-07-20
CN1738512B (zh) 2011-12-21
JP2006060024A (ja) 2006-03-02
JP4285364B2 (ja) 2009-06-24
US20060038274A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
CN1265455C (zh) 半导体器件及其制造方法
CN1207785C (zh) 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1738512A (zh) 立体电路模块和用其的叠层立体电路模块及其制造方法
CN1162901C (zh) 半导体装置的制造方法
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1264118C (zh) 组合ic卡的安装方法和组合ic卡
CN1790706A (zh) 多层构成半导体微型组件
CN1665027A (zh) 半导体器件
CN1853451A (zh) 用于制造电子模块的方法
CN1198486C (zh) 具有用于安装电子部件的空腔的印刷线路板
CN1303646C (zh) 增强板粘着装置
CN1577813A (zh) 电路模块及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1239831A (zh) 半导体器件及其制造方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1815733A (zh) 半导体装置及其制造方法
CN1391432A (zh) 埋有电子器件的印刷线路板及其制造方法
CN1669374A (zh) 复合多层基板及使用该基板的组件
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
CN1855477A (zh) 电路装置
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN1791305A (zh) 电路部件模块及其制造方法和电子电路装置
CN1940973A (zh) 闪存卡
CN1320846C (zh) 电路基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20140720

EXPY Termination of patent right or utility model