JP2006060024A - 立体回路モジュールとこれを用いた積層立体回路モジュールとこれらを用いた携帯端末機器およびそれらの製造方法 - Google Patents

立体回路モジュールとこれを用いた積層立体回路モジュールとこれらを用いた携帯端末機器およびそれらの製造方法 Download PDF

Info

Publication number
JP2006060024A
JP2006060024A JP2004240466A JP2004240466A JP2006060024A JP 2006060024 A JP2006060024 A JP 2006060024A JP 2004240466 A JP2004240466 A JP 2004240466A JP 2004240466 A JP2004240466 A JP 2004240466A JP 2006060024 A JP2006060024 A JP 2006060024A
Authority
JP
Japan
Prior art keywords
circuit module
land
support member
dimensional circuit
frame portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004240466A
Other languages
English (en)
Other versions
JP4285364B2 (ja
Inventor
Masahiro Ono
正浩 小野
Shigeru Kondo
繁 近藤
Kazuhiro Nishikawa
和宏 西川
Kazuto Nishida
一人 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004240466A priority Critical patent/JP4285364B2/ja
Priority to CN200510085118XA priority patent/CN1738512B/zh
Priority to US11/196,269 priority patent/US7759784B2/en
Publication of JP2006060024A publication Critical patent/JP2006060024A/ja
Application granted granted Critical
Publication of JP4285364B2 publication Critical patent/JP4285364B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Abstract

【課題】薄型の電子部品を効率よく生産し、信頼性が高く、かつ積層が容易で、高密度実装の可能な立体回路モジュールの提供を目的とする。
【解決手段】周囲の枠部１２０と窪み部１４０、１５０を有する支持部材１１０と、支持部材１１０の枠部１２０の上面１２０Ａおよび下面１２０Ｂを覆い窪み部１４０、１５０を埋めるように配設された、軟化温度が低い、少なくとも表面には粘着力を有する樹脂材料からなる被覆層１６０、１７０と、被覆層１６０、１７０上に設けられて、枠部１２０上の第１ランド２００、２３０と窪み部１４０、１５０内の第２ランド２１０、２４０を有する配線パターン１８０、１９０と、第２ランド２１０、２４０と接続され、被覆層１６０、１７０に押し込まれ接着されて窪み部１４０、１５０内に収容された電子部品２６０、２７０とを備えた立体回路モジュール１００とする。
【選択図】図１

Description

本発明は、携帯型デジタル機器の記録メディアとして使用されるメモリーカード等の、所定の大きさの中にメモリーＩＣチップ等の薄型の電子部品を高密度に実装した回路モジュールに最適の、立体回路モジュールとこれを用いた積層立体回路モジュールとこれらを用いた携帯端末機器およびそれらの製造方法に関する。
従来のメモリーカード等に使用される回路モジュール基板としては、例えば下記特許文献１に記載されたものが知られている。
図１３（ａ）、（ｂ）は、特許文献１に記載されたものと同様の、従来の回路モジュール基板の断面図である。
図１３（ａ）はエポキシ樹脂等からなる配線基板１０１０の片面のみにＩＣチップ等の電子部品１０２０が実装された回路モジュール基板１０３０を示し、同図（ｂ）は配線基板１０４０の表裏両面に電子部品１０５０、１０６０が実装された回路モジュール基板１０７０を示す。
そして、図１４の断面図に示すように、このような回路モジュール基板１０３０の所定の電極１０２０Ａおよび回路モジュール基板１０７０の所定の電極１０５０Ａ、１０６０Ａを、例えばＣｕボール等の導電性ボール１０８０を介して半田１０９０で接続する。そして、回路モジュール基板１０３０、１０７０をベース基板１１００上に積層して、メモリーカード等の立体回路構造を有する回路モジュール基板１１１０が形成されていた。
特開２００２−２０７９８６号公報
しかしながら、従来の配線基板１０１０の片面のみに電子部品１０２０を実装した回路モジュール基板１０３０では、配線基板１０１０と電子部品１０２０や電極１０２０Ａとの線膨脹係数の差によって、実装後に反りを生じ易いため、薄型化が困難である。また、配線基板１０４０の表裏両面に電子部品１０５０、１０６０を実装した回路モジュール基板１０７０では、片面の電子部品１０５０または電子部品１０６０を実装した後に他面の電子部品１０６０または電子部品１０５０を実装する。そのため、表裏両面に電子部品１０５０、１０６０を搭載する間の熱履歴の差により、接合力に差を生じるという課題があった。
さらに、回路モジュール基板１０３０、１０７０を導電性ボール１０８０を介して半田１０９０で接続して積層の立体回路構造とする際に、導電性ボール１０８０を電極１０２０Ａ、１０５０Ａ、１０６０Ａに対して一括に供給することが困難なため、生産効率が低下する。さらに、回路モジュール基板同士の干渉を避けるために、ある程度の隙間を設ける必要があるので、積層の立体回路構造のさらなる薄型高密度化に不利であるという課題もあった。
本発明は、上記課題を解決するためになされたもので、立体配線構造のため、片面のみに電子部品を実装した場合でも反りを生じることが少なく、接合して積層する場合にも自動化が容易である。また、両面に電子部品を実装した場合にも熱履歴の差が少ないので、接合力等の信頼性が高く、さらなる高密度化が可能な、立体回路モジュールとこれを用いた積層立体回路モジュールとこれらを用いた携帯端末機器およびそれらの製造方法を提供することを目的とする。
上記目的を達成するために、本発明の立体回路モジュールは、周囲の枠部と窪み部を有する支持部材と、支持部材の枠部上を覆い窪み部を埋めるように配設された、支持部材よりも軟化温度が低く粘着性を有する樹脂材料からなる被覆層と、被覆層上に設けられた、枠部上部の第１ランドと窪み部上部の第２ランドおよび第１ランドと第２ランド間を接続する配線部からなる配線パターンと、片面に突起状の電極を有し、配線パターンの第２ランドと突起状の電極が接続され、被覆層に粘着されて窪み部内に収容された電子部品とを備える構成を有する。
このような構成により、周囲に枠部と窪み部を有する支持部材の窪み部内の被覆層に粘着または固着されて電子部品が収容されているので、接続部の信頼性が高い。また、枠部等により、電子部品の装着後の反りが生じ難いので薄型化できる。さらに、電子部品の突起状の電極に接続される窪み部内の第２ランドに対して、接続電極としての第１ランドが枠部上に設けられた立体配線となっている。そのため、立体回路モジュールを積層する場合、第１ランドを介して直接接合できるので自動化が容易である。
また、本発明の立体回路モジュールは、支持部材の厚み方向の両面に枠部と窪み部を有する構成としてもよい。
このような構成により、支持部材の両面に形成された窪み部内の被覆層に粘着または固着されて電子部品が収容されるため、厚み方向に対称的な構成とすることができる。そのため、両面に形成された窪み部に電子部品を同時に実装することが容易で、熱履歴の差を小さくできる。さらに、変形等が生じ難いため信頼性が高く、高密度化が可能な立体回路モジュールを実現できる。
また、本発明の立体回路モジュールは、支持部材の枠部と仕切枠部よって窪み部が複数個に分割されている構成であってもよい。
このような構成により、支持部材の窪み部内に多くの電子部品を収容することが可能であると共に、仕切枠部で補強されるため、変形等に対して信頼性の高い立体回路モジュールとすることができる。
また、本発明の立体回路モジュールは、樹脂材料が、支持部材よりも軟化温度が低い熱可塑性樹脂である構成であってもよい。
このような構成により、支持部材に対して、樹脂材料の軟化温度に加熱した被覆層を加熱圧入したり、被覆層内に配線パターンと共に電子部品を加熱装着する場合に、支持部材が熱変形しないので、立体回路モジュールを安定した状態で製造することができる。
また、本発明の立体回路モジュールが複数個積み重ねられ、当接する支持部材の枠部上の被覆層同士が互いに固着することにより配線パターンの第１ランド同士を接続して、積層されている積層立体回路モジュール構成としてもよい。
このような構成により、電子部品をさらに高密度に実装したコンパクトな積層立体回路モジュールとすることができる。
また、本発明の立体回路モジュールの製造方法は、周囲の枠部と窪み部を有する支持部材を形成する工程と、支持部材の枠部上を覆い窪み部を埋めるように、支持部材よりも軟化温度が低く粘着性を有する樹脂材料により被覆層を形成する工程と、被覆層上に、枠部上部の第１ランドと窪み部上部の第２ランドおよび第１ランドと第２ランド間を接続する配線部からなる配線パターンを形成する工程と、被覆層上に、配線パターンの第２ランドと電子部品の片面に形成された突起状の電極を接続し、電子部品を搭載する工程と、樹脂材料の軟化温度以上に加熱し所定の圧力で、被覆層上に搭載された電子部品を窪み部内の被覆層内に押し込む工程とを具備する。
このような製造方法により、周囲の枠部と窪み部を有する支持部材の、枠部上と窪み部を覆うように樹脂材料からなる被覆層が配設され、枠部上部の第１ランドと窪み部上部の第２ランドからなる配線パターンが被覆層上に設けられて、配線パターンの第２ランドと接続された電子部品が被覆層に固着されて窪み部内に収容された立体回路モジュールを、安定して製造することができる。
また、本発明の立体回路モジュールの製造方法は、周囲の枠部と窪み部を有する支持部材を形成する工程と、少なくとも支持部材の枠部上と窪み部上は覆う支持部材よりも軟化温度が低く粘着性を有する樹脂材料からなる被覆シート上に、枠部位置の第１ランドと窪み部位置の第２ランドおよび第１ランドと第２ランド間を接続する配線部からなる配線パターンを形成した後、第２ランドと電子部品の片面に形成された突起状の電極を接続し、電子部品を搭載する工程と、電子部品が搭載された被覆シートを配線パターンの第１ランドが枠部位置に、第２ランドおよび電子部品を窪み部位置に、支持部材と重ね合わせる工程と、樹脂材料の軟化温度以上に加熱し所定の圧力で、支持部材の窪み部位置に被覆シートと電子部品を一体に窪み部内に押し込む工程とを具備してもよい。
このような製造方法により、樹脂材料からなる被覆シートが平らなシート状である状態において、被覆シート上に配線パターンを形成して電子部品を搭載するので、配線パターンの形成および電子部品の搭載が容易で、効率よく、安定した状態で電子部品を装着して、立体回路モジュールを製造することができる。
また、本発明の積層立体回路モジュールの製造方法は、複数個の立体回路モジュールを、支持部材の枠部を介して重なるように複数個積み重ね、樹脂材料の軟化温度以上に加熱し所定の圧力で、立体回路モジュールの支持部材の枠部の被覆層同士を互いに固着させることにより配線パターンの第１ランド同士を接続させて、積層する工程を具備してもよい。
このような製造方法により、接合部材等を使用しないで、立体配線を有する立体回路モジュールが積層される積層立体回路モジュールを、容易に、安定して製造することができる。
本発明によれば、周囲の枠部と窪み部を有する支持部材の窪み部内に被覆層に粘着されて電子部品が収容されているので、電子部品の装着後に反り等が生じ難いので薄型化できる。また、電子部品と配線パターンが一体的に形成された立体配線構成であり、枠部上に設けられた第１ランドを介して、積層される立体回路モジュールを直接接続できるため、自動化が容易で生産効率の高い立体回路モジュールを実現できるという大きな効果を有する。
以下、本発明の実施の形態について、図面を参照しながら説明する。
なお、理解し易くするために、図面は縦方向を拡大して表わしている。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る立体回路モジュールの断面図、図２は外観斜視図である。
図１、図２において、支持部材１１０は、周囲の枠部１２０とその厚み方向において、その両面に形成された窪み部１４０、１５０を有しており、例えば、液晶ポリマー、ポリフェニレンサルファイド、ポリフタル酸アミド等の高剛性で形状安定性に優れ、耐熱性の高い熱可塑性および熱硬化性樹脂で形成されている。なお、後述する被覆層によって、配線パターン等との絶縁を確保できる場合には、金属系材料で形成してもよい。
この支持部材１１０の両面に形成された枠部１２０の上面１２０Ａおよび下面１２０Ｂを覆うと共に、窪み部１４０、１５０を埋めるよう樹脂材料からなる被覆層１６０、１７０が配設される。被覆層１６０、１７０は、支持部材１１０よりも軟化温度が低く、少なくともその表面は粘着性を有する熱可塑性樹脂等からなり、枠部１２０の上面１２０Ａおよび下面１２０Ｂと同じか、もしくは窪み部１４０、１５０内に少し入り込んだ位置までを埋めている。樹脂材料としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等が用いられるが、これに限定されるものではない。
そして、被覆層１６０、１７０には、銅箔等で形成され金めっきが施された配線パターン１８０、１９０が部分的に押し込まれ設けられている。
被覆層１６０に形成された配線パターン１８０は、枠部１２０位置の第１ランド２００と窪み部１４０位置の第２ランド２１０およびこの第１ランド２００と第２ランド２１０の間を接続する配線部２２０からなる。同様に、被覆層１７０に形成された配線パターン１９０は、第１ランド２３０と第２ランド２４０および配線部２５０からなっている。
そして、第２ランド２１０、２４０は、被覆層１６０、１７０に覆われた窪み部１４０、１５０の底部材１３０近くの位置まで押し込まれており、例えばＩＣチップや半導体メモリー等の、例えば５０μｍ〜２００μｍ程度、研磨等により薄片化された電子部品２６０、２７０の突起状の電極（以下、電極と記す）２６０Ａ、２７０Ａと接続されている。
なお、少なくとも電子部品２６０、２７０の電極２６０Ａ、２７０Ａ側の面は、被覆層１６０、１７０に粘着または固着（以下、接着と記す）されて、窪み部１４０、１５０の中に収容され、装着されている。しかし、通常は、電子部品２６０、２７０の側面も押し込まれることにより、被覆層１６０、１７０で覆われ接着されている。
本発明の第１の実施の形態に係る立体回路モジュール１００は、支持部材１１０の窪み部１４０、１５０内の被覆層１６０、１７０に押し込まれ接着された電子部品２６０、２７０が収容されている。そのため、電子部品２６０、２７０の電極２６０Ａ、２７０Ａと配線パターン１８０、１９０の第２ランド２１０、２４０との接合力が向上し、接続の信頼性が高い。
また、支持部材１１０の周囲の枠部１２０により、電子部品２６０、２７０の装着後の反り等の変形が生じ難いので薄型化できる。さらに、配線パターン１８０、１９０の第１ランド２００、２３０が、支持部材１１０の枠部１２０の上面１２０Ａおよび下面１２０Ｂに設けられた立体配線構成となっている。そのため、後述のように積層立体回路モジュールを構成する場合に第１ランド２００、２３０を介して、直接接続することができる。
また、図１と図２では、支持部材１１０に設けた窪み部１４０、１５０内の被覆層１６０、１７０に押し込まれ接着された電子部品２６０、２７０が、対称的に収容された構成を示している。それは、後述のように、電子部品２６０、２７０の同時実装が容易であり、熱履歴の差を小さくできるため、反り等の変形が生じ難く、接続等の信頼性が高く、しかも高密度化が可能な立体回路モジュール１００とすることができるためである。
なお、図３の立体回路モジュールの断面図に示すように、支持部材２８０の片側面のみに窪み部３１０を有する立体回路モジュール３３０構成としてもよい。この場合でも、支持部材２８０の枠部２９０が、窪み部３１０の周囲に設けられているので、電子部品３２０の装着後に反り等の変形が生じ難いものである。
また、図１と図２に示した構成では、窪み部１４０、１５０内に１つずつの電子部品２６０、２７０が搭載される場合を示した。図４の立体回路モジュールの断面図に示すように、支持部材１１０の窪み部１４０、１５０内にそれぞれ２つ以上の電子部品３３０Ａ、３３０Ｂおよび電子部品３４０Ａ、３４０Ｂ等を搭載した立体回路モジュール３５０としてもよい。これにより、電子部品の実装密度を向上できる。なお、３００は底部材である。
また、図５に示すように複数個の窪み部を有する支持部材１１０構成としてもよい。例えば、支持部材３６０の枠部３７０と仕切枠部３８０により、窪み部３９０は窪み部３９０Ａ、３９０Ｂに、窪み部４００は窪み部４００Ａ、４００Ｂと２つずつに分割する。そして、分割された窪み部３９０Ａ、３９０Ｂと窪み部４００Ａ、４００Ｂ内の被覆層に押し込まれ接着された電子部品４１０Ａ、４１０Ｂと電子部品４２０Ａ、４２０Ｂを収容し搭載するものである。
このようにすれば、支持部材３６０の仕切枠部３８０により、機械的強度が補強されるため、反り等の変形に対して強固で、信頼性の高い立体回路モジュール４３０を構成することができる。さらに、配線パターンの第１ランドを仕切枠部３８０にも設けることができる。
以下に、本発明の第１の実施の形態に係る立体回路モジュールの製造方法について工程順に説明する。
図６は、本発明の第１の実施の形態に係る立体回路モジュールの製造方法を説明する断面図であり、図７は、その外観斜視図である。
まず、図６（ａ）および図７（ａ）に示すように、周囲の枠部１２０と底部材１３０を備える窪み部１４０、１５０を厚み方向の両面（枠部１２０の上面１２０Ａと下面１２０Ｂに相当）に有する支持部材１１０を、例えば、液晶ポリマー、ポリフェニレンサルファイド、ポリフタル酸アミド等の高剛性で形状安定性に優れ、耐熱性の高い熱可塑性樹脂等で、型成形や切削加工により作製する。ここで、窪み部は、後述する電子部品が少なくとも埋没できる大きさを有する。また、窪み部の内側面の断面形状は、図６に示すものに限られず、テーパ状でも垂直状でもよく、配線パターンが断線しない形状であれば任意である。
次に、図６（ｂ）および図７（ｂ）に示すように、支持部材１１０の枠部１２０の上面１２０Ａおよび下面１２０Ｂと窪み部１４０、１５０を覆うように、支持部材１１０よりも軟化温度が低く、少なくともその表面は粘着性を有する熱可塑性樹脂等の樹脂材料からなる被覆層１６０、１７０で埋める。ここで、被覆層１６０、１７０の樹脂材料としては、例えばポリエチレンテレフタレート、ポリエチレンナフタレート等を用いることができるが、これらに限られるものではない。
この場合、例えば、支持部材１１０が液晶ポリマーで、被覆層１６０、１７０がポリエチレンテレフタレートの場合、加熱温度２５０℃〜３００℃で、加圧力３００ｋｇｆ／ｃｍ２〜７００ｋｇｆ／ｃｍ２で、被覆層１６０、１７０が形成される。
次に、図６（ｃ）および図７（ｃ）に示すように、被覆層１６０上に、例えば銅箔等を貼り合わせてエッチング加工することにより、支持部材１１０の枠部１２０の上面１２０Ａの位置に第１ランド２００と窪み部１４０上で所定位置に第２ランド２１０および第１ランド２００と第２ランド２１０間を接続する配線部２２０からなる配線パターン１８０を、装着する電子部品２６０の突起状の電極（以下、電極２６０Ａと記す）位置に対応して形成する。同様に、被覆層１７０上に、第１ランド２３０と第２ランド２４０および配線部２５０からなる配線パターン１９０を、電子部品２７０の電極位置に対応して形成する。なお、この後、配線パターン１８０、１９０の表面に、例えば、密着力の向上と酸化防止のために、ニッケルめっきをした後に金めっきを形成することが好ましい。また、配線パターン１８０の形成に、スクリーン印刷、めっき法やレーザー加工法等を用いることができるのはいうまでもなく、押し込みにより断線しないものであれば、これらの方法に特に限定されない。
次に、図６（ｄ）および図７（ｄ）に示すように、電子部品２６０の電極２６０Ａを配線パターン１８０の第２ランド２１０に接続させて被覆層１６０の上に搭載し、電子部品２７０の電極２７０Ａを配線パターン１９０の第２ランド２４０に接続させて被覆層１７０の上に搭載して、中間構造体４３０を作製する。
なお、電子部品２６０、２７０の搭載時に、被覆層１６０、１７０を軟化温度程度に加熱しておけば、被覆層１６０、１７０の粘着力が向上し、電子部品２６０、２７０が被覆層１６０、１７０の表面により強く接着されるので好ましい。
次に、図８の押圧工程を説明する断面図に示すように、押圧機４４０の上型４４０Ａと下型４４０Ｂの間に中間構造体４３０を装着する。そして、電子部品２６０、２７０を搭載した中間構造体４３０を被覆層１６０、１７０の軟化温度以上、例えば、ポリエチレンテレフタレートの場合、８０℃〜２００℃で加熱し、被覆層１６０、１７０を軟化させる。なお、押圧機の上型や下型は、図示したような凸部を有する必要は特になく平板であってもよい。さらに、電子部品に割れや配線パターンの断線等を生じずに被覆層に押し込むことのできるものであれば特に形状は限定されない。以下の実施の形態においても同様である。
次に、図８の矢印で示すように、上型４４０Ａを下型４４０Ｂと平行状態を保ちながら下降させて、電子部品２６０、２７０を支持部材１１０の枠部１２０の上面１２０Ａおよび下面１２０Ｂより窪み部１４０、１５０に入り込んだ位置まで被覆層１６０、１７０の中に、所定の加圧力（例えば、３ｋｇｆ／ｃｍ２〜３０ｋｇｆ／ｃｍ２）で押し込む。ただし、この加圧力は、電子部品のピン数や大きさに依存するものである。その後、押圧機４４０から取出して冷却することによって、図１に示した立体回路モジュール１００が作製される。さらに、必要に応じて、例えば被覆層の流動等で第１ランドが覆われた場合、第１ランドの表面を露出させるために、研磨やエッチング等を行ってもよい。
なお、押圧機４４０の押圧方向は、上型４４０Ａ、下型４４０Ｂのどちらからでもよく、さらに両方からでもよい。この場合、必要に応じて、立体回路モジュールの中間構造体４３０と押圧機４４０との間に、付着防止や均一な加圧を実現するために、離型シート等を設けることが好ましい。また、押圧機により中間構造体に搭載された電子部品を支持部材の窪み部内の被覆層の中に押し込む際に、配線パターンが窪み部に引き込まれる場合を考慮して、配線パターンを展延性のよい銅箔等をエッチング加工または転写等で形成することが望ましい。さらに、可能であれば、支持部材の外形より大きめ（引き込み相当量）の配線パターンを形成することが好ましい。また、軟化温度の高い材料で支持部材１１０を作製した場合、被覆層１６０、１７０の軟化温度以上に加熱して、中間構造体４３０を押圧機４４０の上型４４０Ａと下型４４０Ｂの間に装着し、電子部品２６０、２７０を押し込んでも支持部材１１０が軟化せず変形しないため、さらに好ましい。上記の方法は、以下の実施の形態においても同様に適用できるものである。
このような製造方法によって、配線パターンの立体配線と電子部品の実装が、同時に一体的して形成されると共に、形状安定性に優れ、電極接続間の信頼性の高い立体回路モジュールを、安定して効率よく製造することができる。
また、第１の実施の形態の別の例に係る立体回路モジュールの製造方法を、図７を参照しながら図９を用いて以下に説明する。
図９は、第１の実施の形態の別の例に係る立体回路モジュールの押圧工程を説明する断面図である。支持部材１１０を形成方法は上記の実施の形態の場合と同じであるが、被覆層を平らなシート状の所定の厚みを有する被覆シート４５０、４６０とする点で異なるものである。ここで、所定の厚みとは、電子部品を窪み部に押し込んだ場合に、少なくとも電子部品の電極側の面が被覆シートで接着される程度の厚さである。さらには、電子部品が埋設される厚みが好ましいが、窪み部の深さ程度であっても問題ない。また、電子部品を被覆シートと共に支持部材の窪み部に押し込んだ後、周辺にはみ出た被覆シートの変形物を除去することができれば、厚みは特に制限されない。
まず、被覆シート４５０上に、銅箔等を貼り合わせてエッチング加工により、支持部材１１０の枠部１２０の上面１２０Ａおよび搭載される電子部品２６０の電極２６０Ａと対応する位置に、図７（ｃ）に示す配線パターン１８０と同様の配線パターン４７０を形成する。同様に、被覆シート４６０上に、支持部材１１０の枠部１２０の下面１２０Ｂおよび搭載される電子部品２７０の電極２７０Ａと対応する位置に配線パターン４８０を形成する。
次に、配線パターン４７０、４８０を形成した被覆シート４５０、４６０を構成する樹脂材料の軟化温度以上に加熱して、図７（ｄ）に示した場合と同様に、電極２６０Ａを配線パターン４７０に接続させて電子部品２６０を被覆シート４５０の上に搭載し、電極２７０Ａを配線パターン４８０に接続させて電子部品２７０を被覆シート４６０の上に搭載する。
次に、被覆シート４５０、４６０を支持部材１１０の枠部１２０と窪み部１４０、１５０との位置を合わせながら、被覆シート４５０、４６０の粘着性を用いて貼り合わせ、中間構造体４３５を作製する。このとき、配線パターン４７０、４８０に接続した電子部品２６０、２７０を支持部材１１０の窪み部１４０、１５０に対応する位置で重ね合わせる。
次に、電子部品２６０を搭載した被覆シート４５０および電子部品２７０を搭載した被覆シート４６０を、図９に示すように、中間構造体４３５を押圧機４９０の上型４９０Ａと下型４９０Ｂの間に装着し、軟化温度以上、例えば、ポリエチレンテレフタレートの場合、８０℃〜２００℃に加熱して被覆シート４５０、４６０を軟化させる。
次に、図９の矢印で示すように、上型４９０Ａを下型４９０Ｂと平行状態を保ちながら下降させる。そして、電子部品２６０、２７０と被覆シート４５０、４６０を支持部材１１０の窪み部１４０、１５０の中に押し込んでいき、被覆シート４５０、４６０の支持部材１１０の枠部１２０を覆い、枠部１２０から少し窪んだ位置まで窪み部１４０、１５０に埋める。さらに、電子部品２６０、２７０を被覆シート４５０、４６０に押し込んだ後、押圧機４９０から取出して冷却することによって、図１に示した立体回路モジュール１００を作製する。
なお、電子部品２６０、２７０を搭載した被覆シート４５０、４６０を、押圧機４９０によって支持部材１１０の窪み部１４０、１５０内に押し込む際に、被覆シート４５０、４６０の周囲は窪み部１４０、１５０の中へ少し引き込まれる。そのため、被覆シート４５０、４６０と配線パターン４７０、４８０は、支持部材１１０の枠部１２０の外周よりも少し大きく製作することが好ましい。一方、押圧機４９０から取出したときに、支持部材１１０の周囲に被覆シート４５０、４６０の変形物がはみ出ている場合には、除去する必要がある。
このような製造方法によって、樹脂材料からなる被覆シート４５０、４６０が平らなシート状である状態において、被覆シート４５０、４６０上に配線パターン４７０、４８０を形成して電子部品２６０、２７０を搭載できる。そのため、配線パターン４７０、４８０の形成や電子部品２６０、２７０の搭載が容易である。
そして、配線パターン４７０、４８０の立体配線の形成と電子部品２６０、２７０の実装を同時に作製される立体回路モジュール１００を効率よく、安定して製造することができる。
以上に説明した製造方法はいずれも、支持部材１１０の両面に窪み部１４０、１５０を有し、窪み部１４０、１５０内に電子部品２６０、２７０を装着した立体回路モジュール１００を製造する場合について説明した。しかし、図３に示すように、支持部材２８０の片側面のみに窪み部３１０を有する立体回路モジュール３３０等に対しても、同様に適用できるものである。
（第２の実施の形態）
図１０は、本発明の第２の実施の形態に係る積層立体回路モジュールおよびその製造方法を説明する断面図である。
同図に示すように、本発明の第２の実施の形態に係る積層立体回路モジュールは、図１に示した立体回路モジュールを積み重ね、図８や図９に示したのと同様の押圧機５００により加熱・押圧して、積層立体回路モジュールを構成するものである。
以下に、図１０を用いて、３つの立体回路モジュール５１０、５２０、５３０を積み重ねた積層立体回路モジュールの製造方法について説明する。
３つの立体回路モジュール５１０、５２０、５３０は、それぞれの支持部材の枠部５４０、５５０、５６０上を、樹脂材料からなる被覆層５４０Ａ、５４０Ｂと被覆層５５０Ａ、５５０Ｂと被覆層５６０Ａ、５６０Ｂで覆われると共に、各被覆層の上には銅箔等からなる各配線パターンの第１ランド５７０Ａ、５７０Ｂと第１ランド５８０Ａ、５８０Ｂと第１ランド５９０Ａ、５９０Ｂが配設されている等、第１の実施の形態で説明した立体回路モジュール１００と同様の構成を有している。また、支持部材や被覆層の樹脂材料も第１の実施の形態で説明したものと同じである。
まず、３つの立体回路モジュール５１０、５２０、５３０を、例えば、立体回路モジュール５３０を下にして積み重ねて押圧機５００の下型５００Ｂの上に載置する。このとき、立体回路モジュール５１０の枠部５４０の被覆層５４０Ｂおよび第１ランド５７０Ｂは、隣接する立体回路モジュール５２０の枠部５５０の被覆層５５０Ａおよび第１ランド５８０Ａとそれぞれ当接する。さらに、立体回路モジュール５２０の枠部５５０の被覆層５５０Ｂおよび第１ランド５８０Ｂは、隣接する立体回路モジュール５３０の枠部５６０の被覆層５６０Ａおよび第１ランド５９０Ａとそれぞれ当接するように載せられる。
次に、上記の状態において、３つの立体回路モジュール５１０、５２０、５３０の各被覆層を構成する樹脂材料の軟化温度以上に加熱して、枠部５４０、５５０、５６０上の被覆層５４０Ａ、５４０Ｂと被覆層５５０Ａ、５５０Ｂと被覆層５６０Ａ、５６０Ｂを軟化させて表面に粘着力をさらに向上させる。そして、図１０の矢印で示すように、上型５００Ａを下型５００Ｂと平行状態を保ちながら下降させ、図１１の断面図に示すように、立体回路モジュール５１０に押し当てて、所定の加圧力（例えば、３ｋｇｆ／ｃｍ２〜３０ｋｇｆ／ｃｍ２）で押し込む。ただし、この加圧力は、電子部品のピン数や大きさに依存するものである。この場合、必要に応じて、立体回路モジュールと押圧機との間に、付着防止や均一な加圧を実現するために、離型シート等を設けることが好ましい。
これによって、当接している立体回路モジュール５１０の被覆層５４０Ｂと立体回路モジュール５２０の被覆層５５０Ａおよび立体回路モジュール５２０の被覆層５５０Ｂと立体回路モジュール５３０の被覆層５６０Ａは接着されて一体化する。そして、この被覆層５４０Ｂの第１ランド５７０Ｂと被覆層５５０Ａの第１ランド５８０Ａ間および被覆層５５０Ｂの第１ランド５８０Ｂと被覆層５６０Ａの第１ランド５９０Ａが互いに電気的に接続される。
次に、一体化された３つの立体回路モジュール５１０、５２０、５３０を押圧機５００から取出して冷却することによって、図１２の外観斜視図に示すような積層立体回路モジュール６００が作製される。
なお、この冷却時に被覆層５４０Ｂ、５５０Ａおよび被覆層５５０Ｂ、５６０Ａを構成する樹脂材料が収縮することによって、第１ランド５７０Ｂ、５８０Ａ間および第１ランド５８０Ｂ、５９０Ａ間がより確実に接続される。
また、積層された立体回路モジュール間は、ビアホール（図示せず）や図１２に示すように、立体回路モジュールの支持部材の枠部５４０、５５０、５６０の外周側面に、例えばスクリーン印刷法や銅箔等を貼り付けた後にエッチング加工等で形成した層間接続電極６１０等で接続される。
このようにして作製された積層立体回路モジュールは、第１ランドを介して電気的に接続するメモリーカード等の電子回路装置や携帯機器等に組み込んで利用することができる。
以上の説明においては、３つの立体回路モジュールを積み重ねた積層立体回路モジュールの製造方法について述べたが、これを図３に示す立体回路モジュールや図４および図５に示す電子部品を複数個搭載する立体回路モジュール等に適用し、任意の積層数からなる積層立体回路モジュールを製造してもよい。
本発明によれば、特別な接合部材等を用いないで、電子部品の押し込みと同時に一体的に形成された立体配線を有する立体回路モジュールを積層した積層立体回路モジュールを容易に、効率よく、安定して製造することができる。
なお、上記各実施の形態において、支持部材の枠部に窪み部と側面間に貫通孔や枠部の第１ランドが設けられない部分に溝を形成してもよい。例えば、電子部品で押しのけられた被覆層や被覆シートの樹脂材料を、圧縮や収縮で吸収できない場合に、貫通孔や溝により、排出することができるため、加圧力の不均一による変形や気泡等の残留を防ぐことができる。
また、上記各実施の形態における立体回路モジュールおよび積層立体回路モジュールをメモリーカード、ＩＣカード、携帯機器や携帯端末等に用いることにより、より一層の小型軽量化または高容量化した携帯端末機器を実現できる。
本発明の立体回路モジュールは、薄型で電子部品等を高密度実装する携帯機器等や電子回路装置等に搭載される回路モジュール等の分野において有用である。
本発明の第１の実施の形態に係る立体回路モジュールの断面図 本発明の第１の実施の形態に係る立体回路モジュールの外観斜視図 本発明の第１の実施の形態の別の例に係る立体回路モジュールの断面図 本発明の第１の実施の形態の別の例に係る立体回路モジュールの断面図 本発明の第１の実施の形態の別の例に係る立体回路モジュールの断面図 本発明の第１の実施の形態に係る立体回路モジュールの製造方法を説明する断面図 本発明の第１の実施の形態に係る立体回路モジュールの製造方法を説明する外観斜視図 本発明の第１の実施の形態に係る立体回路モジュールの押圧工程を説明する断面図 本発明の第１の実施の形態の別の例に係る立体回路モジュールの押圧工程を説明する断面図 本発明の第２の実施の形態に係る積層立体回路モジュールおよびその製造方法を説明する断面図 本発明の第２の実施の形態に係る積層立体回路モジュールの製造方法の押圧状態を説明する断面図 本発明の第２の実施の形態に係る積層立体回路モジュールの外観斜視図 従来の回路モジュール基板の断面図 従来の立体回路構造を有する回路モジュール基板の断面図
符号の説明
１００，３３０，３５０，４３０，５１０，５２０，５３０ 立体回路モジュール
１１０，２８０，３６０ 支持部材
１２０，２９０，３７０，５４０，５５０，５６０ 枠部
１２０Ａ （枠部の）上面
１２０Ｂ （枠部の）下面
１３０，３００ 底部材
１４０，１５０，３１０，３９０，３９０Ａ，３９０Ｂ，４００，４００Ａ，４００Ｂ 窪み部
１６０，１７０，５４０Ａ，５４０Ｂ，５５０Ａ，５５０Ｂ，５６０Ａ，５６０Ｂ 被覆層
１８０，１９０，４７０，４８０ 配線パターン
２００，２３０，５７０Ａ，５７０Ｂ，５８０Ａ，５８０Ｂ，５９０Ａ，５９０Ｂ 第１ランド
２１０，２４０ 第２ランド
２２０，２５０ 配線部
２６０，２７０，３２０，３３０Ａ，３３０Ｂ，３４０Ａ，３４０Ｂ，４１０Ａ，４１０Ｂ，４２０Ａ，４２０Ｂ 電子部品
２６０Ａ，２７０Ａ （突起状の）電極
３８０ 仕切枠部
４３０，４３５ 中間構造体
４４０，４９０，５００ 押圧機
４４０Ａ，４９０Ａ，５００Ａ 上型
４４０Ｂ，４９０Ｂ，５００Ｂ 下型
４５０，４６０ 被覆シート
６００ 積層立体回路モジュール
６１０ 層間接続電極

Claims (9)

  1. 周囲の枠部と窪み部を有する支持部材と、
    前記支持部材の前記枠部上を覆い前記窪み部を埋めるように配設された、前記支持部材よりも軟化温度が低く粘着性を有する樹脂材料からなる被覆層と、
    前記被覆層上に設けられた、前記枠部上部の第１ランドと前記窪み部上部の第２ランドおよび前記第１ランドと前記第２ランド間を接続する配線部からなる配線パターンと、
    片面に突起状の電極を有し、前記配線パターンの前記第２ランドと前記突起状の電極が接続され、前記被覆層に粘着されて前記窪み部内に収容された電子部品と
    を備えていることを特徴とする立体回路モジュール。
  2. 前記支持部材の厚み方向の両面に前記枠部と前記窪み部を有することを特徴とする請求項１に記載の立体回路モジュール。
  3. 前記支持部材の前記枠部と仕切枠部よって前記窪み部が複数個に分割されていることを特徴とする請求項１に記載の立体回路モジュール。
  4. 前記樹脂材料が、前記支持部材よりも軟化温度が低い熱可塑性樹脂であることを特徴とする請求項１に記載の立体回路モジュール。
  5. 請求項１または請求項２に記載の立体回路モジュールが複数個積み重ねられ、当接する前記支持部材の前記枠部上の前記被覆層同士が互いに固着することにより前記配線パターンの前記第１ランド同士を接続して、積層されていることを特徴とする積層立体回路モジュール。
  6. 周囲の枠部と窪み部を有する支持部材を形成する工程と、
    前記支持部材の前記枠部上を覆い前記窪み部を埋めるように、前記支持部材よりも軟化温度が低く粘着性を有する樹脂材料により被覆層を形成する工程と、
    前記被覆層上に、前記枠部上部の第１ランドと前記窪み部上部の第２ランドおよび前記第１ランドと前記第２ランド間を接続する配線部からなる配線パターンを形成する工程と、
    前記被覆層上に、前記配線パターンの前記第２ランドと電子部品の片面に形成された突起状の電極を接続し、前記電子部品を搭載する工程と、
    前記樹脂材料の軟化温度以上に加熱し所定の圧力で、前記被覆層上に搭載された前記電子部品を前記窪み部内の前記被覆層内に押し込む工程と
    を具備することを特徴とする立体回路モジュールの製造方法。
  7. 周囲の枠部と窪み部を有する支持部材を形成する工程と、
    少なくとも前記支持部材の前記枠部上と前記窪み部上は覆う前記支持部材よりも軟化温度が低く粘着性を有する樹脂材料からなる被覆シート上に、前記枠部位置の第１ランドと前記窪み部位置の第２ランドおよび前記第１ランドと前記第２ランド間を接続する配線部からなる配線パターンを形成した後、前記第２ランドと電子部品の片面に形成された突起状の電極を接続し、前記電子部品を搭載する工程と、
    前記電子部品が搭載された前記被覆シートを前記配線パターンの前記第１ランドが前記枠部位置に、前記第２ランドおよび前記電子部品を前記窪み部位置に、前記支持部材と重ね合わせる工程と、
    前記樹脂材料の軟化温度以上に加熱し所定の圧力で、前記支持部材の前記窪み部位置に前記被覆シートと前記電子部品を一体に前記窪み部内に押し込む工程と
    を具備することを特徴とする立体回路モジュールの製造方法。
  8. 請求項１または請求項２に記載の複数個の立体回路モジュールを、前記支持部材の前記枠部を介して重なるように複数個積み重ね、前記樹脂材料の軟化温度以上に加熱し所定の圧力で、前記立体回路モジュールの前記支持部材の前記枠部の前記被覆層同士を互いに固着させることにより前記配線パターンの前記第１ランド同士を接続させて、積層する工程を具備することを特徴とする積層立体回路モジュールの製造方法。
  9. 請求項１から請求項５までのいずれかに記載の立体回路モジュールおよび積層立体回路モジュールを用いた携帯端末機器。
JP2004240466A 2004-08-20 2004-08-20 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法 Expired - Fee Related JP4285364B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004240466A JP4285364B2 (ja) 2004-08-20 2004-08-20 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
CN200510085118XA CN1738512B (zh) 2004-08-20 2005-07-20 立体电路模块和用其的叠层立体电路模块及其制造方法
US11/196,269 US7759784B2 (en) 2004-08-20 2005-08-04 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004240466A JP4285364B2 (ja) 2004-08-20 2004-08-20 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2006060024A true JP2006060024A (ja) 2006-03-02
JP4285364B2 JP4285364B2 (ja) 2009-06-24

Family

ID=35908876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004240466A Expired - Fee Related JP4285364B2 (ja) 2004-08-20 2004-08-20 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法

Country Status (3)

Country Link
US (1) US7759784B2 (ja)
JP (1) JP4285364B2 (ja)
CN (1) CN1738512B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117501A (ja) * 2007-11-05 2009-05-28 Yaskawa Electric Corp Ｉｃチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置
JP2013535834A (ja) * 2010-07-23 2013-09-12 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172385B2 (ja) * 2008-02-25 2013-03-27 株式会社ワコム 表示機能付き入力装置及び携帯型電子機器
US7939369B2 (en) * 2009-05-14 2011-05-10 International Business Machines Corporation 3D integration structure and method using bonded metal planes
JPWO2012077280A1 (ja) * 2010-12-09 2014-05-19 パナソニック株式会社 三次元集積回路の設計支援装置及び設計支援方法
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
JP6358132B2 (ja) * 2015-03-03 2018-07-18 オムロン株式会社 立体回路構造体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
EP0598914B1 (en) * 1992-06-05 2000-10-11 Mitsui Chemicals, Inc. Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JPH09107067A (ja) 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
JP2001250902A (ja) 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
JP4436582B2 (ja) 2000-10-02 2010-03-24 パナソニック株式会社 カード型記録媒体及びその製造方法
TW473947B (en) * 2001-02-20 2002-01-21 Siliconware Precision Industries Co Ltd Substrate structure of semiconductor packaging article
JP2002299553A (ja) 2001-03-29 2002-10-11 Citizen Watch Co Ltd モジュール及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117501A (ja) * 2007-11-05 2009-05-28 Yaskawa Electric Corp Ｉｃチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置
JP2013535834A (ja) * 2010-07-23 2013-09-12 テッセラ，インコーポレイテッド 組立て後に平坦化される超小型電子素子
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9099479B2 (en) 2010-07-23 2015-08-04 Tessera, Inc. Carrier structures for microelectronic elements
KR101619942B1 (ko) 2010-07-23 2016-05-12 테세라, 인코포레이티드 어셈블리 후 평탄화를 갖는 미세전자 엘리먼트
US9659812B2 (en) 2010-07-23 2017-05-23 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9966303B2 (en) 2010-07-23 2018-05-08 Tessera, Inc. Microelectronic elements with post-assembly planarization
US10559494B2 (en) 2010-07-23 2020-02-11 Tessera, Inc. Microelectronic elements with post-assembly planarization

Also Published As

Publication number Publication date
CN1738512B (zh) 2011-12-21
JP4285364B2 (ja) 2009-06-24
CN1738512A (zh) 2006-02-22
US20060038274A1 (en) 2006-02-23
US7759784B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
JP4208631B2 (ja) 半導体装置の製造方法
US10779415B2 (en) Component embedding in thinner core using dielectric sheet
JP2006073763A (ja) 多層基板の製造方法
CN103747616B (zh) 元器件内置模块
JPH1056099A (ja) 多層回路基板およびその製造方法
JP2012191204A (ja) プリント配線板の製造方法
JP2007053360A (ja) 半導体素子埋め込み支持板の積層構造
WO2006027981A1 (ja) 立体的電子回路装置とそれを用いた電子機器およびその製造方法
US9480172B2 (en) Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board
US10743422B2 (en) Embedding a component in a core on conductive foil
TW201414372A (zh) 晶片封裝基板和結構及其製作方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
US7759784B2 (en) 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
CN105448856A (zh) 芯片封装结构、制作方法及芯片封装基板
JP4694007B2 (ja) 三次元実装パッケージの製造方法
CN107295746A (zh) 器件载体及其制造方法
JP2003298234A (ja) 多層配線板及びその製造方法、ならびに配線基板
US7915541B2 (en) Multilayer interconnection substrate and manufacturing method therefor
WO2011043382A1 (ja) 回路基板及びその製造方法
JP2003197822A (ja) 配線基板、多層配線基板およびそれらの製造方法
JP5772134B2 (ja) 回路基板、その製造方法および半導体装置
JPH0997964A (ja) プリント配線板及びその製造方法
JP6387226B2 (ja) 複合基板
CN211404489U (zh) 叠层板及立体封装结构
JP2009158641A (ja) 部品内蔵モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees