CN1230046C - 布线基板、半导体装置及其制造、检测和安装方法 - Google Patents

布线基板、半导体装置及其制造、检测和安装方法 Download PDF

Info

Publication number
CN1230046C
CN1230046C CNB008033110A CN00803311A CN1230046C CN 1230046 C CN1230046 C CN 1230046C CN B008033110 A CNB008033110 A CN B008033110A CN 00803311 A CN00803311 A CN 00803311A CN 1230046 C CN1230046 C CN 1230046C
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
substrate
limit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008033110A
Other languages
English (en)
Other versions
CN1339243A (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1339243A publication Critical patent/CN1339243A/zh
Application granted granted Critical
Publication of CN1230046C publication Critical patent/CN1230046C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的课题是一种半导体装置，它包括基板(10)。基板(10)形成有布线图形(12)，具有第1部分(14)和在平面上重叠在第1部分(14)上的第2部分(16)；第1部分(14)具有作为定位基准的边(22)、(24)、(26)、(28)；第2部分(16)呈避开第1部分(14)的边(22)、(24)、(26)、(28)与第1部分(14)重叠的形状。

Description

布线基板、半导体装置及其制造、 检测和安装方法
技术领域
本发明涉及布线基板、半导体装置及其制造、检测和安装方法。
背景技术
将一片基板上装载有半导体芯片的第1部分弯折，使其与设置有外部端子的第2部分粘结，或将装载有半导体芯片的第1基板键合到设置有外部端子的第2基板上的结构的封装正在被开发。由于借助这些封装可以缩小平面形状，扩大基板的面积，因而有增加布线图形设计的自由度的优点，并能简单地构成层叠多个半导体芯片的叠层结构。
但是，正确地弯曲基板，将其重叠到正确的位置上是困难的。或者说，将多个基板键合到正确的位置是困难的。因此，在基板之中，由于重叠在其上的部分比形成外部端子的部分突出，所以存在封装的外形因产品而异的情形。这种场合，由于封装外形与外部端子的相对位置因产品而异，因而不能够以外形作基准进行外部端子的位置对准。
发明内容
本发明正是为了解决上述问题的，其目的在于提供能简单地进行位置对准的布线基板、半导体装置及其制造、检测和安装方法。
(1)本发明的布线基板可形成有布线图形，并且有第1部分和与上述第1部分在平面上重叠的第2部分，
上述第1部分有用作定位基准的端部，
上述第2部分与避开上述第1部分的上述端部的区域在平面上呈重叠的形状。
另外，所谓平面上重叠，不一定限于接触重叠的方式。根据本发明，第2部分避开作为定位基准的端部与第1部分在平面上呈重叠的形状。因此，尽管第2部分与第1部分在平面上重叠，也能利用第1部分上作为定位基准的端部进行定位。
(2)在该布线基板中，
上述作为定位基准的端部，可含有互相正交的两条边。
据此，能依据两条边决定平面上的位置。
(3)在该布线基板中，
上述第1部分可包括呈矩形的主体部分和带有上述端部、并从上述主体部分的至少一条边延伸设置的凸部。
据此，可利用凸部，详细地说，利用凸部的两条边决定平面上的位置。
(4)在该布线基板中，
上述凸部由与上述主体部分为界的边、对与上述主体部分为界的边在垂直方向延伸的第1边、以及与上述主体部分为界的边平行的前端的第2边所围成的区域构成，作为上述定位基准的端部可包括上述第1边和上述第2边。
(5)在该布线基板中，
上述第1部分中的上述主体部分有未设置上述凸部的边，
上述第2部分可与未设置上述凸部的边相邻配置。
(6)在该布线基板中，
上述第2部分可有与上述第1部分的上述凸部相向的凹部。
(7)在该布线基板中，
可有多个作为上述定位基准的端部，其中至少一个上述端部形成了避开上述第1部分的上述主体部分的上述凸部的部分。
(8)在该布线基板中，
上述第1部分可形成比上述第2部分大的形状，上述正交的两条边形成上述第1部分的角顶。
(9)在该布线基板中，
上述第1部分其夹角可成直角，并形成包括上述正交的两条边的凹状端部。
(10)在该布线基板中，
上述多个端部可形成多个孔。
(11)在该布线基板中，
可在上述第1部分上连续延伸设置上述第2部分。
(12)在该布线基板中，
从上述第1部分分离，形成上述第2部分，上述第1和第2部分可由上述布线图形进行连接。
据此，由于第1和第2部分分离，所以能够容易地在这两者之间弯曲或弯折基板。
(13)本发明的半导体装置包括至少一块半导体芯片；以及
具有第1部分和以与上述第1部分在平面上重叠的方式配置的第2部分，并装载有上述半导体芯片的基板，
上述第1部分具有作为定位基准的端部，
上述第2部分呈避开上述第1部分的上述端部的形状。
另外，所谓平面上重叠，不一定限于接触重叠的方式。根据本发明，第2部分呈避开作为定位基准的端部的形状。因此，尽管第2部分与第1部分在平面上重叠，也能利用第1部分上的作为定位基准的端部进行定位。
(14)在该半导体装置中，
可在上述第1部分上设置多个外部端子。
据此，由于第1部分上作为定位基准的端部与外部端子的相对位置固定，因而能利用作为定位基准的端部，简单地进行外部端子定位。此后，在检测半导体装置的电学特性时，只要将半导体装置插入插座中就可以了。另外，在向电路基板上安装半导体装置时，还能减少由外部端子的位置偏离而导致的废品产生率。
(15)在该半导体装置中，
可应用布线基板作为上述基板，
(16)在本发明的电路基板上，装载了上述半导体装置。
(17)本发明的电子装置具有上述半导体装置。
(18)本发明的半导体装置的制造方法，包括在上述布线基板上装载至少一块半导体芯片，在上述布线基板的上述第1部分上重叠上述第2部分的工序。
另外，所谓重叠，系指在平面上重合的形式，不一定限于接触重叠的方式。根据本发明，第2部分呈避开作为定位基准的端部与第1部分重叠的形状。借助这样得到的半导体装置，尽管将第2部分重叠到了第1部分上，也能够利用第1部分上作为定位基准的端部进行定位。
(19)本发明的半导体装置的检测方法，包括利用作为上述定位基准的多个端部，对上述半导体装置进行位置对准的工序；以及
检测上述半导体装置的电学特性的工序。
根据本发明，能够利用第1部分上作为定位基准的端部进行定位和进行检测。
(20)本发明的半导体装置的安装方法，包括利用作为上述定位基准的多个端部，对上述半导体装置进行位置对准的工序；以及
将上述半导体装置安装到电路基板上的工序。
根据本发明，能够利用第1部分上作为定位基准的端部，简单地进行供安装之用的定位。
本发明的布线基板具有：具有由矩形构成的主体部分的基板；以及形成在上述基板上的布线图形，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状。
此外，本发明的布线基板也可以具有：基板，具有第1部分、以及用于平面地重叠于上述第1部分上的第2部分；以及布线图形，形成于上述基板上，上述第1部分具有：主体部分，成为矩形；以及凸部，从上述主体部分的至少一边延伸设置并具有成为定位基准的端部，上述第2部分具有将上述凸部配置于内侧的凹部，成为与上述端部在平面上不重叠的形状。
本发明的半导体装置具有：具有由矩形构成的主体部分的基板；形成在上述基板上的布线图形；以及配置在上述基板上的半导体芯片，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状。
此外，本发明的半导体装置也可以具有：基板，具有第1部分、以及用于平面地重叠于上述第1部分上的第2部分；至少1个半导体芯片，配置于上述基板上；以及布线图形，形成于上述基板上，上述第1部分具有：主体部分，成为矩形；以及凸部，从上述主体部分的至少一边延伸设置并具有成为定位基准的端部，上述第2部分具有将上述凸部配置于内侧的凹部，成为与上述端部在平面上不重叠的形状。
本发明的电路基板装载有上述半导体装置。
此外，本发明的电子装置包括上述半导体装置。
本发明的半导体装置的制造方法包括：准备工序，准备布线基板，该布线基板具有：具有由矩形构成的主体部分的基板；以及形成在上述基板上的布线图形，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状；以及层叠工序，至少装载一块半导体芯片，将上述第2部分层叠到上述布线基板的上述第1部分上。
此外，本发明的半导体装置的制造方法也可以包括：准备工序，准备布线基板，该布线基板具有：基板，具有第1部分、以及用于平面地重叠于上述第1部分上的第2部分；以及布线图形，形成于上述基板上，上述第1部分具有：主体部分，成为矩形；以及凸部，从上述主体部分的至少一边延伸设置并具有成为定位基准的端部，上述第2部分具有将上述凸部配置于内侧的凹部，成为与上述端部在平面上不重叠的形状；以及层叠工序，至少装载一块半导体芯片，将上述第2部分层叠到上述布线基板的上述第1部分上。
本发明的半导体装置的检测方法，包括：利用成为上述定位基准的端部，对半导体装置的位置进行对准的工序，其中该半导体装置具有：具有由矩形构成的主体部分的基板；形成在上述基板上的布线图形；以及配置在上述基板上的半导体芯片，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状；以及检测上述半导体装置的电学特性的工序。
此外，本发明的半导体装置的检测方法也可以包括：利用成为上述定位基准的端部，对半导体装置的位置进行对准的工序，其中该半导体装置具有：基板，具有第1部分、以及用于平面地重叠于上述第1部分上的第2部分；至少1个半导体芯片，配置于上述基板上；以及布线图形，形成于上述基板上，上述第1部分具有：主体部分，成为矩形；以及凸部，从上述主体部分的至少一边延伸设置并具有成为定位基准的端部，上述第2部分具有将上述凸部配置于内侧的凹部，成为与上述端部在平面上不重叠的形状；以及检测上述半导体装置的电学特性的工序。
本发明的半导体装置的安装方法包括：利用成为上述定位基准的端部，对半导体装置的位置进行对准的工序，其中该半导体装置具有：具有由矩形构成的主体部分的基板；形成在上述基板上的布线图形；以及配置在上述基板上的半导体芯片，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状；以及将上述半导体装置安装到电路基板上的工序。
此外，本发明的半导体装置的安装方法也可以包括：利用成为上述定位基准的端部，对半导体装置的位置进行对准的工序，其中该半导体装置具有：基板，具有第1部分、以及用于平面地重叠于上述第1部分上的第2部分；至少1个半导体芯片，配置于上述基板上；以及布线图形，形成于上述基板上，上述第1部分具有：主体部分，成为矩形；以及凸部，从上述主体部分的至少一边延伸设置并具有成为定位基准的端部，上述第2部分具有将上述凸部配置于内侧的凹部，成为与上述端部在平面上不重叠的形状；以及将上述半导体装置安装到电路基板上的工序。
附图说明
图1是应用本发明的第1实施例的半导体装置的制造方法的说明图。
图2是应用本发明的第1实施例的半导体装置及其检测或安装方法的示意图。
图3是安装有应用本发明的第1实施例的半导体装置的电路基板的示意图。
图4是应用本发明的第2实施例的半导体装置的制造方法的说明图。
图5是应用本发明的第2实施例的半导体装置及其检测或安装方法的示意图。
图6是用于说明应用本发明的第2实施例的变例的半导体装置图。
图7是应用本发明的第3实施例的半导体装置的示意图。
图8是应用本发明的第4实施例的半导体装置及其检测或安装方法的示意图。
图9是应用本发明的第5实施例的半导体装置的示意图。
图10是具有用本发明的方法制造的半导体装置的电子装置的示意图。
具体实施方式
以下参照附图对本发明的实施例进行说明。
(第1实施例)
图1是应用本发明的第1实施例的半导体装置的制造方法的说明图，图2是本实施例的半导体装置及其检测或安装方法的说明图，图3是安装有本实施例的半导体装置的电路基板的示意图。
(关于基板)
在本实施例的半导体装置中，使用了如图1所示的基板10。基板10用作供至少装载1个(图1中为多个)半导体芯片40、42的中介板。作为基板10的材料，可以是有机类或无机类的任何一类材料，也可以是由它们的复合结构构成的材料。作为由有机材料形成的基板10，例如可举出由聚酰亚胺树脂构成的2层或3层等的柔性基板。基板10，当使其弯曲时最好使用柔软性的某种柔性基板。作为柔性基板，可使用被称作FPC(Flexible Printed Circuit，柔性印刷电路)的基板、被称作玻璃环氧带的基板或者在TAB(Tape Automated Bonding，带式自动键合)技术中使用的带状基板。另外，作为由无机材料形成的基板10，例如可举出陶瓷基板或玻璃基板。作为有机和无机材料的复合结构，例如可举出玻璃环氧基板。这些基板可以是多层基板或组合基板。
在基板10的一个面上，形成了布线图形12。布线图形12能够用铜之类的导电材料形成。布线图形12最好是用焊锡、锡、金、镍或它们的复合材料等电镀而成。在有布线图形12形成的情况下，可称基板10为布线基板。
也可用粘结剂(图中未示出)将布线图形12粘贴到基板10上，构成3层基板。或者不使用粘结剂，而将布线图形12形成在基板10上，构成2层基板。对布线图形12，除肩台部等电连接部分外，最好用图中未示出的抗蚀剂等保护膜覆盖。
基板10包括第1部分14和第2部分16。第2部分16如图2所示，重叠在第1部分14上。详言之，将第1和第2部分14、16之间的区域弯曲或弯折而使第1和第2部分14、16重叠起来。或者，使第1和第2部分14、16分离，由布线图形12将两者连接起来。关于该例，将在下面的实施例中进行说明。另外，第1和第2部分14、16，虽然因两者相接触而有了平面的重叠部分，但是也可不使两者接触，呈非接触状态。
第1部分14包括呈矩形的主体部分17和至少一个(图1中为多个)凸部18。凸部18从主体部分17的边延伸出来。在图示的例中，凸部18是从呈矩形的主体部分17的一条边(是假想的边，而非实际的边)在垂直方向延伸设置的，但不限于此，也可在与垂直方向不同的方向延伸设置。在图1中，是以第1部分14中的、从第2部分16以相同宽度形成的区域作为主体部分，主体部分17呈矩形，凸部18分别由它的平行的两条边(在图1中为上下两条边)形成。另外从上述两个凸部18和上述主体部分17相重合的区域，在与第2部分16相反的方向形成了凸部20。
凸部18包括与主体部分17的一条边相平行的端部边22，以及与主体部分17的边正交的方向上延伸的边24。也就是说，这些边22、24相互正交。同样，凸部20包括与主体部分17的一条边平行的端部边26和与主体部分17的边正交的方向上延伸的边28。这些边26、28相互正交。另外，凸部18的边22和凸部20的边26，在各自的延长线上相互正交。
凸部18的边24和凸部20的边28形成了凹状端部30，边24和边28的夹角成直角。
包含有凸部18的边22、24的端部、包含有凸部20的边26、28的端部、包含有凸部18、20的边24、28的端部或者包含有凸部18、20的边22、26的端部形成了定位基准。详细地说，在正交方向延伸的两条边22、24，在正交方向延伸的两条边26、28，在正交方向延伸的两条边24、28以及在正交方向延伸的两条边22、26之中，至少任何两条边或者两条以上的多条边形成了定位基准。
由于这些定位基准决定了与外部端子之间的位置，所以在进行后面所述的半导体装置的检测或半导体装置的安装时，由包含定位基准的基板的外形能够简单地决定外部端子的正确位置。
在第1部分14中，设置了多个外部端子44。另外，在第1部分14中，至少装载了一个半导体芯片42。半导体芯片42的安装方式，将在后面的半导体装置说明中进行叙述。
第2部分16呈避开第1部分14中的作为定位基准的端部(上面已述及)与第1部分14重叠的形状。在图1所示的例子中，第2部分16呈与第1部分14中的除去凸部18、20外的区域大致相等的形状。通过将第2部分16形成这样的形状，第1和第2部分14、16如图2所示那样重叠起来时，第2部分16就不从第1部分14的作为定位基准的端部突出出来。
另外，第2部分16与在说明第1部分14的凸部18时所定义的主体部分17的、避开凸部18的部分相邻配置。在图1所示的例中，第2部分16以与第1部分14连接成一体的形式而形成。还有，在第1和第2部分14、16之间可形成图中未示的狭缝。由于形成狭缝，基板10就易于在第1和第2部分14、16之间弯曲或弯折。
在第2部分16上，至少装载1个(或多个)半导体芯片40。半导体芯片40的安装方式将在后面的半导体装置说明中进行叙述。
另外，上述主体部分17是一个例子，主体部分的定义不限于此。例如，在图1中，当将第1部分14之中、以与第2部分16相同宽度形成的区域(包括凸部20的区域)作为主体部分时，可以说凸部18分别从平行的两条边(在图1中为上下两边)形成。或者，将上述两个凸部18与以同凸部18相同的宽度在其间进行连接的区域相重合的区域作为主体部分，凸部20可以在该主体部分上、在与第2部分16相反的方向上形成。在这种场合，可从呈矩形的主体部分的一条边(是假想的边，而不是真实的边)、以比主体部分的边长为短的宽度分别延伸设置凸部18、20。
或者，主体部分也可指与第2部分16的宽度无关的、由凸部18、20围成的矩形部分(例如主体部分17)。
(关于半导体装置的制造方法)
关于本实施例的半导体装置的制造方法，首先在上述基板10上至少装载1个或多个半导体芯片40，42。例如，在基板10的第1部分14上安装半导体芯片42，在第2部分16上安装半导体芯片40。此工序是在基板10呈平面状态，即不使之弯曲的状态下进行的。
然后，将第2部分16重叠到第1部分14上。例如，使第1和第2部分14、16之间的区域弯曲或弯折，将第2部分16重叠到第1部分14上。
另外，可以包括设置多个外部端子44(参照图3)的工序。例如，设置经在基板10上形成的通孔11、在与布线图形12的形成面相反的一侧突出的外部端子44。外部端子44可以由焊锡等形成。也可在通孔11内设置焊锡，并使其熔融，依靠表面张力形成球，或者在通孔11内设置导电材料，在其上放置焊锡球。还可对通孔11的表内面进行电镀以形成通孔。
这种场合，由于通孔11的形成位置就是外部端子的设置位置，所以作为例子，如果在制造基板时用同一工序的金属模具对上述基板的定位基准和通孔11进行冲压加工，便能够较正确地定出相互位置。在不能用同一工序形成的场合，可在形成通孔11的同时，形成位置基准孔，再通过后加工，根据该位置基准孔形成基板的定位基准。
(关于半导体装置)
图3是本实施例的半导体装置示意图。该半导体装置包括基板10以及至少1个或多个半导体芯片40、42。基板10的情形如上所述。
在基板10上形成了多个通孔11。通孔11用于将多个外部端子44与布线图形12进行电连接。可以经通孔11，将从基板10上与有布线图形12形成的面相反一侧的面突出的外部端子44与布线图形12进行电连接。例如，若布线图形12呈在通孔11上通过的方式，那末就能经通孔11在布线图形12上设置外部端子44。
外部端子44可用焊锡等形成。可以使充填在通孔11内的焊锡熔融，依靠表面张力形成球，或者将焊锡球放在设置于通孔11内的导电材料内。也可对通孔11的内表面进行电镀以形成通孔。
另外，也可使通孔11上形成的布线图形12弯曲到通孔11中，作为外部端子使用。例如，可以用金属模具使布线图形12的一部分进入通孔11的内部，并从基板10上与有布线图形12形成面相反一侧的面突出出来，以该突出的部分作外部端子。或者，不是特意地形成外部端子，而是利用安装母板时涂布在母板一侧的焊膏，由其熔融时的表面张力最终形成外部端子。这种半导体装置是在安装于电路基板的面上形成用于形成外部端子的肩台部的、所谓的肩台网格阵列型半导体装置。
如图3所示，弯曲基板10，使半导体芯片40、42呈重叠状态。这样做可以将半导体装置小型化。半导体芯片40、42，最好是用粘结剂46等进行粘结，或者用机械的方法固定。
在本实施例中，半导体芯片40、42是用各向异性导电膜32粘结到布线图形12上。对半导体芯片40的安装形式虽无特别限制，但在采用倒装键合的场合，半导体芯片40被装载到布线图形12上。然后，将半导体芯片40的电极(最好是凸点)粘结到布线图形12上。作为粘结的手段，除各向异性导电膜32之外，还可使用各向异性导电粘结剂，导电树脂膏(含银膏的树脂等)。或者利用Au-Au、Au-Sn、焊锡等金属键合，或利用绝缘树脂的收缩力使电极(最好是凸点)与布线图形12相粘合。或者，也可以是利用引线键合的正装型安装，或采用像连接指那样的TAB安装方式。
布线图形12中在第1部分14上形成的图形与在第2部分16上形成的图形可以局部地呈镜像对称形状，或者局部地有相同的形状。这样一来，可以共用在基板10上形成布线图形12时所采用的设计数据、掩模，以降低布线基板制造的初期费用。
在本实施例中，基板10受到弯曲。以使基板10上装载半导体芯片40、42的面处于内侧的形式使基板10弯曲。基板10是在两个半导体芯片40、42之间弯曲的。另外，如图2所示，基板10的第2部分16呈不从基板10的第1部分14的凸部18、20突出的样子。因此，至少可以利用凸部18、20的边22、24、26、28之中的正交的两条边，简单地对半导体装置的位置进行对准。
布线图形12，在第1和第2部分14、16上有局部镜像对称的形状时，半导体芯片40、42可有镜像对称的电路结构。或者，布线图形12，在第1和第2部分14、16上局部地包含相同的形状时，半导体芯片40、42可有相同的电路结构。
当半导体芯片40、42有镜像对称的电路结构或有相同的电路结构时，可以从同一外部端子44对各个元件进行电连接。在半导体芯片40、42是存储器的场合，很容易用同一外部端子44，使地址端子和数据端子共有化。
例如，当半导体芯片40、42为存储器时，可以从同一外部端子44，对各个存储器的相同地址的存储单元进行信息读出或写入。通过仅在片选端子的连接方面将半导体芯片40、42分离，可以用同一外部端子排列分别控制多个(例如两个)半导体芯片。
根据本实施例，由于可以使用廉价的单面基板制造叠层结构的半导体装置，所以能够降低成本。本实施例中的说明内容，也可在可能限度内在下面的实施例中得到应用。
在本实施例中，虽对有外部端子的半导体装置进行了叙述，但也可以将基板的一部分延伸出来，并从此处期求实现外部连接。也可以将基板的一部分作连接器的引线，将连接器安装到基板上，再将基板上的布线图形本身同其他电子装置进行连接。
(关于半导体装置的检测方法)
图2是本实施例的半导体装置的检测方法的说明图。如上所述，本实施例的半导体装置可以利用基板10上第1部分14的凸部18、20进行位置对准。因此，只需将半导体装置插入图中未给出的插座中，就能简单地检测半导体装置的电学特性。
例如，在图2所示的例中，图中未给出的插座具有导轨50、52、54。导轨50、52与凸部18衔接，导轨54与凸部20衔接。插座也可在具有导轨50、52、54的同时，具有销钉56，或者用销钉56将它们取而代之。销钉56插在由凸部20和两个凸部18形成的两个凹部30(由在正交方向延伸的边24、28形成)中。
这样，将凸部18、20的边22、24、26、28之中的在正交方向延伸的任何两条边与导轨50、52、54中的至少1个，或与一对销钉56相衔接，就能简单地对半导体装置1进行定位。导轨50、52、54可以不是图中所示的凹型，而是能将至少两条边固定的结构，也可如图所示，以最少位于两个地方的销钉56作为导轨。这样，由于能够确定外部端子44等的、为了与半导体装置1的内部实现电连接的部分与探头或插座的位置，所以此后接触它们，就能对半导体装置1进行检测。
(关于半导体装置的安装方法、电路基板)
图3是安装有本实施例的半导体装置的电路基板的示意图。在图3中，半导体装置1被安装在电路基板2上。电路基板2一般用诸如玻璃环氧基板等。在电路基板2上，由例如铜构成的布线图形3形成了所需电路，将这些布线图形3与半导体装置1的外部端子进行连接，就能使它们实现电导通。
用在上述的半导体装置的检测方法中说明的内容，可以简单地对半导体装置1进行位置对准。因此，能够正确地将外部端子44等的、用于同外部进行电连接的部分与电路基板2的布线图形3进行键合，从而能减少因位置偏差导致的废品产生。即，由于平面外观的位置(含外部端子44的位置)在它与上述的定位结构之间能被精确地定出，所以用半导体装置安装机，例如芯片安装器识别定位结构，就能得到外部端子44与布线图形3的正确键合。
本发明不限于上述实施例，也可以是各种变例。以下就其他实施例进行说明。
(第2实施例)
图4是应用本发明的第2实施例的半导体装置的制造方法的说明图，图5是本实施例的半导体装置及其检测或安装方法说明图。图6是本实施例的变形例的半导体装置的制造方法说明图。
在本实施例中，使用了图4所示的基板60。在基板60上形成了布线图形62。另外，基板60包括第1和第2部分64、66。第1和第2部分64、66分离形成，两者由布线图形62连接。最好是在布线图形62上涂布柔性抗蚀剂，使其绝缘。
第1部分64包含有与呈矩形的主体部分的一条边(假想的边，而非真实的边)垂直的方向上延伸、且延伸的宽度小于该边的长度而形成的凸部68。凸部68的端部的边72和与主体部分的边垂直的方向上延伸的边74在正交方向延伸。因此，在检测或安装半导体装置时，利用凸部68，详细而言，利用凸部68的在正交方向延伸的边72、74，可以简单地对外部端子80、检测装置或布线图形3(参照图3)等的位置进行对准。形成了边72、74的多个端部构成了定位基准。
第2部分66具有呈避开第1部分64的凸部68的形状的凹部70。凹部70对着凸部68配置。即，凸部68配置在凹部70的凹部内侧。第2部分66由于是这种形状，所以它呈避开第1部分64的作为定位基准的端部(形成边72、74的端部，或凸部68)与第1部分64重叠的形状。当然，不只是第1部分64，第2部分66也可作定位基准使用。
至于基板60的其他结构，可以应用第1实施例中对基板10进行说明的内容。
关于本实施例的半导体装置的制造方法，首先在上述基板60上装载至少1个或多个半导体芯片76、78。例如，在基板60的第1部分64上安装半导体芯片78，在第2部分66上安装半导体芯片76。此工序是使基板60呈平面状态，即不弯曲的状态下进行的。
然后，将第2部分66重叠在第1部分64上。在本实施例中，由于第1和第2部分64、66分离，所以通过弯曲或弯折布线图形62，将第2部分66重叠到第1部分64上。
另外，还可包括设置多个外部端子80的工序。关于其详细情况，可以应用在第1实施例中说明过的关于外部端子44的内容。
这样制造出来的半导体装置，如图5所示，在第1部分64上形成了凸部68，第2部分66避开突部68重叠在第1部分64上。因此，能够利用凸部68简单地进行位置对准。例如，使图5中给出的导轨82与凸部68衔接，就能进行半导体装置的位置对准。关于其细节，可以应用在第1实施例中说明过的内容。
由于在本实施例中也能简单地进行半导体装置的位置对准，所以能够正确地进行半导体装置的检测和安装工序。详细情况与第1实施例中说明的内容一致。
作为本实施例的变例，如图6所示，第1部分64在呈矩形的主体部分的避开凸部68的部分具有至少1个作为定位基准的端部。详细地说，第1部分64具有多个作为定位基准的端部，其中至少1个端部由凸部68形成，其他端部，至少1个在主体部分的避开凸部68的部分形成。在图示的例子中，在主体部分的避开凸部68的部分形成的作为定位基准的端部，由形成第1部分64的外形的边82、84形成。边82、84在相互正交的方向延伸。
如图6中的双点划线所示，将第2部分66在平面上进行重合时，第1部分64在除凸部68之外的主体部分的所有边(3个边)形成从第2部分66突出出来的形状。或者说，第1部分64，在主体部分的除凸部68之外的两条相邻的边，形成从第2部分突出的形状。据此，在检测或安装半导体装置时，以第1部分64的至少两条相邻的边作基准，就容易在两维方向控制半导体装置的位置。
半导体装置的定位，可通过使端部与插座之类的导轨相衔接进行，或者将第1部分64的各个边82、84作为图像用摄像机等进行识别。另外，借助图像识别的半导体装置的定位，适用于所有的实施例。此外，在利用形成在正交方向延伸的两条边82、84的端部进行定位的同时，利用形成上述边72、74的多个端部或凸部68，可以进一步提高半导体装置的定位精度。
(第3实施例)
图7是应用本发明的第3实施例的半导体装置的示意图。该半导体装置包括具有第1和第2部分92、94的基板90。第1和第2部分92、94重叠在一起。第1和第2部分92、94可以以连续且一体化的形式形成，也可以分离开来。其详细情况已在第1和第2实施例中说明过。在第1和第2部分92、94之间，设置了至少1个或者多个图中未示出的半导体芯片。在第1部分92上，可设置图中未示出的外部端子。
在本实施例中，在第一部分92上形成了多个孔96，供形成多个孔96之用的多个端部形成了半导体装置的定位基准。即，通过将销钉插入孔96内，就能简单地进行半导体装置的定位。
第2部分94，避开第一部分92的孔96(或形成孔96的端部)重叠在第1部分92上。在图7所示的例中，对应于第1部分92的有孔96形成的区域，在第2部分94上形成了切口98。
在本实施例中，由于半导体装置有多个作为定位基准的端部(形成孔96的端部)、所以在半导体装置检测时或安装时，利用它能够对外部端子(图中未给出)、检测装置或布线图形3(参照图3)等正确地进行检测或安装。如果没有孔96，只要有可从外观辨别的部分(基板的角、凸部、凹部等)在第1部分92上形成，也能利用它作定位基准。
(第4实施例)
图8是应用本发明的第4实施例的半导体装置的示意图。该半导体装置包括具有第1和第2部分102、104的基板100。第1和第2部分102、104重叠在一起。第1和第2部分102、104虽可以以连续且一体化的形式形成，但在图8所示的例子中，它们是分离的，两者由布线图形106连接在一起。其详细情况已在第1和第2实施例中说明过。在第1和第2部分102、104之间，设置了至少1个或多个图中未示出的半导体芯片。在第1部分102上，可设置图中未示出的外部端子。
在本实施例中，第1部分102的形状比第2部分104的大。形成第1部分102的外形的边中，两条边108、110在正交方向延伸。在正交方向延伸的边108、110形成了第1部分102的角顶。形成在正交方向延伸的两条边108、110的端部通过与插座之类的导轨112衔接，形成了半导体装置的定位基准。
由于第2部分104比第1部分102小，所以它呈避开第1部分102的作为定位基准的端部、重叠在第1部分102上的形状。
根据本实施例，在形成第1部分102的外形的边之中，利用在正交方向延伸的边108、110，或者利用形成它们的端部，在对半导体装置进行检测时或安装时，就能对外部端子(图中未示出)、检测装置或布线图形(参照图3)等正确地进行检测或安装。
进而，在本实施例中，还可形成在第2实施例中说明过的那样的第1部分，且同时将它一并用作定位装置。
(第5实施例)
图9是应用本发明的第5实施例的半导体装置的示意图。在上述实施例中，对具有第1和第2部分的基板进行了说明，但基板也可具有第3或者更多的部分。在本实施例的半导体装置中使用的基板120就具有第1～第3部分122、124、126。第1和第2部分122、124与上述实施例中说明过的内容相符合。在第1和第2部分122、124上装载了半导体芯片130、132。在该场合，至少要有1个半导体芯片130、132装载于第1和第2部分122、124的至少一方上。
在图9所示的例子中，基板120的第3部分126是从第2部分124延伸设置的，它也可从第1部分122延伸设置。第3部分126也像第2部分那样，形成了避开第1部分122的作为定位基准的端部、与第1部分122重叠的形状。即第3部分126有与第2部分124相同的结构。第1部分122和第2部分124的结构与在上述实施例中说明过的内容相符合。另外，对于外部端子44等的结构，也能够应用在上述实施例中说明过的内容。
根据本实施例，加上在上述实施例中说明过的效果，进而可构成具有多个半导体芯片的半导体装置。
作为具有应用本发明的半导体装置的电子装置，在图10中给出了笔记本型个人计算机200和移动电话300。
在以上所述的实施例中，在不提高总成本的限度内，可以用组合基板或多层基板作为基板。
另外，在上述本发明的构成要素中，可以用“电子元件”替换“半导体芯片”，将电子元件(无论是有源元件或无源元件)像半导体芯片那样安装到基板上制造电子部件。作为制造这样的电子部件所使用的电子元件，例如有光元件、电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器、电位器或者熔断器等。
进而，上面所述的一切实施例，也可以是在基板上混合安装半导体芯片和其他电子元件的半导体装置(安装组件)。
另外，以上所述的实施例，皆是以弯折基板进行层叠为例进行了叙述。本发明并不限于此，对所有的基板层叠方法皆适用。对层叠基板的场合的上下基板的电连接，可以用凸点，也可以用连接器。在该场合，上述基板的定位结构可在有外部端子形成的基板(下基板)上形成，或者，也可在层叠在上面的基板上形成，对于弯折以外的一切结构，皆可应用本发明。

Claims (9)

1.一种布线基板，具有：包含由矩形构成的主体部分的基板；以及形成在上述基板上的布线图形，其特征在于：
上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，
上述第2部分成为与上述端部在平面上不重叠的形状。
2.如权利要求1所述的布线基板，其特征在于：
上述凸部，由与上述主体部分为界的边、相对于与上述主体部分为界的边在垂直方向上延伸的第1边、以及和与上述主体部分为界的边平行的端部第2边所围成的区域构成，作为上述定位基准的端部，包括上述第1边和上述第2边。
3.如权利要求1所述的布线基板，其特征在于：
在上述第1部分上连续地延伸设置着上述第2部分。
4.如权利要求1所述的布线基板，其特征在于：
从上述第1部分分离而形成上述第2部分，上述第1和第2部分由上述布线图形连接而成。
5.一种半导体装置，具有：
包含由矩形构成的主体部分的基板；形成在上述基板上的布线图形；以及配置在上述基板上的半导体芯片，其特征在于：
上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，
上述第2部分成为与上述端部在平面上不重叠的形状。
6.如权利要求5所述的半导体装置，其特征在于：
上述第1部分上设置了多个外部端子。
7.一种半导体装置的制造方法，其特征在于：
包括：准备工序，准备布线基板，该布线基板具有：具有由矩形构成的主体部分的基板；以及形成在上述基板上的布线图形，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状；以及
层叠工序，至少装载一块半导体芯片，将上述第2部分层叠到上述布线基板的上述第1部分上。
8.一种半导体装置的检测方法，其特征在于：
包括：利用成为上述定位基准的端部，对半导体装置的位置进行对准的工序，其中该半导体装置具有：包含由矩形构成的主体部分的基板；形成在上述基板上的布线图形；以及配置在上述基板上的半导体芯片，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状；以及
检测上述半导体装置的电学特性的工序。
9.一种半导体装置的安装方法，其特征在于：
包括：利用成为上述定位基准的端部，对半导体装置的位置进行对准的工序，其中该半导体装置具有：包含由矩形构成的主体部分的基板；形成在上述基板上的布线图形；以及配置在上述基板上的半导体芯片，上述基板具有：第1部分，具有夹着上述主体部分而突出并且端部分别成为定位基准的2个凸部；以及第2部分，用于平面地重叠于上述第1部分上，上述第2部分成为与上述端部在平面上不重叠的形状；以及
将上述半导体装置安装到电路基板上的工序。
CNB008033110A 1999-10-01 2000-09-29 布线基板、半导体装置及其制造、检测和安装方法 Expired - Fee Related CN1230046C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP281424/99 1999-10-01
JP28142499 1999-10-01

Publications (2)

Publication Number Publication Date
CN1339243A CN1339243A (zh) 2002-03-06
CN1230046C true CN1230046C (zh) 2005-11-30

Family

ID=17638979

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008033110A Expired - Fee Related CN1230046C (zh) 1999-10-01 2000-09-29 布线基板、半导体装置及其制造、检测和安装方法

Country Status (7)

Country Link
US (2) US6867496B1 (zh)
EP (1) EP1156705B1 (zh)
KR (2) KR100530911B1 (zh)
CN (1) CN1230046C (zh)
DE (1) DE60026331T8 (zh)
TW (1) TW494503B (zh)
WO (1) WO2001026432A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US7327022B2 (en) * 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JP4425217B2 (ja) * 2003-09-30 2010-03-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 可撓性の重ねられたチップ・アセンブリとその形成方法
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
US7714931B2 (en) * 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
DE102005032740B3 (de) * 2005-07-08 2006-09-28 Siemens Ag Verfahren zum Herstellen einer mikroelektronischen Anordnung
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
EP1961686B1 (en) 2007-02-20 2016-09-14 Iro Ab Yarn tension monitoring and setting system
CA2685080A1 (en) * 2007-04-24 2008-11-06 Flextronics Ap Llc Small form factor modules using wafer level optics with bottom cavity and flip-chip assembly
CN101681085B (zh) * 2007-04-24 2014-11-19 数字光学公司 采用晶片级光学系统的自动聚焦/变焦模块
JP4670855B2 (ja) * 2007-11-08 2011-04-13 セイコーエプソン株式会社 表示装置および時計
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
TWI415227B (zh) * 2009-01-06 2013-11-11 Raydium Semiconductor Corp 晶片封裝結構以及導線架構
JP2010225943A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
JP2012524262A (ja) * 2009-04-15 2012-10-11 アリザント ヘルスケア インク． 深部組織用温度プローブ構造体
US8248523B2 (en) * 2009-11-05 2012-08-21 Flextronics Ap, Llc Camera module with fold over flexible circuit and cavity substrate
US8545114B2 (en) 2011-03-11 2013-10-01 Digitaloptics Corporation Auto focus-zoom actuator or camera module contamination reduction feature with integrated protective membrane
GB201104897D0 (en) 2011-03-23 2011-05-04 Immunobiology Ltd Method for the production of protein complexes and vaccine compositions comprising the same
JP2013160942A (ja) * 2012-02-06 2013-08-19 Sony Corp 半導体装置およびその製造方法、並びに電子機器
US9007520B2 (en) 2012-08-10 2015-04-14 Nanchang O-Film Optoelectronics Technology Ltd Camera module with EMI shield
US9001268B2 (en) 2012-08-10 2015-04-07 Nan Chang O-Film Optoelectronics Technology Ltd Auto-focus camera module with flexible printed circuit extension
KR102250061B1 (ko) 2013-04-15 2021-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6318556B2 (ja) * 2013-11-11 2018-05-09 セイコーエプソン株式会社 パッケージの製造方法および電子デバイスの製造方法
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
US9831281B2 (en) 2015-05-01 2017-11-28 Sensors Unlimited, Inc. Electrical interconnects for photodiode arrays and readout interface circuits in focal plane array assemblies
CN105578717B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 柔性电路板及终端
JP7268170B2 (ja) * 2019-08-27 2023-05-02 京セラ株式会社 電子装置
JP7265974B2 (ja) * 2019-11-14 2023-04-27 新光電気工業株式会社 電子機器
CN116525547A (zh) * 2022-01-20 2023-08-01 瑞昱半导体股份有限公司 晶粒封装结构及其制作方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52135066A (en) 1976-05-08 1977-11-11 Alps Electric Co Ltd Method of producing printed substrate
JPS58153470U (ja) 1982-04-08 1983-10-14 パイオニア株式会社 割りプリント基板
JPH0780292B2 (ja) 1986-02-17 1995-08-30 富士通株式会社 位置決め機構
JPS62260353A (ja) 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPH0160543U (zh) 1987-10-13 1989-04-17
US5202045A (en) * 1989-01-05 1993-04-13 Lever Brothers Company, Division Of Conopco, Inc. S-shaped detergent laminate
KR910010119B1 (ko) 1989-03-30 1991-12-16 삼성전자 주식회사 영상신호 엔코딩용 색부반송파 파형정형회로
US5484292A (en) * 1989-08-21 1996-01-16 Mctaggart; Stephen I. Apparatus for combining audio and visual indicia
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
JPH03245591A (ja) * 1990-02-23 1991-11-01 Nec Corp Ｌｓｉモジュール
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
JPH04150055A (ja) 1990-10-15 1992-05-22 Seiko Epson Corp 半導体パッケージ
US5117282A (en) * 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
JPH05144998A (ja) 1991-11-21 1993-06-11 Seiko Epson Corp 半導体パツケージ
JP2545422Y2 (ja) 1991-12-20 1997-08-25 株式会社ケンウッド プリント基板接続構造
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5436744A (en) * 1993-09-03 1995-07-25 Motorola Inc. Flexible liquid crystal display with integrated driver circuit and display electrodes formed on opposite sides of folded substrate
US5448511A (en) 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5747858A (en) * 1996-09-30 1998-05-05 Motorola, Inc. Electronic component having an interconnect substrate adjacent to a side surface of a device substrate
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH10256788A (ja) 1997-03-11 1998-09-25 Morikawa Sangyo Kk 電子部品取付け装置
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US6084778A (en) * 1997-04-29 2000-07-04 Texas Instruments Incorporated Three dimensional assembly using flexible wiring board
JP3490601B2 (ja) 1997-05-19 2004-01-26 日東電工株式会社 フィルムキャリアおよびそれを用いた積層型実装体
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
CH689502A5 (fr) * 1997-05-30 1999-05-14 Valtronic S A Module électronique miniaturisé
US6069026A (en) * 1997-08-18 2000-05-30 Texas Instruments Incorporated Semiconductor device and method of fabrication
JPH1169241A (ja) 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 固体撮像装置およびその製造方法
US6121678A (en) * 1997-12-19 2000-09-19 Stmicroelectronics, Inc. Wrap-around interconnect for fine pitch ball grid array
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
GB2341272B (en) 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
US6486544B1 (en) 1998-09-09 2002-11-26 Seiko Epson Corporation Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers

Also Published As

Publication number Publication date
EP1156705A4 (en) 2003-04-23
DE60026331T2 (de) 2006-10-12
EP1156705B1 (en) 2006-03-01
KR20040017354A (ko) 2004-02-26
TW494503B (en) 2002-07-11
KR100472334B1 (ko) 2005-03-14
DE60026331T8 (de) 2007-02-01
DE60026331D1 (de) 2006-04-27
CN1339243A (zh) 2002-03-06
KR100530911B1 (ko) 2005-11-23
KR20010101099A (ko) 2001-11-14
US20050040510A1 (en) 2005-02-24
US7009293B2 (en) 2006-03-07
WO2001026432A1 (en) 2001-04-12
US6867496B1 (en) 2005-03-15
EP1156705A1 (en) 2001-11-21

Similar Documents

Publication Publication Date Title
CN1230046C (zh) 布线基板、半导体装置及其制造、检测和安装方法
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1199269C (zh) 半导体装置及其制造方法和制造装置
KR102475251B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN1199268C (zh) 半导体装置及其制造方法
CN110875259B (zh) 半导体装置
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
US10986726B2 (en) Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same
CN1744375A (zh) 连接用基板、连接结构、连接方法和电子仪器
TW202023333A (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
CN106332474A (zh) 刚性柔性基板及其制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1815733A (zh) 半导体装置及其制造方法
CN1681374A (zh) 三维装配结构及其制造方法
TWI664881B (zh) 零件模組
KR20090071349A (ko) 와이어 본딩된 낮은 프로파일의 ｕｓｂ 디바이스
US8362609B1 (en) Integrated circuit package and method of forming an integrated circuit package
US20110197438A1 (en) Method of manufacturing semiconductor device
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
CN1674219A (zh) 半导体器件和用于半导体器件的多层基板
CN1134833C (zh) 半导体装置及其制造方法、电路基板和电子装置
EP2333831B1 (en) Method for packaging an electronic device
CN113823608A (zh) 一种芯片组件及其制作方法
US20170271243A1 (en) Multilayer substrate, component mounted board, and method for producing component mounted board
US10910303B2 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20130929