KR100472334B1 - 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자 기기 - Google Patents

배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자 기기 Download PDF

Info

Publication number
KR100472334B1
KR100472334B1 KR10-2004-7001136A KR20047001136A KR100472334B1 KR 100472334 B1 KR100472334 B1 KR 100472334B1 KR 20047001136 A KR20047001136 A KR 20047001136A KR 100472334 B1 KR100472334 B1 KR 100472334B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
positioning
substrate
convex
board
Prior art date
Application number
KR10-2004-7001136A
Other languages
English (en)
Other versions
KR20040017354A (ko
Inventor
하시모토노부아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040017354A publication Critical patent/KR20040017354A/ko
Application granted granted Critical
Publication of KR100472334B1 publication Critical patent/KR100472334B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 장치는, 기판(10)을 포함한다. 기판(10)은, 배선 패턴(12)이 형성되고, 제 1 부분(14)과, 제 1 부분(14)에 평면적으로 겹치기 위한 제 2 부분(16)을 갖고, 제 1 부분(14)은 위치 결정의 기준이 되는 변(22, 24, 26, 28)을 갖고, 제 2 부분(16)은, 제 1 부분(14)의 변(22, 24, 26, 28)을 피하여, 제 1 부분(14)과 겹쳐 쌓이는 형상을 하고 있다.

Description

배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자 기기{Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment}
본 발명은, 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자기기에 관한 것이다.
1장의 기판의 반도체 칩이 탑재된 제 1 부분을 구부려서, 외부 단자가 설치된 제 2 부분에 접착하거나, 반도체 칩이 탑재된 제 1 기판을, 외부 단자가 설치된 제 2 기판에 접합하는 구조의 패키지가 개발되어 있다. 이 패키지에 의하면, 평면 형상을 작게 하면서, 기판의 면적을 크게 할 수 있기 때문에 배선 패턴의 설계의 자유도가 증가하는 이점이 있어, 복수의 반도체 칩을 적층한 스택 구조를 간단하게 구성할 수 있다.
단, 기판을 정확하게 구부려 정확한 위치에 겹치는 것은 어렵다. 또는, 복수의 기판을 정확한 위치에 접합하는 것은 어렵다. 그 때문에, 기판 중, 외부 단자가 형성된 부분보다도, 그 위에 겹쳐지는 부분이 돌출함으로써, 패키지의 외형이 제품에 따라서 다른 경우가 있었다. 그 경우, 패키지의 외형과 외부 단자의 상대적 위치가 제품에 따라서 다르기 때문에, 외형을 기준으로 하여 외부 단자의 위치 맞춤을 행할 수 없었다.
본 발명은, 이 문제점을 해결하는 것으로, 그 목적은, 위치 맞춤을 간단하게 행할 수 있는 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자기기를 제공하는 것에 있다.
(1) 본 발명에 따른 배선 기판은, 배선 패턴이 형성되고, 제 1 부분과, 상기 제 1 부분에 평면적으로 겹치기 위한 제 2 부분을 갖고,
상기 제 1 부분은, 직사각형을 이루는 본체 부분과, 위치 결정의 기준이 되는 단부와, 상기 본체 부분의 적어도 1변으로부터 연장 설치된 볼록부를 갖고,
상기 제 2 부분은, 상기 볼록부가 내측에 배치되는 오목부를 갖고, 상기 제 1 부분에 있어서의 상기 단부를 피한 영역과 평면적으로 겹치는 형상을 하고 있다.
또, 평면적으로 겹친다는 것은, 반드시 접촉하여 겹쳐진 상태에 한정되지 않는다. 본 발명에 의하면, 제 2 부분이, 위치 결정의 기준이 되는 단부를 피하여 제 1 부분과 평면적으로 겹치는 형상을 하고 있다. 따라서, 제 2 부분과 제 1 부분이 평면적으로 겹쳐도, 제 1 부분에 있어서의 위치 결정의 기준이 되는 단부를 이용하여, 위치 결정을 행할 수 있다.또한, 볼록부를 사용하여, 자세하게는 볼록부의 2개의 변을 사용하여, 평면상의 위치가 결정된다.
(2) 이 배선 기판에 있어서,
상기 위치 결정의 기준이 되는 단부는, 서로 직교하는 관계에 있는 2개의 변을 포함하여도 좋다.
이에 의하면, 2개의 변에 의해서 평면상의 위치가 결정된다.
삭제
삭제
삭제
(3) 이 배선 기판에 있어서,
상기 볼록부는, 상기 본체 부분과의 경계가 되는 변과, 상기 본체 부분과의 경계가 되는 변에 대하여 수직 방향으로 연장되는 제 1 변과, 상기 본체 부분과의 경계가 되는 변과 평행한 관계를 갖는 선단의 제 2 변에 의해 결정된 영역으로 이루어지고, 상기 위치 결정의 기준이 되는 단부는, 상기 제 1 변 및 상기 제 2 변을 포함하여도 좋다.
삭제
삭제
삭제
삭제
삭제
(4) 이 배선 기판에 있어서,
복수의 상기 위치 결정의 기준이 되는 단부를 갖고, 적어도 한 개의 상기 단부는, 상기 제 1 부분의 상기 본체 부분에 있어서의 상기 볼록부를 피한 부분에 형성되어도 좋다.
(5) 이 배선 기판에 있어서,
상기 제 1 부분은, 상기 제 2 부분보다도 큰 형상을 하고, 상기 직교하는 관계에 있는 2개의 변이 상기 제 1 부분의 코너부를 형성하고 있어도 좋다.
(6) 이 배선 기판에 있어서,
상기 제 1 부분은, 끼워진 각도에 있어서 직각을 이루고, 또한, 상기 직교하는 관계에 있는 2개의 변을 포함하는 오목 형상 단부가 형성되어 있어도 좋다.
(7) 이 배선 기판에 있어서,
상기 복수의 단부는, 복수의 구멍을 형성하고 있어도 좋다.
(8) 이 배선 기판에 있어서,
상기 제 1 부분에 연속적으로 상기 제 2 부분이 연장 설치되어 있어도 좋다.
(9) 이 배선 기판에 있어서,
상기 제 1 부분으로부터 떨어져서 상기 제 2 부분이 형성되어 있고, 상기 제 1 및 제 2 부분은, 상기 배선 패턴에 의해서 접속되어 있어도 좋다.
이에 의하면, 제 1 및 제 2 부분이 떨어져 있기 때문에, 양자 사이에서 기판을 용이하게 굴곡시키거나, 구부리거나 할 수 있다.
(10) 본 발명에 따른 반도체 장치는, 적어도 1개의 반도체 칩과,
제 1 부분과, 상기 제 1 부분에 평면적으로 겹치도록 배치되어 이루어지는 제 2 부분을 갖고, 상기 반도체 칩이 탑재되어 이루어지는 기판을 포함하며,
상기 제 1 부분은, 직사각형을 이루는 본체 부분과, 위치 결정의 기준이 되는 단부와, 상기 본체 부분의 적어도 1변으로부터 연장 설치된 볼록부를 갖고,
상기 제 2 부분은, 상기 볼록부가 내측에 배치되는 오목부를 갖고, 상기 제 1 부분의 상기 단부를 피하는 형상을 한다.
또, 평면적으로 겹친다는 것은, 반드시 접촉하여 겹쳐진 상태에 한정되지 않는다. 본 발명에 의하면, 제 2 부분이, 위치 결정의 기준이 되는 단부를 피하는 형상을 하고 있다. 따라서, 제 2 부분과 제 1 부분이 평면적으로 겹쳐도, 제 1 부분에 있어서의 위치 결정의 기준이 되는 단부를 이용하여, 위치 결정을 행할 수 있다.
(11) 이 반도체 장치에 있어서,
상기 제 1 부분에는, 복수의 외부 단자가 설치되어 있어도 좋다.
이에 의하면, 제 1 부분에 있어서의 위치 결정의 기준이 되는 단부와, 외부 단자의 상대적 위치가 고정되어 있기 때문에, 위치 결정의 기준이 되는 단부를 이용하여, 외부 단자의 위치 결정을 간단하게 행할 수 있다. 그리고, 반도체 장치의 전기적인 특성을 검사할 때, 반도체 장치를 소켓에 넣은 것만으로 좋다. 또한, 회로 기판에 반도체 장치를 실장할 때, 외부 단자의 위치 어긋남에 의한 불량 발생률을 저감시킬 수 있다.
(12) 이 반도체 장치에 있어서,
상기 기판으로서, 상기 배선 기판이 사용되어도 좋다.
(13) 본 발명에 따른 회로 기판에는, 상기 반도체 장치가 탑재되어 있다.
(14) 본 발명에 따른 전자기기는, 상기 반도체 장치를 구비한다.
(15) 본 발명에 따른 반도체 장치의 제조 방법은, 상기 배선 기판에, 적어도 1개의 반도체 칩을 탑재하고, 상기 배선 기판의 상기 제 1 부분에 상기 제 2 부분을 겹쳐 쌓은 공정을 포함한다.
또, 겹쳐 쌓는다는 것은, 평면적으로 중복된 상태를 가리키며, 반드시 접촉하여 쌓인 상태에 한정되지 않는다. 본 발명에 의하면, 제 2 부분이, 위치 결정의 기준이 되는 단부를 피하여 제 1 부분과 겹쳐 쌓이는 형상을 하고 있다. 이와 같이 하여 얻어진 반도체 장치에 의하면, 제 2 부분을 제 1 부분에 겹쳐 쌓아도, 제 1 부분에 있어서의 위치 결정의 기준이 되는 단부를 이용하여, 위치 결정을 행할 수 있다.
(16) 본 발명에 따른 반도체 장치의 검사 방법은, 상기 반도체 장치를, 상기 위치 결정의 기준이 되는 복수의 단부를 사용하여 위치 맞춤하는 공정과,
상기 반도체 장치의 전기적 특성을 검사하는 공정을 포함한다.
본 발명에 의하면, 제 1 부분에 있어서의 위치 결정의 기준이 되는 단부를 이용하여 위치 결정을 행하고, 검사를 행할 수 있다.
(17) 본 발명에 따른 반도체 장치의 실장 방법은, 상기 반도체 장치를, 상기 위치 결정의 기준이 되는 복수의 단부를 사용하여 위치 맞춤하는 공정과,
상기 반도체 장치를 회로 기판에 실장하는 공정을 포함한다.
본 발명에 의하면, 제 1 부분에 있어서의 위치 결정의 기준이 되는 단부를 이용하여, 실장을 위한 위치 결정을 간단하게 행할 수 있다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
(제 1 실시예)
도 1은, 본 발명을 적용한 제 1 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면이고, 도 2는, 본 실시예에 따른 반도체 장치 및 그 검사 또는 실장 방법을 설명하는 도면이며, 도 3은, 본 실시예에 따른 반도체 장치가 실장된 회로 기판을 도시하는 도면이다.
(기판에 대해서)
본 실시예에 따른 반도체 장치에는, 도 1에 도시하는 기판(10)이 사용된다. 기판(10)은 적어도 1개의(도 1에서는 복수의) 반도체 칩(40, 42)을 탑재하기 위한 인터포저(Interposer)로서 사용된다. 기판(10)의 재료로서, 유기계 또는 무기계 중 어느 쪽의 재료이어도 좋고, 이것들의 복합 구조로 이루어지는 것이어도 좋다. 유기계의 재료로 형성된 기판(10)으로서 예를 들면 폴리이미드 수지로 이루어지는 2층이나 3층 등의 플렉시블 기판을 들 수 있다. 기판(10)은 굴곡시킬 때에는 유연성이 있는 플렉시블 기판을 사용하는 것이 바람직하다. 플렉시블 기판으로서, FPC(Flexible Printed Circuit)라고 불리는 기판이나 유리 에폭시 테이프라고 불리는 기판이나, TAB(Tape Automated Bonding) 기술에서 사용되는 테이프 기판을 사용하여도 좋다. 또한, 무기계의 재료로 형성된 기판(10)으로서 예를 들면 세라믹 기판이나 유리 기판을 들 수 있다. 유기계 및 무기계의 재료의 복합 구조로서 예를 들면 유리 에폭시 기판을 들 수 있다. 이런 기판은 다층 기판이나 빌드업 기판이어도 좋다.
기판(10)의 한쪽의 면에는, 배선 패턴(12)이 형성되어 있다. 배선 패턴(12)은 구리 등의 도전 재료로 형성할 수 있다. 배선 패턴(12)은 땜납, 주석, 금, 니켈이나 이것들의 복합 재료 등으로 도금되어 있는 것이 바람직하다. 배선 패턴(12)이 형성된 상태에서, 기판(10)을 배선 기판이라고 할 수 있다.
배선 패턴(12)이 접착제(도시하지 않음)를 통해 기판(10)에 접착되어, 3층 기판을 구성하여도 좋다. 또는, 배선 패턴(12)을, 접착제 없이 기판(10)에 형성하여 2층 기판을 구성하여도 좋다. 배선 패턴(12)은 랜드부 등의 전기적인 접속 부분을 제외하고, 도시하지 않는 레지스트 등의 보호막으로 덮여 있는 것이 바람직하다.
기판(10)은 제 1 부분(14)과 제 2 부분(16)을 포함한다. 제 2 부분(16)은 도 2에 도시하는 바와 같이, 제 1 부분(14)에 겹쳐 쌓인다. 자세하게는, 제 1 및 제 2 부분(14, 16) 사이의 영역을 굴곡 또는 구부려서, 제 1 및 제 2 부분(14, 16)이 겹쳐 쌓인다. 또는, 제 1 및 제 2 부분(14, 16)이 떨어져 있고 배선 패턴(12)에 의해서 양자가 접속되어 있어도 좋다. 그 예에 대해서는 다음 실시예에서 설명한다. 또, 제 1 및 제 2 부분(14, 16)은 양자가 접촉하여 평면적인 겹친 부분을 갖고 있지만, 양자가 접촉하지 않고서 비접촉의 상태이어도 좋다.
제 1 부분(14)은 직사각형을 이루는 본체 부분(17)과 적어도 1개의(도 1에 있어서 복수의) 볼록부(18)를 갖는다. 볼록부(18)는 본체 부분(17)의 변으로부터 연이어 형성된다. 볼록부(18)는, 도시하는 예에서는, 직사각형을 이루는 본체 부분(17)의 1개의 변(가상상의 변으로 실재하지 않는다)으로부터 직각 방향으로 연장 설치되지만, 이에 한정하는 것이 아니라 직각 방향과는 다른 방향으로 연장 설치되어도 좋다. 도 1에 있어서, 제 1 부분(14) 중, 제 2 부분(16)으로부터 같은 폭으로 형성된 영역을 본체 부분(17)으로 하면, 본체 부분(17)은 직사각형을 이루고 있고, 평행한 2변(도 1에 있어서 상하의 2변)의 각각으로부터 볼록부(18)가 형성되어 있다. 또한, 상술한 2개의 볼록부(18)와 상술한 본체 부분(17)을 합친 영역에서 제 2 부분(16)과는 반대 방향으로 볼록부(20)가 형성되어 있다.
볼록부(18)는, 본체 부분(17)의 1개의 변과 평행한 관계에 있는 선단의 변(22)과 본체 부분(17)의 변으로부터 직교 방향으로 연장되는 변(24)을 포함한다. 즉, 이 변(22, 24)은 서로 직교하는 관계에 있다. 동시에, 볼록부(20)는 본체 부분(17)의 1개의 변과 평행한 관계에 있는 선단의 변(26)과, 본체 부분(17)의 변으로부터 직교 방향으로 연장되는 변(28)을 포함한다. 이 변(26, 28)은 서로 직교하는 관계에 있다. 또한, 볼록부(18)의 변(22)과 볼록부(20)의 변(26)은 각각의 연장선상에 있어서 서로 직교하는 관계에 있다.
볼록부(18)의 변(24)과 볼록부(20)의 변(28)은 오목 형상 단부(30)를 형성하고 있고, 변(24)와 변(28)에 의해서 끼워진 각도에 있어서 직각을 이루고 있다.
볼록부(18)의 변(22, 24)을 포함하는 단부, 볼록부(20)의 변(26, 28)을 포함하는 단부, 볼록부(18, 20)의 변(24, 28)을 포함하는 단부, 또는 볼록부(18, 20)의 변(22, 26)을 포함하는 단부는, 위치 결정의 기준이 된다. 자세하게는, 직교 방향으로 연장되는 2개의 변(22, 24), 직교 방향으로 연장되는 2개의 변(26, 28), 직교 방향으로 연장되는 2개의 변(24, 28), 직교 방향으로 연장되는 2개의 변(22, 26) 중, 적어도 어느 2개의 변 또는 그 이상의 복수의 변이 위치 결정의 기준이 된다.
이 위치 결정의 기준은, 외부 단자와의 사이의 위치가 결정되어 있기 때문에, 후술하는 반도체 장치의 검사, 반도체 장치의 실장시에, 위치 결정의 기준을 포함하는 기판의 외형으로부터, 간단하게 외부 단자의 정확한 위치를 결정할 수 있다.
제 1 부분(14)에는, 복수의 외부 단자(44)가 설치되어 있다. 또한, 제 1 부분(14)에는, 적어도 1개의 반도체 칩(42)을 탑재하여도 좋다. 반도체 칩(42)의 실장 형태는, 반도체 장치의 설명에서 후술한다.
제 2 부분(16)은, 제 1 부분(14) 중, 위치 결정의 기준이 되는 단부(상술하였음)를 피하여, 제 1 부분(14)에 겹쳐 쌓이는 형상을 하고 있다. 도 1에 도시하는 예에서는, 제 2 부분(16)은, 제 1 부분(14) 중, 볼록부(18, 20)를 제외한 영역과 거의 같은 형상으로 되어 있다. 제 2 부분(16)을, 이와 같은 형상으로 함으로써, 도 2에 도시하는 바와 같이 제 1 및 제 2 부분(14, 16)이 겹쳐 쌓였을 때, 제 1 부분(14)의, 위치 결정의 기준이 되는 단부로부터, 제 2 부분(16)이 돌출하지 않도록 되어 있다.
또한, 제 2 부분(16)은, 제 1 부분(14)의 볼록부(18)를 설명할 때 정의한 본체 부분(17)의, 볼록부(18)를 피한 부분의 이웃에 배치되어 있다. 도 1에 도시하는 예에서는, 제 1 부분(14)과 연속하여 일체적으로 제 2 부분(16)이 형성되어 있다. 또, 제 1 및 제 2 부분(14, 16)의 사이에, 도시하지 않는 슬릿을 형성하여도 좋다. 슬릿을 형성함으로써, 제 1 및 제 2 부분(14, 16) 사이에서, 기판(10)을 굴곡하기 쉬워지거나 또는 구부리기 쉬워진다.
제 2 부분(16)에는, 적어도 1개(또는 복수)의 반도체 칩(40)이 탑재된다. 반도체 칩(40)의 실장 형태는, 반도체 장치의 설명에서 후술한다.
또, 상술한 본체 부분(17)은 일례이고, 본체 부분의 정의는 이에 한정되는 것은 아니다. 예를 들면, 도 1에 있어서, 제 1 부분(14) 중, 제 2 부분(16)으로부터 같은 폭으로 형성된 영역(볼록부(20)를 포함하는 영역)을 본체 부분으로 하면, 평행한 2변(도 1에 있어서 상하의 2변)의 각각으로부터 볼록부(18)가 형성되어 있다고 할 수 있다. 또는, 상술한 2개의 볼록부(18)와, 그 사이를 볼록부(18)와 같은 폭으로 연결하는 영역을 합친 영역을 본체 부분으로 하고, 이 본체 부분에, 제 2 부분(16)과는 반대 방향으로, 볼록부(20)가 형성되어 있다고 할 수도 있다. 이 경우에는, 볼록부(18, 20)의 각각은, 직사각형을 이루는 본체 부분의 1개의 변(가상상의 변으로 실재하지 않는다)으로부터, 본체 부분의 변의 길이보다도 짧은 폭으로 연장 설치된다.
또는, 본체 부분은, 제 2 부분(16)의 폭에 관계 없이, 볼록부(18, 20)로 둘러싸인 직사각형 부분(예를 들면 본체 부분(17))을 가리킨다고 할 수 있다.
(반도체 장치의 제조 방법에 대해서)
본 실시예에 따른 반도체 장치의 제조 방법에서는, 상술한 기판(10)에 적어도 1개 또는 복수의 반도체 칩(40, 42)을 탑재한다. 예를 들면, 기판(10)의 제 1 부분(14)에 반도체 칩(42)을 실장하고, 제 2 부분(16)에 반도체 칩(40)를 실장한다. 이 공정은, 기판(10)을, 평면적 상태 즉 굴곡시키지 않은 상태에서 행한다.
그리고, 제 2 부분(16)을, 제 1 부분(14)에 겹쳐 쌓는다. 예를 들면, 제 1 및 제 2 부분(14, 16) 사이의 영역을 굴곡시키거나 또는 구부려서, 제 1 부분(14)상에 제 2 부분(16)을 겹쳐 쌓는다.
또한, 복수의 외부 단자(44; 도 3 참조)를 설치하는 공정을 포함하여도 좋다. 예를 들면, 기판(10)에 형성된 관통 구멍(11)을 통해서, 배선 패턴(12)이 형성된 면과는 반대측으로 돌출하는 외부 단자(44)를 설치한다. 외부 단자(44)는, 땜납 등으로 형성할 수 있다. 관통 구멍(11)에 땜납을 형성하고, 이것을 용융시켜서 표면 장력으로 볼을 형성하여도 좋고, 관통 구멍(11)에 도전 재료를 설치하고, 이것에 땜납 볼을 얹어도 좋다. 관통 구멍(11)의 내면을 도금하여 관통 구멍을 형성하여도 좋다.
이 경우, 관통 구멍(11)의 형성 위치는 외부 단자가 설치되는 위치가 되기 때문에, 예를 들면 기판 제조시에, 상술한 기판의 위치 결정의 기준으로 관통 구멍(11)을, 동일한 공정의 금형으로 뜨는 가공을 하면, 보다 정확하게 상호의 위치를 나타낼 수 있다. 동일한 공정으로 형성할 수 없는 경우에는, 관통 구멍(11)과 동시에 위치 기준 구멍을 형성하여 두고, 후가공으로, 기판의 위치 결정의 기준을, 그 위치 기준 구멍에 근거하여 형성하여도 좋다.
(반도체 장치에 대해서)
도 3은, 본 실시예에 따른 반도체 장치를 도시하는 도면이다. 반도체 장치는, 기판(10)과, 적어도 1개 또는 복수의 반도체 칩(40, 42)을 포함한다. 기판(10)은, 상술한 바와 같은 것이다.
기판(10)에는, 복수의 관통 구멍(11)이 형성되어 있다. 관통 구멍(11)은, 배선 패턴(12)에 복수의 외부 단자(44)를 전기적으로 접속하기 위한 것이다. 기판(10)에 있어서의 배선 패턴(12)이 형성된 면과는 반대측의 면으로 돌출하는 외부 단자(44)를, 관통 구멍(11)을 통해서 배선 패턴(12)에 전기적으로 접속할 수 있다. 예를 들면, 배선 패턴(12)이 관통 구멍(11) 상을 통과하도록 되어 있으면, 관통 구멍(11)을 통해서, 배선 패턴(12)상에 외부 단자(44)를 설치할 수 있다.
외부 단자(44)는, 땜납 등으로 형성된다. 관통 구멍(11)에 충전된 땜납을 용융시켜서 표면 장력으로 볼을 형성하여도 좋고, 관통 구멍(11)에 설치된 도전 재료에 땜납 볼을 얹어도 좋다. 관통 구멍(11)의 내면을 도금하여 관통 구멍을 형성하여도 좋다.
또한, 관통 구멍(11) 상에 형성된 배선 패턴(12)을, 관통 구멍(11) 중에 굴곡시켜서 외부 단자로서 사용하여도 좋다. 예를 들면, 배선 패턴(12)의 일부를, 금형 등을 사용하여 관통 구멍(11)의 내부로 집어넣어, 기판(10)에 있어서의 배선 패턴(12)이 형성된 면과는 반대측의 면으로 돌출되어, 그 돌출한 부분을 외부 단자로 하여도 좋다. 또는, 적극적으로 외부 단자를 형성하지 않고 마더보드 실장시에 마더보드측에 도포되는 땜납 크림을 이용하여, 그 용융시의 표면 장력으로 결과적으로 외부 단자를 형성하여도 좋다. 이 반도체 장치는, 회로 기판에 실장되는 면에, 외부 단자를 형성하기 위한 랜드부가 형성된, 이른바 랜드 그리드 어레이형의 반도체 장치이다.
도 3에 도시하는 바와 같이, 기판(10)은 굴곡져 있고, 반도체 칩(40, 42)은, 겹쳐 쌓인 상태로 되어 있다. 이와 같이 함으로써, 반도체 장치를 소형화할 수 있다. 반도체 칩(40, 42)은, 접착제(46) 등으로 접합되어 있거나, 기계적인 방법으로 고정되어 있는 것이 바람직하다.
본 실시예에서는, 반도체 칩(40, 42)은, 이방성 도전막(32)을 사용하여 배선 패턴(12)에 접합되어 있다. 반도체 칩(40)의 실장 형태는 특별히 한정되지 않지만, 페이스다운 본딩이 적용되는 경우에는, 반도체 칩(40)은, 배선 패턴(12)상에 탑재된다. 그리고, 반도체 칩(40)의 전극(바람직하게는 범프)이 배선 패턴(12)에 접합된다. 접합의 수단으로서는, 이방성 도전막(32) 외에, 이방성 도전 접착제, 도전 수지 페이스트(은(銀)페이스트를 함유하는 수지 등)를 사용하여도 좋다. 또는, Au-Au, Au-Sn, 땜납 등에 의한 금속 접합이나, 절연 수지의 수축력에 의해서, 전극(바람직하게는 범프)과 배선 패턴(12)을 접합하여도 좋다. 또는, 와이어 본딩을 사용한 페이스업형의 실장이어도 좋고, 핑거를 접속하는 것 같은 TAB 실장 방식을 적용하여도 좋다.
배선 패턴(12) 중, 제 1 부분(14)에 형성되는 패턴과, 제 2 부분(16)에 형성되는 패턴이, 부분적으로 미러 대칭의 형상으로 되어 있어도 좋고, 또는, 부분적으로 동일 형상이어도 좋다. 이와 같이 함으로써, 기판(10)에 배선 패턴(12)을 형성할 때 사용하는 설계 데이터, 마스크를 공용할 수 있고, 배선 기판의 제조 초기 비용을 억제할 수 있다.
본 실시예에서는, 기판(10)이 굴곡져 있다. 기판(10)에 있어서의 반도체 칩(40, 42)이 탑재되는 면을 안쪽으로 하여, 기판(10)이 굴곡져 있다. 기판(10)은, 2개의 반도체 칩(40, 42) 사이에서 굴곡하고 있다. 또한, 도 2에 도시하는 바와 같이, 기판(10)에 있어서의 제 1 부분(14)의 볼록부(18, 20)로부터, 제 2 부분(16)이 돌출하지 않도록 되어 있다. 따라서, 볼록부(18, 20)의 변(22, 24, 26, 28) 중, 최저 직교하는 2개의 변을 이용하여, 반도체 장치의 위치 맞춤을 간단하게 행할 수 있다.
배선 패턴(12)이, 제 1 및 제 2 부분(14, 16) 상에 있어서, 부분적으로 미러 대칭의 형상일 때, 반도체 칩(40, 42)도, 미러 대칭의 회로 구조를 갖고 있어도 좋다. 또는, 배선 패턴(12)이, 제 1 및 제 2 부분(14, 16) 상에 있어서, 부분적으로 동일 형상을 포함할 때, 반도체 칩(40, 42)은, 동일한 회로 구조를 갖고 있어도 좋다.
반도체 칩(40, 42)이 미러 대칭의 회로 구조 또는 동일한 회로 구조를 갖을 때는, 각각의 소자에 대하여, 동일한 외부 단자(44)로부터 전기적인 접속을 도모할 수 있다. 반도체 칩(40, 42)이 메모리인 경우, 동일한 외부 단자(44)로, 어드레스 단자나 데이터 단자를 공유화하는 것이 용이해진다.
예를 들면, 반도체 칩(40, 42)이 메모리인 경우, 동일한 외부 단자(44)로부터, 각각의 메모리의 같은 어드레스의 메모리 셀에, 정보의 판독 또는 기입을 행할 수 있다. 반도체 칩(40, 42)을, 칩 실렉트 단자의 접속에 있어서만 분리하여 둠으로써, 동일한 외부 단자 배열을 이용하여, 복수(예를 들면 2개)의 반도체 칩을 각각 컨트롤할 수 있다.
본 실시예에 의하면, 저가의 편면(片面) 기판을 사용하여, 스택 구조의 반도체 장치를 제조할 수 있기 때문에, 비용을 내릴 수 있다. 본 실시예에서 설명한 내용은, 가능한 한 이하의 실시예에서도 적용할 수 있다.
본 실시예에서는, 외부 단자를 갖는 반도체 장치에 대해서 설명하였지만, 기판의 일부를 연장 돌출하여, 거기에서 외부 접속을 도모하도록 하여도 좋다. 기판의 일부를 커넥터의 리드로 하거나, 커넥터를 기판 상에 실장하거나, 기판의 배선 패턴 그 자체를 다른 전자기기에 접속하여도 좋다.
(반도체 장치의 검사 방법에 대해서)
도 2는, 본 실시예에 따른 반도체 장치의 검사 방법을 설명하는 도면이다. 상술한 바와 같이, 본 실시예에 따른 반도체 장치는, 기판(10)에 있어서의 제 1 부분(14)의 볼록부(18, 20)를 이용하여 위치 맞춤을 행할 수 있도록 되어 있다. 따라서, 도시하지 않는 소켓에 반도체 장치를 넣는 것만으로, 간단하게 반도체 장치의 전기적 특성을 검사할 수 있다.
예를 들면, 도 2에 도시하는 예에서는, 도시하지 않는 소켓이, 가이드(50, 52, 54)를 갖는다. 가이드(50, 52)는 볼록부(18)와 결합하고, 가이드(54)는 볼록부(20)와 결합한다. 가이드(50, 52, 54)와 함께, 또는 이것들 대신에, 소켓이 핀(56)을 갖고 있어도 좋다. 핀(56)은, 볼록부(20) 및 2개의 볼록부(18)로 형성된 2개의 오목부(30; 직교 방향으로 연장되는 변(24, 28)으로 형성된다)에 접촉한다.
이와 같이, 볼록부(18, 20)의 변(22, 24, 26, 28) 중, 직교 방향으로 연장되는 어느 2개의 변이, 가이드(50, 52, 54) 중의 적어도 1개, 또는 한 쌍의 핀(56)과 결합함으로써, 반도체 장치(1)의 위치 결정을 간단하게 행할 수 있다. 가이드(50, 52, 54)는, 도시되는 오목 형상이 아니어도, 적어도 2변을 고정할 수 있는 구조이면 되고, 도시하는 바와 같이 최저 2개소의 핀(56)을 가이드로 하여도 좋다. 그리고, 외부 단자(44) 등의, 반도체 장치(1)의 내부와의 전기적인 접속을 도모하는 부분과, 프로브나 소켓의 위치를 결정할 수 있기 때문에, 이것들을 적용시켜서, 반도체 장치(1)의 검사를 행할 수 있다.
(반도체 장치의 실장 방법·회로 기판에 대해서)
도 3은, 본 실시예에 따른 반도체 장치가 실장된 회로 기판을 도시하는 도면이다. 도 3에서, 반도체 장치(1)는, 회로 기판(2)에 실장되어 있다. 회로 기판(2)에는 예를 들면 유리 에폭시 기판 등을 사용하는 것이 일반적이다. 회로 기판(2)에는 예를 들면 구리로 이루어지는 배선 패턴(3)이 원하는 회로가 되도록 형성되어 있고, 그것들의 배선 패턴(3)과 반도체 장치(1)의 외부 단자를 접속함으로써 그것들의 전기적 도통이 도모되고 있다.
반도체 장치(1)는, 상술한 반도체 장치의 검사 방법에서 설명한 내용으로 간단하게 위치 맞춤을 행할 수 있다. 따라서, 외부 단자(44) 등의 외부와의 전기적인 접속을 도모하는 부분과 회로 기판(2)의 배선 패턴(3)을 정확하게 접합할 수 있어, 위치 어긋남에 의한 불량의 발생을 저감할 수 있다. 즉, 평면 외관의 위치(외부 단자(44)의 위치를 포함한다)는, 상술한 바와 같은 위치 결정 구조와의 사이에서 정밀도가 좋게 나오므로, 반도체 장치의 실장기, 예를 들면 칩 마운터가 위치 결정 구조를 인식함으로써, 외부 단자(44)와 배선 패턴(3)의 정확한 접합을 달성할 수 있다.
본 발명은, 상기 실시예에 한정되는 것이 아니라, 여러가지의 변형이 가능하다. 이하, 그 외의 실시예에 대해서 설명한다.
(제 2 실시예)
도 4는, 본 발명을 적용한 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면이고, 도 5는, 본 실시예에 따른 반도체 장치 및 그 검사 또는 실장 방법을 설명하는 도면이다. 도 6은, 본 실시예의 변형예에 따른 반도체 장치의 제조 방법을 설명하는 도면이다.
본 실시예에서는, 도 4에 도시하는 기판(60)이 사용된다. 기판(60)에는, 배선 패턴(62)이 형성되어 있다. 또한, 기판(60)은, 제 1 및 제 2 부분(64, 66)을 갖는다. 제 1 및 제 2 부분(64, 66)은, 떨어져서 형성되어 있고, 배선 패턴(62)에 의해서 양자가 접속되어 있다. 배선 패턴(62)은, 그 위에 플렉시블한 레지스트가 도포되고, 절연되어 있는 것이 바람직하다.
제 1 부분(64)은, 직사각형을 이루는 본체 부분의, 1개의 변(가상상의 변으로 실재하지 않는다)으로부터 직각 방향으로 연장 설치되고, 또한, 연장 설치하는 폭은 그 변의 길이보다도 짧게 형성되어 이루어지는 볼록부(68)를 갖는다. 볼록부(68)의 선단의 변(72)과, 본체 부분의 변으로부터 직각 방향으로 연장되는 변(74)은 직교 방향으로 연장되어 있다. 따라서, 볼록부(68)를 사용하여, 자세하게는, 볼록부(68)의 직교 방향으로 연장되는 변(72, 74)을 사용하여, 반도체 장치의 검사시나 실장시에, 외부 단자(80)와, 검사 장치나 배선 패턴(3; 도 3 참조) 등의 위치 맞춤을 간단하게 행할 수 있다. 변(72, 74)을 형성하는 복수의 단부는, 위치 결정의 기준이 된다.
제 2 부분(66)은 제 1 부분(64)의 볼록부(68)를 피하는 형상의 오목부(70)를 갖는다. 오목부(70)는 볼록부(68)에 대향하여 배치되어 있다. 즉, 오목부(70)의 오목부 안쪽에 볼록부(68)가 배치되어 있다. 제 2 부분(66)은 이러한 형상이기 때문에, 제 1 부분(64)의 위치 결정의 기준이 되는 단부(변(72, 74)를 형성하는 단부 또는 볼록부(68))를 피하여, 제 1 부분(64)과 겹쳐 쌓이는 형상을 하고 있다. 물론, 제 1 부분(64)뿐만 아니라 제 2 부분(66)도 위치 결정의 기준으로서 사용하여도 좋다.
기판(60)의 그 외의 구성에 대해서는, 제 1 실시예에서 기판(10)에 대해서 설명한 내용을 적용할 수 있다.
본 실시예에 따른 반도체 장치의 제조 방법에서는, 상술한 기판(60)에 적어도 1개 또는 복수의 반도체 칩(76, 78)을 탑재한다. 예를 들면, 기판(60)의 제 1 부분(64)에 반도체 칩(78)을 실장하고, 제 2 부분(66)에 반도체 칩(76)을 실장한다. 이 공정은 기판(60)을 평면적 상태 즉 굴곡시키지 않은 상태에서 행한다.
그리고, 제 2 부분(66)을 제 1 부분(64)에 겹쳐 쌓는다. 본 실시예에서는, 제 1 및 제 2 부분(64, 66)은 떨어져 있기 때문에, 배선 패턴(62)을 굴곡시키거나 또는 구부려서 제 1 부분(64) 상에 제 2 부분(66)을 겹쳐 쌓는다.
또한, 복수의 외부 단자(80)를 설치하는 공정을 포함하여도 좋다. 그 상세한 것에 대해서는 제 1 실시예에서 설명한 외부 단자(44)의 내용을 적용할 수 있다.
이와 같이 하여 제조된 반도체 장치에 의하면, 도 5에 도시하는 바와 같이, 제 1 부분(64)에 볼록부(68)가 형성되어 있고, 제 2 부분(66)이 볼록부(68)를 피하여 제 1 부분(64)에 겹쳐 쌓인다. 따라서, 볼록부(68)를 사용하여 위치 맞춤을 간단하게 행할 수 있다. 예를 들면, 도 5에 도시하는 가이드(82)를 볼록부(68)에 결합시켜서, 반도체 장치의 위치 맞춤을 행할 수 있다. 그 상세한 것에 대해서는, 제 1 실시예에서 설명한 내용을 적용할 수 있다.
본 실시예에서도, 반도체 장치의 위치 맞춤을 간단하게 행할 수 있으므로, 반도체 장치의 검사 및 실장의 공정을 정확하게 행할 수 있다. 자세한 것은, 제 1 실시예에서 설명한 내용이 적용된다.
본 실시예의 변형예로서, 도 6에 도시하는 바와 같이, 제 1 부분(64)은, 직사각형을 이루는 본체 부분에 있어서의 볼록부(68)를 피한 부분에, 위치 결정의 기준이 되는 적어도 1개의 단부를 가져도 좋다. 자세하게는, 제 1 부분(64)은, 복수의 위치 결정의 기준이 되는 단부를 갖고, 적어도 1개의 단부는 볼록부(68)에 의해서 형성되고, 다른 적어도 1개의 단부가 본체 부분의 볼록부(68)를 피한 부분에 형성되어 있다. 도시하는 예에서는, 본체 부분의 볼록부(68)를 피한 부분에 형성되는, 위치 결정이 되는 단부는, 제 1 부분(64)의 외형을 이루는 변(82, 84)에 의해서 형성된다. 변(82, 84)은 서로 직교 방향으로 연장되어 있다.
도 6의 2점쇄선으로 도시하는 바와 같이, 제 1 부분(64)은 제 2 부분(66)을 평면적으로 중복시켰을 때, 본체 부분에 있어서의 볼록부(68)를 제외하는 모든 변(3변)에 있어서, 제 2 부분(66)으로부터 돌출하는 형상을 하여도 좋다. 또는, 제 1 부분(64)은 본체 부분의 볼록부(68)를 제외하고, 서로 이웃하는 2개의 변에 있어서, 제 2 부분으로부터 돌출하는 형상을 하여도 좋다. 이에 의하면, 반도체 장치를 검사 또는 실장할 때 제 1 부분(64)에 있어서의 적어도 서로 이웃하는 2변을 기준으로 하여 2차원적으로 반도체 장치의 위치를 파악하는 것이 용이해진다.
반도체 장치의 위치 결정은, 소켓 등의 가이드에 단부를 결합시켜서 행하여도 좋고, 또는 카메라 등을 사용하여 제 1 부분(64)의 각 변(82, 84)을 화상으로서 인식하여 행하여도 좋다. 또, 화상 인식에 의한 반도체 장치의 위치 결정은, 모든 실시예에서 적용할 수 있다. 또한, 직교 방향으로 연장되는 2개의 변(82, 84)을 형성하는 단부를 위치 결정으로서 사용하는 동시에, 상술한 변(72, 74)을 형성하는 복수의 단부 또는 볼록부(68)를 사용하여, 또한 반도체 장치의 위치 결정의 정밀도를 향상시켜도 좋다.
(제 3 실시예)
도 7은, 본 발명을 적용한 제 3 실시예에 따른 반도체 장치를 도시하는 도면이다. 이 반도체 장치는, 제 1 및 제 2 부분(92, 94)을 갖는 기판(90)을 포함한다. 제 1 및 제 2 부분(92, 94)은 겹쳐 쌓여 있다. 제 1 및 제 2 부분(92, 94)은 연속적이고 또한 일체적으로 형성되어 있어도 좋고, 떨어져 있어도 좋다. 이것들의 상세한 것은 제 1 및 제 2 실시예에서 설명하였다. 제 1 및 제 2 부분(92, 94) 사이에는, 적어도 1개 또는 복수의 도시하지 않는 반도체 칩이 설치되어 있다. 제 1 부분(92)에는, 도시하지 않는 외부 단자를 설치하여도 좋다.
본 실시예에서는, 제 1 부분(92)에 복수의 구멍(96)이 형성되어 있다. 복수의 구멍(96)을 형성하기 위한 복수의 단부는, 반도체 장치의 위치 결정의 기준이 된다. 즉, 구멍(96)에 핀 등을 삽입 통과하는 것으로, 반도체 장치의 위치 결정을 간단하게 행할 수 있다.
제 2 부분(94)은 제 1 부분(92)의 구멍(96; 또는 구멍(96)을 형성하는 단부)을 피하여, 제 1 부분(92)에 겹쳐 쌓이도록 되어 있다. 도 7에 도시하는 예에서는, 제 1 부분(92)에 있어서의 구멍(96)이 형성되는 영역에 대응하여, 제 2 부분(94)에 노치(98; notch)가 형성되어 있다.
본 실시예에서도, 반도체 장치가 위치 결정의 기준이 되는 복수의 단부(구멍(96)을 형성하는 단부)를 갖기 때문에, 이것을 이용하여, 반도체 장치의 검사시나 실장시에, 외부 단자(도시하지 않음)와 검사 장치나 배선 패턴(3; 도 3 참조) 등의 검사 또는 실장을 정확하게 행할 수 있다. 구멍(96)이 아니어도, 외관으로부터 판별할 수 있는 부분(기판의 코너, 볼록부, 오목부 등)이 제 1 부분(92)에 형성되어 있으면, 이것을 위치 결정의 기준으로서 이용할 수 있다.
(제 4 실시예)
도 8은, 본 발명을 적용한 제 4 실시예에 따른 반도체 장치를 도시하는 도면이다. 이 반도체 장치는 제 1 및 제 2 부분(102, 104)을 갖는 기판(100)을 포함한다. 제 1 및 제 2 부분(102, 104)은 겹쳐 쌓여 있다. 제 1 및 제 2 부분(102, 104)은 연속적이면서 또한 일체적으로 형성되어 있어도 좋지만, 도 8에 도시하는 예에서는 떨어져 있고, 배선 패턴(106)에 의해서 양자는 접속되어 있다. 그 상세한 것은, 제 1 및 제 2 실시예에서 설명하였다. 제 1 및 제 2 부분(102, 104) 사이에는 적어도 1개 또는 복수의 도시하지 않는 반도체 칩이 설치되어 있다. 제 1 부분(102)에는 도시하지 않는 외부 단자를 설치하여도 좋다.
본 실시예에서는, 제 1 부분(102)이 제 2 부분(104)보다도 큰 형상을 하고 있다. 제 1 부분(102)의 외형을 형성하는 변 중, 2개의 변(108, 110)은 직교 방향으로 연장되어 있다. 직교 방향으로 연장되는 변(108, 110)은 제 1 부분(102)의 코너부를 형성하여도 좋다. 직교 방향으로 연장되는 2개의 변(108, 110)을 형성하는 단부는 소켓 등의 가이드(112)에 결합시킴으로써, 반도체 장치의 위치 결정의 기준이 된다.
제 2 부분(104)은, 제 1 부분(102)보다도 작기 때문에, 제 1 부분(102)의, 위치 결정의 기준이 되는 단부를 피하여, 제 1 부분(102)에 겹쳐 쌓이는 형상으로되어 있다.
본 실시예에 의하면, 제 1 부분(102)의 외형을 형성하는 변 중, 직교 방향으로 연장되는 변(108, 110)을 사용하거나, 또는 이들을 형성하는 단부를 사용하여, 반도체 장치의 검사시나 실장시에, 외부 단자(도시하지 않음)와 검사 장치나 배선 패턴(3; 도 3 참조) 등의 검사 또는 실장을 정확하게 행할 수 있다.
또한, 본 실시예에 제 2 실시예에서 설명한 바와 같은 제 1 부분을 형성하고, 그것을 위치 결정 기구로서 병용하여도 좋다.
(제 5 실시예)
도 9는, 본 발명을 적용한 제 5 실시예에 따른 반도체 장치를 도시하는 도면이다. 상술한 실시예에서는, 제 1 및 제 2 부분을 갖는 기판에 대해서 설명하였지만, 기판은 제 3 또는 그 이상의 부분을 갖고 있어도 좋다. 본 실시예에 따른 반도체 장치에서 사용되는 기판(120)은, 제 1 내지 제 3 부분(122, 124, 126)을 갖는다. 제 1 및 제 2 부분(122, 124)은, 상술한 실시예에서 설명한 내용이 적합하다. 제 1 및 제 2 부분(122, 124)에는 반도체 칩(130, 132)이 탑재되어 있다. 이 경우, 적어도 1개의 반도체 칩(130, 132)이 제 1 및 제 2 부분(122, 124)의 적어도 한쪽에 탑재되어 있으면 좋다.
기판(120)의 제 3 부분(126)은, 도 9에 도시하는 예에서는 제 2 부분(124)에 연장 설치되어 있지만, 제 1 부분(122)에 연장 설치하여도 좋다. 제 3 부분(126)도 제 2 부분과 같이, 제 1 부분(122)의 위치 결정의 기준이 되는 단부를 피하여 제 1 부분(122)과 겹쳐 쌓이는 형상을 하고 있다. 즉, 제 3 부분(126)도 제 2 부분(124)과 같은 구성이다. 제 1 부분(122) 및 제 2 부분(124)의 구성은, 상술한 실시예에서 설명한 내용이 적합하다. 또한, 외부 단자(44) 등의 구성에 대해서도 상술한 실시예에서 설명한 내용을 적용할 수 있다.
본 실시예에 의하면, 상술한 실시예에서 설명한 효과에 더하여, 더욱 많은 반도체 칩을 갖는 반도체 장치를 구성할 수 있다.
본 발명을 적용한 반도체 장치를 갖는 전자기기로서, 도 10에는, 노트형 퍼스널 컴퓨터(200) 및 휴대전화(300)가 도시되어 있다.
이상 설명한 실시예에서, 전체 비용이 상승하지 않는 범위 내에서, 기판으로서 빌드업 기판 또는 다층 기판을 사용하여도 좋다.
또, 상기 본 발명의 구성 요건에서 「반도체 칩」을 「전자소자」로 치환하여, 반도체 칩과 같이 전자소자(능동 소자이든 수동 소자이든 상관 없다)를 기판에 실장하여 전자 부품을 제조할 수 있다. 이러한 전자소자를 사용하여 제조되는 전자부품으로서, 예를 들면, 광소자, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨 또는 퓨즈 등이 있다.
또한, 상술한 모든 실시예는, 반도체 칩과 그 외의 전자 소자가 기판상에서 혼재되는 반도체 장치(실장 모듈)이어도 좋다.
또한, 이상 설명한 실시예에서는, 기판을 구부려서 적층하는 예에 대해서 설명하였지만, 본 발명은, 이에 한정되지 않고, 모든 기판의 적층 방법에 적용할 수 있다. 기판을 적층한 경우의 상하의 기판의 전기적인 접속에는, 범프를 사용하거나 커넥터를 사용하여도 좋다. 그 경우, 상술한 기판의 위치 결정 구조는, 외부 단자가 형성되어 있는 기판(아래 쪽의 기판)에, 또는, 윗쪽에 적층되어 이루어지는 기판에 형성되어 있으면 되고, 구부리는 이외의 모든 구성에 있어서, 본 발명을 적용하여도 좋다.
도 1은, 본 발명을 적용한 제 1 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면.
도 2는, 본 발명을 적용한 제 1 실시예에 따른 반도체 장치 및 그 검사 또는 실장 방법을 도시하는 도면.
도 3은, 본 발명을 적용한 제 1 실시예에 따른 반도체 장치가 실장된 회로 기판을 도시하는 도면.
도 4는, 본 발명을 적용한 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하는 도면.
도 5는, 본 발명을 적용한 제 2 실시예에 따른 반도체 장치 및 그 검사 또는 실장 방법을 도시하는 도면.
도 6은, 본 발명을 적용한 제 2 실시예의 변형예에 따른 반도체 장치를 설명하기 위한 도면.
도 7은, 본 발명을 적용한 제 3 실시예에 따른 반도체 장치를 도시하는 도면.
도 8은, 본 발명을 적용한 제 4 실시예에 따른 반도체 장치 및 그 검사 또는 실장 방법을 도시하는 도면.
도 9는, 본 발명을 적용한 제 5 실시예에 따른 반도체 장치를 도시하는 도면.
도 10은, 본 발명에 따른 방법을 적용하여 제조된 반도체 장치를 구비하는 전자기기를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 배선 패턴
14 : 제 1 부분 16 : 제 2 부분
17 : 본체 부분 18, 20 : 볼록부 22, 24, 26, 28 : 변 30 : 오목 형상 단부 40, 42 : 반도체 칩 44 : 외부 단자

Claims (17)

  1. 배선 패턴이 형성되고, 제 1 부분과, 상기 제 1 부분에 평면적으로 겹치기 위한 제 2 부분을 갖고,
    상기 제 1 부분은, 직사각형을 이루는 본체 부분과, 위치 결정의 기준이 되는 단부와, 상기 본체 부분의 적어도 1변으로부터 연장 설치된 볼록부를 갖고,
    상기 제 2 부분은, 상기 볼록부가 내측에 배치되는 오목부를 갖고, 상기 제 1 부분에 있어서의 상기 단부를 피한 영역과 평면적으로 겹치는 형상을 하고 있는 배선 기판.
  2. 제 1 항에 있어서,
    상기 위치 결정의 기준이 되는 단부는 서로 직교하는 관계에 있는 2개의 변을 포함하여 이루어지는 배선 기판.
  3. 제 1 항에 있어서,
    상기 볼록부는, 상기 본체 부분과의 경계가 되는 변과, 상기 본체 부분과의 경계가 되는 변에 대하여 수직 방향으로 연장되는 제 1 변과, 상기 본체 부분과의 경계가 되는 변과 평행한 관계를 갖는 선단의 제 2 변에 의해 결정된 영역으로 이루어지고, 상기 위치 결정의 기준이 되는 단부는 상기 제 1 변 및 상기 제 2 변을 포함하여 이루어지는 배선 기판.
  4. 제 1 항에 있어서,
    복수의 상기 위치 결정의 기준이 되는 단부를 갖고, 적어도 1개의 상기 단부는 상기 제 1 부분의 상기 본체 부분에 있어서의 상기 볼록부를 피한 부분에 형성되어 이루어지는 배선 기판.
  5. 제 2 항에 있어서,
    상기 제 1 부분은 상기 제 2 부분보다도 큰 형상을 하고, 상기 직교하는 관계에 있는 2개의 변이 상기 제 1 부분의 코너부를 형성하여 이루어지는 배선 기판.
  6. 제 2 항에 있어서,
    상기 제 1 부분은 끼워진 각도에서 직각을 이루고, 또한, 상기 직교하는 관계에 있는 2개의 변을 포함하는 오목 형상 단부가 형성되어 이루어지는 배선 기판.
  7. 제 1 항에 있어서,
    상기 복수의 단부는 복수의 구멍을 형성하여 이루어지는 배선 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 부분에 연속적으로 상기 제 2 부분이 연장 설치되어 이루어지는 배선 기판.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 부분으로부터 떨어져서 상기 제 2 부분이 형성되어 있고, 상기 제 1 및 제 2 부분은 상기 배선 패턴에 의해서 접속되어 이루어지는 배선 기판.
  10. 적어도 1개의 반도체 칩과,
    제 1 부분과, 상기 제 1 부분에 평면적으로 겹치도록 배치되어 이루어지는 제 2 부분을 갖고, 상기 반도체 칩이 탑재되어 이루어지는 기판을 포함하며,
    상기 제 1 부분은, 직사각형을 이루는 본체 부분과, 위치 결정의 기준이 되는 단부와, 상기 본체 부분의 적어도 1변으로부터 연장 설치된 볼록부를 갖고,
    상기 제 2 부분은 상기 볼록부가 내측에 배치되는 오목부를 갖고, 상기 제 1 부분의 상기 단부를 피하는 형상을 하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 1 부분에는 복수의 외부 단자가 설치되어 이루어지는 반도체 장치.
  12. 제 10 항에 있어서,
    상기 기판으로서, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 배선 기판이 사용되어 이루어지는 반도체 장치.
  13. 제 10 항 또는 제 11 항에 기재된 반도체 장치가 탑재된 회로 기판.
  14. 제 10 항 또는 제 11 항에 기재된 반도체 장치를 구비하는 전자기기.
  15. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 배선 기판에 적어도 1개의 반도체 칩을 탑재하고, 상기 배선 기판의 상기 제 1 부분에 상기 제 2 부분을 겹쳐 쌓는 공정을 포함하는 반도체 장치의 제조 방법.
  16. 제 10 항 또는 제 11 항에 기재된 반도체 장치를, 상기 위치 결정의 기준이 되는 복수의 단부를 사용하여 위치 맞춤하는 공정과,
    상기 반도체 장치의 전기적 특성을 검사하는 공정을 포함하는 반도체 장치의 검사 방법.
  17. 제 10 항 또는 제 11 항에 기재된 반도체 장치를, 상기 위치 결정의 기준이 되는 복수의 단부를 사용하여 위치 맞춤하는 공정과,
    상기 반도체 장치를 회로 기판에 실장하는 공정을 포함하는 반도체 장치의 실장 방법.
KR10-2004-7001136A 1999-10-01 2000-09-29 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자 기기 KR100472334B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00281424 1999-10-01
JP28142499 1999-10-01
PCT/JP2000/006824 WO2001026432A1 (en) 1999-10-01 2000-09-29 Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7006784A Division KR100530911B1 (ko) 1999-10-01 2000-09-29 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법,회로 기판 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20040017354A KR20040017354A (ko) 2004-02-26
KR100472334B1 true KR100472334B1 (ko) 2005-03-14

Family

ID=17638979

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2004-7001136A KR100472334B1 (ko) 1999-10-01 2000-09-29 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자 기기
KR10-2001-7006784A KR100530911B1 (ko) 1999-10-01 2000-09-29 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법,회로 기판 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2001-7006784A KR100530911B1 (ko) 1999-10-01 2000-09-29 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법,회로 기판 및 전자 기기

Country Status (7)

Country Link
US (2) US6867496B1 (ko)
EP (1) EP1156705B1 (ko)
KR (2) KR100472334B1 (ko)
CN (1) CN1230046C (ko)
DE (1) DE60026331T8 (ko)
TW (1) TW494503B (ko)
WO (1) WO2001026432A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US7327022B2 (en) * 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
EP1668745B1 (en) * 2003-09-30 2011-08-31 International Business Machines Corporation Flexible assembly of stacked chips
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
US7714931B2 (en) * 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
DE102005032740B3 (de) * 2005-07-08 2006-09-28 Siemens Ag Verfahren zum Herstellen einer mikroelektronischen Anordnung
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
EP1961686B1 (en) 2007-02-20 2016-09-14 Iro Ab Yarn tension monitoring and setting system
US8605208B2 (en) * 2007-04-24 2013-12-10 Digitaloptics Corporation Small form factor modules using wafer level optics with bottom cavity and flip-chip assembly
CA2685083A1 (en) * 2007-04-24 2008-11-06 Harpuneet Singh Auto focus/zoom modules using wafer level optics
JP4670855B2 (ja) * 2007-11-08 2011-04-13 セイコーエプソン株式会社 表示装置および時計
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
TWI415227B (zh) * 2009-01-06 2013-11-11 Raydium Semiconductor Corp 晶片封裝結構以及導線架構
JP2010225943A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
WO2010120362A1 (en) * 2009-04-15 2010-10-21 Arizant Healthcare Inc. Deep tissue temperature probe constructions
US8248523B2 (en) * 2009-11-05 2012-08-21 Flextronics Ap, Llc Camera module with fold over flexible circuit and cavity substrate
US8545114B2 (en) 2011-03-11 2013-10-01 Digitaloptics Corporation Auto focus-zoom actuator or camera module contamination reduction feature with integrated protective membrane
GB201104897D0 (en) 2011-03-23 2011-05-04 Immunobiology Ltd Method for the production of protein complexes and vaccine compositions comprising the same
JP2013160942A (ja) * 2012-02-06 2013-08-19 Sony Corp 半導体装置およびその製造方法、並びに電子機器
US9007520B2 (en) 2012-08-10 2015-04-14 Nanchang O-Film Optoelectronics Technology Ltd Camera module with EMI shield
US9001268B2 (en) 2012-08-10 2015-04-07 Nan Chang O-Film Optoelectronics Technology Ltd Auto-focus camera module with flexible printed circuit extension
CN107768408A (zh) 2013-04-15 2018-03-06 株式会社半导体能源研究所 发光装置
JP6318556B2 (ja) * 2013-11-11 2018-05-09 セイコーエプソン株式会社 パッケージの製造方法および電子デバイスの製造方法
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
US9831281B2 (en) 2015-05-01 2017-11-28 Sensors Unlimited, Inc. Electrical interconnects for photodiode arrays and readout interface circuits in focal plane array assemblies
CN105578717B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 柔性电路板及终端
WO2021039096A1 (ja) * 2019-08-27 2021-03-04 京セラ株式会社 電子装置
JP7265974B2 (ja) * 2019-11-14 2023-04-27 新光電気工業株式会社 電子機器

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52135066A (en) 1976-05-08 1977-11-11 Alps Electric Co Ltd Method of producing printed substrate
JPS58153470U (ja) 1982-04-08 1983-10-14 パイオニア株式会社 割りプリント基板
JPH0780292B2 (ja) 1986-02-17 1995-08-30 富士通株式会社 位置決め機構
JPS62260353A (ja) 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPH0160543U (ko) 1987-10-13 1989-04-17
US5202045A (en) * 1989-01-05 1993-04-13 Lever Brothers Company, Division Of Conopco, Inc. S-shaped detergent laminate
KR910010119B1 (ko) * 1989-03-30 1991-12-16 삼성전자 주식회사 영상신호 엔코딩용 색부반송파 파형정형회로
US5484292A (en) * 1989-08-21 1996-01-16 Mctaggart; Stephen I. Apparatus for combining audio and visual indicia
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
JPH03245591A (ja) 1990-02-23 1991-11-01 Nec Corp Ｌｓｉモジュール
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
JPH04150055A (ja) 1990-10-15 1992-05-22 Seiko Epson Corp 半導体パッケージ
US5117282A (en) * 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
JPH05144998A (ja) 1991-11-21 1993-06-11 Seiko Epson Corp 半導体パツケージ
JP2545422Y2 (ja) 1991-12-20 1997-08-25 株式会社ケンウッド プリント基板接続構造
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5436744A (en) * 1993-09-03 1995-07-25 Motorola Inc. Flexible liquid crystal display with integrated driver circuit and display electrodes formed on opposite sides of folded substrate
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5747858A (en) * 1996-09-30 1998-05-05 Motorola, Inc. Electronic component having an interconnect substrate adjacent to a side surface of a device substrate
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH10256788A (ja) 1997-03-11 1998-09-25 Morikawa Sangyo Kk 電子部品取付け装置
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US6084778A (en) * 1997-04-29 2000-07-04 Texas Instruments Incorporated Three dimensional assembly using flexible wiring board
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
JP3490601B2 (ja) 1997-05-19 2004-01-26 日東電工株式会社 フィルムキャリアおよびそれを用いた積層型実装体
CH689502A5 (fr) * 1997-05-30 1999-05-14 Valtronic S A Module électronique miniaturisé
US6069026A (en) * 1997-08-18 2000-05-30 Texas Instruments Incorporated Semiconductor device and method of fabrication
JPH1169241A (ja) 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 固体撮像装置およびその製造方法
US6121678A (en) * 1997-12-19 2000-09-19 Stmicroelectronics, Inc. Wrap-around interconnect for fine pitch ball grid array
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
GB2341272B (en) 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
KR100514558B1 (ko) 1998-09-09 2005-09-13 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers

Also Published As

Publication number Publication date
DE60026331T2 (de) 2006-10-12
US7009293B2 (en) 2006-03-07
KR20040017354A (ko) 2004-02-26
DE60026331T8 (de) 2007-02-01
CN1230046C (zh) 2005-11-30
EP1156705B1 (en) 2006-03-01
WO2001026432A1 (en) 2001-04-12
EP1156705A4 (en) 2003-04-23
EP1156705A1 (en) 2001-11-21
DE60026331D1 (de) 2006-04-27
US6867496B1 (en) 2005-03-15
TW494503B (en) 2002-07-11
CN1339243A (zh) 2002-03-06
US20050040510A1 (en) 2005-02-24
KR100530911B1 (ko) 2005-11-23
KR20010101099A (ko) 2001-11-14

Similar Documents

Publication Publication Date Title
KR100472334B1 (ko) 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법, 회로 기판 및 전자 기기
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
US7939920B2 (en) Multiple die integrated circuit package
CN107546208B (zh) 膜产品及膜封装
JP3633566B2 (ja) 電子デバイス及びその製造方法並びに電子機器
JP4102969B2 (ja) 半導体装置
JP4051531B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20020019410A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US20050040504A1 (en) Low-cost flexible film package module and method of manufacturing the same
KR101106234B1 (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
US20100059876A1 (en) Electronic component package and method of manufacturing the same
KR20010110359A (ko) 다층 반도체 디바이스의 조립 지그 장치 및 제조 방법
JP4019251B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20070246250A1 (en) Wiring Board
JP2011035345A (ja) 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR20030019439A (ko) 반도체장치
JP4400506B2 (ja) 半導体装置及びその製造方法、並びに、回路基板の接続方法
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20130076900A (ko) 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001223325A (ja) 半導体装置
JP4374251B2 (ja) 半導体装置
JP2001068620A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR0134646B1 (ko) 역적층 초박형 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee