JPH05144998A - 半導体パツケージ - Google Patents
半導体パツケージInfo
- Publication number
- JPH05144998A JPH05144998A JP30601391A JP30601391A JPH05144998A JP H05144998 A JPH05144998 A JP H05144998A JP 30601391 A JP30601391 A JP 30601391A JP 30601391 A JP30601391 A JP 30601391A JP H05144998 A JPH05144998 A JP H05144998A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- terminal
- terminals
- positioning
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 位置決め手段に端子や封止材を使わずに精度
良く、且つ、機械的な位置決めが使える半導体パッケー
ジを提供することを目的とする。 【構成】 半導体パッケージの四隅に、端子とは電気的
に切り離されたリードフレームを、前記端子より適宜寸
法突き出させた位置決め手段を成形させた半導体パッケ
ージ。 【効果】 リードフレームの一部を位置決め手段として
残すだけで、機械的に位置決め出来、しかも封止材のバ
リの影響を受けずに、端子の足曲がりも発生させない。
良く、且つ、機械的な位置決めが使える半導体パッケー
ジを提供することを目的とする。 【構成】 半導体パッケージの四隅に、端子とは電気的
に切り離されたリードフレームを、前記端子より適宜寸
法突き出させた位置決め手段を成形させた半導体パッケ
ージ。 【効果】 リードフレームの一部を位置決め手段として
残すだけで、機械的に位置決め出来、しかも封止材のバ
リの影響を受けずに、端子の足曲がりも発生させない。
Description
【０００１】
【産業上の利用分野】本発明は基板実装のための端子が
４方向にあって、半導体パッケージの組立や、電気特性
測定、基板実装の際に位置決めが必要な半導体パッケー
ジに関する。
４方向にあって、半導体パッケージの組立や、電気特性
測定、基板実装の際に位置決めが必要な半導体パッケー
ジに関する。
【０００２】
【従来の技術】従来の半導体パッケージでは、ハンドリ
ング装置での位置決め手段として前記半導体パッケージ
の端子や、封止材の端面を、前記ハンドリング装置の位
置決め機構で機械的に位置決めするか、前記端子を、前
記ハンドリング装置の光学式位置決め機構により位置決
めしていた。
ング装置での位置決め手段として前記半導体パッケージ
の端子や、封止材の端面を、前記ハンドリング装置の位
置決め機構で機械的に位置決めするか、前記端子を、前
記ハンドリング装置の光学式位置決め機構により位置決
めしていた。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術には以下に述べるような課題がある。即ち、前記半導
体パッケージの端子を、前記ハンドリング装置の位置決
め機構により、機械的に矯正するため、前記端子を曲げ
て外観不良が発生していた。
術には以下に述べるような課題がある。即ち、前記半導
体パッケージの端子を、前記ハンドリング装置の位置決
め機構により、機械的に矯正するため、前記端子を曲げ
て外観不良が発生していた。
【０００４】又、近年半導体パッケージの薄型化が進ん
でいるため、封止材の端面を対象にした位置決め機構が
寸法的に使えなくなっている。
でいるため、封止材の端面を対象にした位置決め機構が
寸法的に使えなくなっている。
【０００５】更に非接触な光学式位置決め方式では、前
記端子の曲がりの発生は防止でき、位置決め精度も向上
するが、位置決め機構が高価になることと、位置決め処
理時間が大幅に長くなり、ハンドリング装置の処理能力
が落ちていた。
記端子の曲がりの発生は防止でき、位置決め精度も向上
するが、位置決め機構が高価になることと、位置決め処
理時間が大幅に長くなり、ハンドリング装置の処理能力
が落ちていた。
【０００６】本発明では以上のような問題点を解決する
ものであり、その目的とするところは前記半導体パッケ
ージの端子や、封止材の端面を使わないことにより、端
子の曲がりが発生せず、精度良く位置決め出来ることで
あり、更に機械的な位置決め機構が使えることにより、
安価で、処理能力の高いハンドリング装置が使える半導
体パッケージを提供することにある。
ものであり、その目的とするところは前記半導体パッケ
ージの端子や、封止材の端面を使わないことにより、端
子の曲がりが発生せず、精度良く位置決め出来ることで
あり、更に機械的な位置決め機構が使えることにより、
安価で、処理能力の高いハンドリング装置が使える半導
体パッケージを提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体パッケー
ジではハンドリング装置の機械的な位置決め機構により
矯正できるように、半導体パッケージの四隅に、前記端
子とは電気的に切り放されたリードフレームを、前記端
子より適宜寸法突き出させた位置決め手段を成型するこ
とを特徴とする。
ジではハンドリング装置の機械的な位置決め機構により
矯正できるように、半導体パッケージの四隅に、前記端
子とは電気的に切り放されたリードフレームを、前記端
子より適宜寸法突き出させた位置決め手段を成型するこ
とを特徴とする。
【０００８】
【実施例】（実施例１）以下実施例に基づいて本発明を
詳しく説明する。
詳しく説明する。
【０００９】図１（ａ）は、本発明の正面図で、図１
（ｂ）は、図１（ａ）のＡ−Ａ’の断面図の平面図であ
って、端子１３、位置決め手段１４、半導体チップ１５
の乗ったダイパッド１６は、封止材１２で封止される前
は一体成形されたリードフレームとして構成されたもの
であり、お互いの位置精度は高いものである。又、個々
の端子１３、ダイパッド１６、位置決め手段１４は、電
気的に切り離されたものであり、いくつかある端子１３
と半導体チップ１５が電気的に接続されている。更に、
位置決め手段１４は、半導体パッケージ１１の四隅に設
けられ、端子１３に比べ十分幅寸法の広い形状で且つ、
端子１３とは適宜寸法長めに別に切断され、端子１３と
同時に成形されるものである。
（ｂ）は、図１（ａ）のＡ−Ａ’の断面図の平面図であ
って、端子１３、位置決め手段１４、半導体チップ１５
の乗ったダイパッド１６は、封止材１２で封止される前
は一体成形されたリードフレームとして構成されたもの
であり、お互いの位置精度は高いものである。又、個々
の端子１３、ダイパッド１６、位置決め手段１４は、電
気的に切り離されたものであり、いくつかある端子１３
と半導体チップ１５が電気的に接続されている。更に、
位置決め手段１４は、半導体パッケージ１１の四隅に設
けられ、端子１３に比べ十分幅寸法の広い形状で且つ、
端子１３とは適宜寸法長めに別に切断され、端子１３と
同時に成形されるものである。
【００１０】以上のような半導体パッケージ１１を、図
１（ｃ）に示すようなハンドリング装置の位置決め機構
１８へ、ハンドリング装置の吸着搬送機構１７が、半導
体パッケージ１１を吸着搬送してきて落し込むと、位置
決め機構１８の斜面を、端子１３より適宜寸法長めの位
置決め手段１４が滑り、端子１３は位置決め機構１８に
触れる事なく半導体パッケージ１１は位置決め機構１８
に収容される。更に、半導体パッッケージ１１が位置決
め機構１８に収容された状態に於いても、位置決め手段
１４により精度良く位置決め機構１８に納まり、且つ、
端子１３や封止材１２は位置決め機構１８に触れない。
１（ｃ）に示すようなハンドリング装置の位置決め機構
１８へ、ハンドリング装置の吸着搬送機構１７が、半導
体パッケージ１１を吸着搬送してきて落し込むと、位置
決め機構１８の斜面を、端子１３より適宜寸法長めの位
置決め手段１４が滑り、端子１３は位置決め機構１８に
触れる事なく半導体パッケージ１１は位置決め機構１８
に収容される。更に、半導体パッッケージ１１が位置決
め機構１８に収容された状態に於いても、位置決め手段
１４により精度良く位置決め機構１８に納まり、且つ、
端子１３や封止材１２は位置決め機構１８に触れない。
【００１１】（実施例２）以上、本発明による半導体パ
ッケージを実現する位置決め手段の一例を説明したが、
ここで説明した以外に例えば次のような位置決め手段で
も実現できる。図２（ａ）は本発明の正面図で、図２
（ｂ）は、図２（ａ）のＡ−Ａ’の断面図の平面図であ
って実施例１と同様に位置決め手段２４は、半導体パッ
ケージ２１の四隅に設けられ、端子２３に比べ十分幅寸
法の広い形状で且つ、端子２３とは適宜寸法長めに別に
切断、成形されるものである。
ッケージを実現する位置決め手段の一例を説明したが、
ここで説明した以外に例えば次のような位置決め手段で
も実現できる。図２（ａ）は本発明の正面図で、図２
（ｂ）は、図２（ａ）のＡ−Ａ’の断面図の平面図であ
って実施例１と同様に位置決め手段２４は、半導体パッ
ケージ２１の四隅に設けられ、端子２３に比べ十分幅寸
法の広い形状で且つ、端子２３とは適宜寸法長めに別に
切断、成形されるものである。
【００１２】
【発明の効果】本発明の半導体パッケージは、以上説明
したように、リードフレームの一部を位置決め手段とし
て残すだけで、ハンドリング装置は機械的に半導体パッ
ケージを位置決め出来、しかも、封止材のバリの影響を
受けずに、端子の足曲がりも発生させない。
したように、リードフレームの一部を位置決め手段とし
て残すだけで、ハンドリング装置は機械的に半導体パッ
ケージを位置決め出来、しかも、封止材のバリの影響を
受けずに、端子の足曲がりも発生させない。
【図１】（ａ）は本発明の１例を示す正面図である。
（ｂ）は（ａ）のＡ−Ａ’の断面図の平面図である。
（ｃ）はハンドリング装置の位置決め機構と、吸着搬送
機構の断面図と、位置決め機構に収容された本発明の１
例を示す正面図である。
（ｂ）は（ａ）のＡ−Ａ’の断面図の平面図である。
（ｃ）はハンドリング装置の位置決め機構と、吸着搬送
機構の断面図と、位置決め機構に収容された本発明の１
例を示す正面図である。
【図２】（ａ）は本発明の１例を示す正面図である。
（ｂ）は（ａ）のＡ−Ａ’の断面図の平面図である。
（ｂ）は（ａ）のＡ−Ａ’の断面図の平面図である。
１１，２１・・・半導体パッケージ １２・・・・・・封止材 １３、２３・・・端子 １４、２４・・・位置決め手段 １５・・・・・・半導体チップ １６・・・・・・ダイパッド １７・・・・・・吸着搬送機構 １８・・・・・・位置決め機構
Claims (1)
- 【請求項１】 基板実装するための端子を４方向に備え
たリードフレームと、当該リードフレームに実装された
半導体チップを封止し、個別半導体パッケージとなった
後のハンドリング装置に於ける位置決め手段を有した半
導体パッケージに於いて、前記位置決め手段は、半導体
チップを実装するリードフレームや、基板実装のための
端子とは電気的に切り離しの出来るリードフレームによ
り成型され、当該リードフレームは前記パッケージの四
隅から、前記端子より適宜寸法突き出していることを特
徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30601391A JPH05144998A (ja) | 1991-11-21 | 1991-11-21 | 半導体パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30601391A JPH05144998A (ja) | 1991-11-21 | 1991-11-21 | 半導体パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144998A true JPH05144998A (ja) | 1993-06-11 |
Family
ID=17952034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30601391A Pending JPH05144998A (ja) | 1991-11-21 | 1991-11-21 | 半導体パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867496B1 (en) | 1999-10-01 | 2005-03-15 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
-
1991
- 1991-11-21 JP JP30601391A patent/JPH05144998A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867496B1 (en) | 1999-10-01 | 2005-03-15 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
| US7009293B2 (en) | 1999-10-01 | 2006-03-07 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144998A (ja) | 半導体パツケージ | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| JP3183063B2 (ja) | 半導体装置 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JPH06204392A (ja) | Ｉｃのパッケージ | |
| JPH10256421A (ja) | 半導体装置及びその実装方法 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPS58142551A (ja) | 樹脂封止半導体装置 | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ | |
| JPH05243448A (ja) | 集積回路用パッケージ | |
| JPS6365660A (ja) | 半導体集積回路装置 | |
| JP2000349182A (ja) | 半導体装置 | |
| JPS61269335A (ja) | 電子部品 | |
| JPH0720924Y2 (ja) | 半導体装置 | |
| JPS63152162A (ja) | 半導体装置 | |
| JPH0199245A (ja) | Ｉｃパッケージ | |
| JPH1078598A (ja) | 測光センサの取付け構造 | |
| JPH064582Y2 (ja) | フィルムキャリア | |
| JPS6356947A (ja) | 半導体装置 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH09148516A (ja) | 半導体装置 | |
| JPH03229450A (ja) | 半導体パッケージ | |
| JPH04137659A (ja) | 半導体パッケージ | |
| JPH06334097A (ja) | 電子部品パッケージ |