JPS58142551A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS58142551A JPS58142551A JP2440182A JP2440182A JPS58142551A JP S58142551 A JPS58142551 A JP S58142551A JP 2440182 A JP2440182 A JP 2440182A JP 2440182 A JP2440182 A JP 2440182A JP S58142551 A JPS58142551 A JP S58142551A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- sealed
- semiconductor device
- resin sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹ｊ＋ｕ＋を正半導体装置に関する。
樹脂鱒止形のトランジスタやＩＣは、例えば第１１１に
示すごとくその主体となる半導体素子ｌ（破線をもって
示す）と、素子基板が取付けられたリード部（ヘッダ部
又はタブ）２と、素子の各電極がワイヤを介して電気的
に接続された複数のリード３及び素子と各リード部の内
端を包囲するように封止したａｎ封止体４とから樽虞さ
れる。
示すごとくその主体となる半導体素子ｌ（破線をもって
示す）と、素子基板が取付けられたリード部（ヘッダ部
又はタブ）２と、素子の各電極がワイヤを介して電気的
に接続された複数のリード３及び素子と各リード部の内
端を包囲するように封止したａｎ封止体４とから樽虞さ
れる。
上記複数のリードは製造直後は同図の破線（３）で示す
よ５Ｋ１１面方向に直線上に延びた状態で専用のソケッ
トを通じて選別のための調定を行なりているが、その後
でプリント配線基板Ｋｌ！装するためにリード部を成形
して先端部が下方に向くように折り曲げる。このため（
１）リード成形の手間が余分ｋかかること、偉１リード
成形後の梱包や堆り扱いＫよりてさらにリード−がりが
できること、（３）シたがって実装の自動化が困難であ
ること等の問題がありた。
よ５Ｋ１１面方向に直線上に延びた状態で専用のソケッ
トを通じて選別のための調定を行なりているが、その後
でプリント配線基板Ｋｌ！装するためにリード部を成形
して先端部が下方に向くように折り曲げる。このため（
１）リード成形の手間が余分ｋかかること、偉１リード
成形後の梱包や堆り扱いＫよりてさらにリード−がりが
できること、（３）シたがって実装の自動化が困難であ
ること等の問題がありた。
本発明は上記した聞難を解消するためになされたもので
あり、その目的とするところはリード成形が不要で実装
の自動化が可能な樹脂封止形半導体装置の提供にある。
あり、その目的とするところはリード成形が不要で実装
の自動化が可能な樹脂封止形半導体装置の提供にある。
第２図は本発明によるパワー用樹腫封止形トランジスタ
の一実施例を示すものであり、樹脂封止体４の側面より
突出するヘッダ部２．各リード部３がプリント配線基板
Ｋｊｌり付けられる状態で折り−げられることなく、か
つその下面が樹脂封止体４の下面とほば一致する一平面
上にあるように形成されている。このためこの樹脂封止
トランジスタを配線基板に１！懐する際に、第３図に示
すように折り−げられないリード部３の下面をそのまま
実装用のプリント基板５の配線４ＫｍｌｌＫＩｉ触させ
て半田ディップ勢により実装することができる。なおこ
の樹脂封止トランジスタにおいては、リード部は樹脂封
止体１１ＩＷ！Ｊより極くわずかの長さｄをもって突出
しておればよい。
の一実施例を示すものであり、樹脂封止体４の側面より
突出するヘッダ部２．各リード部３がプリント配線基板
Ｋｊｌり付けられる状態で折り−げられることなく、か
つその下面が樹脂封止体４の下面とほば一致する一平面
上にあるように形成されている。このためこの樹脂封止
トランジスタを配線基板に１！懐する際に、第３図に示
すように折り−げられないリード部３の下面をそのまま
実装用のプリント基板５の配線４ＫｍｌｌＫＩｉ触させ
て半田ディップ勢により実装することができる。なおこ
の樹脂封止トランジスタにおいては、リード部は樹脂封
止体１１ＩＷ！Ｊより極くわずかの長さｄをもって突出
しておればよい。
嬉４図は本発明による樹脂封止形トランジスタの他の例
を示すもので、樹脂体側面より突出するヘッダーｌＩ２
及びリード部３′ｌｋ−短かく形成し、その下面を樹脂
体下面と一欽させる。このような構造であることにより
前記の例と同様にプリント配線基板へのＩＩ！鋏の際に
リードの成形が不要である。
を示すもので、樹脂体側面より突出するヘッダーｌＩ２
及びリード部３′ｌｋ−短かく形成し、その下面を樹脂
体下面と一欽させる。このような構造であることにより
前記の例と同様にプリント配線基板へのＩＩ！鋏の際に
リードの成形が不要である。
第５図は９４図の例においてリード３を樹脂体の内部で
折力−げて半導体素子の電＠に直接に（ワイヤを介する
ことなく）ボンディングした場合の例である。
折力−げて半導体素子の電＠に直接に（ワイヤを介する
ことなく）ボンディングした場合の例である。
第６図はヘッダ部２やリード部の＊Ｍｍ正体内部におけ
る厚さと外へ突出した部分の厚さが異な下面は樹脂体４
の下面と一歓している。
る厚さと外へ突出した部分の厚さが異な下面は樹脂体４
の下面と一歓している。
第７図はＩＣのごとく多数のリード部を有する樹脂封止
形半導体装置の例を示すものである。この場合も各リー
ドを樹脂体のｌＩ藺に短か（突出させ、リードを折り曲
げることなくプリント配線基板Ｋｌ！ｆｉすることが可
能である。
形半導体装置の例を示すものである。この場合も各リー
ドを樹脂体のｌＩ藺に短か（突出させ、リードを折り曲
げることなくプリント配線基板Ｋｌ！ｆｉすることが可
能である。
以上実施例で述べた本発明によれば、樹脂封止形半導体
装置において、樹脂封止体測置から突出するリード部を
短かく形成し、これらリードが配線基板Ｋｌ！装される
段階で折り−げられることなく、かつその下面が樹脂封
止体の下面と一款又ははぼ−散する一平面上にあるため
に、配線基板への実装が極めて容易でしかも基板配線へ
のリードの接触面積を大きくとることができ、信頼性あ
る電子装置が得られるとともＫ１１ｌｉの自動化が可能
となる。又、本発明によればリード郁Ｊｌ！彫工楊が不
要となり、取り扱い時の鵬品不嵐を生じることなく、ｍ
品厘価の低減に寄与できる。
装置において、樹脂封止体測置から突出するリード部を
短かく形成し、これらリードが配線基板Ｋｌ！装される
段階で折り−げられることなく、かつその下面が樹脂封
止体の下面と一款又ははぼ−散する一平面上にあるため
に、配線基板への実装が極めて容易でしかも基板配線へ
のリードの接触面積を大きくとることができ、信頼性あ
る電子装置が得られるとともＫ１１ｌｉの自動化が可能
となる。又、本発明によればリード郁Ｊｌ！彫工楊が不
要となり、取り扱い時の鵬品不嵐を生じることなく、ｍ
品厘価の低減に寄与できる。
本発明は中・高出力トランジスタ嘗リニア Ｉ Ｃ。
小信号トランジスタ等であって樹脂封止形の全ての半導
体装置に適用できるものである。
体装置に適用できるものである。
第１図は従来濃の樹脂封止トランジスタの一例を示す斜
面図、１１１Ｅ２図は本発明による樹脂封止トランジス
タの一実施例を示す斜面図、第３図は第２図のトランジ
スタをプリント基板Ｋｌ！装する場合の形態を示す正画
断面図、第４図は本発明に上る樹脂耐圧トランジスタの
他の例を示す斜面図、第５図は第４図のトランジスタの
断１ｉｉａ％第６図は本発明による＠脂封止トランジス
タの他の実施例な示す断面図、第７１１は本発明による
樹脂封止ＩＣの一例を示す斜面図である。 ｌ・・・半導体素子、２・・・ヘッダ部、３・・・リー
ド部、４・・・樹脂封止体、５・・・基板、６・・・配
線。 第 ４ 図 Ｚ 第 ５ 図 第 ６ 図 第 ７ 図
面図、１１１Ｅ２図は本発明による樹脂封止トランジス
タの一実施例を示す斜面図、第３図は第２図のトランジ
スタをプリント基板Ｋｌ！装する場合の形態を示す正画
断面図、第４図は本発明に上る樹脂耐圧トランジスタの
他の例を示す斜面図、第５図は第４図のトランジスタの
断１ｉｉａ％第６図は本発明による＠脂封止トランジス
タの他の実施例な示す断面図、第７１１は本発明による
樹脂封止ＩＣの一例を示す斜面図である。 ｌ・・・半導体素子、２・・・ヘッダ部、３・・・リー
ド部、４・・・樹脂封止体、５・・・基板、６・・・配
線。 第 ４ 図 Ｚ 第 ５ 図 第 ６ 図 第 ７ 図
Claims (1)
- １、半導体素子と、半導体素子の各電極端子が接続され
た複数のリード部と、素子とリード部の一部を封止した
樹脂封止体とから威る樹脂封止半導体装置において、各
リード部を樹脂封止体側面より短かく突出させ、これら
リードが配線基板に実装される段階で折り自げられるこ
となく、かつその下面が樹脂封止体下面とほば一致する
一平面上にあることｔ−特徴とする樹脂封止半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2440182A JPS58142551A (ja) | 1982-02-19 | 1982-02-19 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2440182A JPS58142551A (ja) | 1982-02-19 | 1982-02-19 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142551A true JPS58142551A (ja) | 1983-08-24 |
Family
ID=12137136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2440182A Pending JPS58142551A (ja) | 1982-02-19 | 1982-02-19 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142551A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143654A (ja) * | 1983-12-29 | 1985-07-29 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JPH03225944A (ja) * | 1990-01-31 | 1991-10-04 | Mitsui High Tec Inc | 半導体装置 |
| JPH0553251U (ja) * | 1991-04-11 | 1993-07-13 | 日本インター株式会社 | 面実装型半導体装置 |
-
1982
- 1982-02-19 JP JP2440182A patent/JPS58142551A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143654A (ja) * | 1983-12-29 | 1985-07-29 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JPH03225944A (ja) * | 1990-01-31 | 1991-10-04 | Mitsui High Tec Inc | 半導体装置 |
| JPH0553251U (ja) * | 1991-04-11 | 1993-07-13 | 日本インター株式会社 | 面実装型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0333374B1 (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US4521828A (en) | Component module for piggyback mounting on a circuit package having dual-in-line leads | |
| US5275975A (en) | Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material | |
| JPH0722568A (ja) | 半導体装置およびその製造方法 | |
| KR920001692A (ko) | 제로 전력 ic 모듈 | |
| JPS58142551A (ja) | 樹脂封止半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH01191455A (ja) | 半導体装置 | |
| US3791025A (en) | Method of manufacturing an electronic assembly | |
| JPH11288844A (ja) | 樹脂封止型電子部品及びその製造方法 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH01232753A (ja) | 半導体装置 | |
| US5242838A (en) | Method of manufacturing a semiconductor device | |
| JPS6148952A (ja) | 半導体装置 | |
| JPS5947749A (ja) | レジンパツケ−ジ型半導体装置 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JP2719459B2 (ja) | 面実装用数字表示器およびその製造方法 | |
| JPH0119400Y2 (ja) | ||
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| KR970010677B1 (ko) | 리드프레임 구조 | |
| JPS6365660A (ja) | 半導体集積回路装置 | |
| JP2535573B2 (ja) | プラスチック・ピングリッドアレイの製造方法 | |
| JPH01108751A (ja) | 集積回路装置 | |
| JPH0245961A (ja) | 半導体集積回路装置 | |
| JPS59110145A (ja) | 半導体装置 |