JPS5947749A - レジンパツケ−ジ型半導体装置 - Google Patents
レジンパツケ−ジ型半導体装置Info
- Publication number
- JPS5947749A JPS5947749A JP15665382A JP15665382A JPS5947749A JP S5947749 A JPS5947749 A JP S5947749A JP 15665382 A JP15665382 A JP 15665382A JP 15665382 A JP15665382 A JP 15665382A JP S5947749 A JPS5947749 A JP S5947749A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- semiconductor device
- mold body
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、レジンパッケージ型半導体装置に関し、プリ
ント基板に実装するためにモールド体から突出するリー
ド外端部を半田ディツプによる半田被膜で被ってなるレ
ジンパッケージ型半導体装置に関する。
ント基板に実装するためにモールド体から突出するリー
ド外端部を半田ディツプによる半田被膜で被ってなるレ
ジンパッケージ型半導体装置に関する。
従来、薄型レジンパッケージ型半導体装置の一つである
ミニスケアパッケージＩＣ（以下ＭＳＰＩＣと呼ぶ）の
顧客実装方法は、はんだ（Ｓｎ：Ｐｄ＝６：４）を印刷
°した基板上にそのＩＣ？：乗せ、下部よシ基板を加熱
して、半田付けする方法（リフローソルダー法）ｔ−行
なっているが、実装工程を簡略化するため、半田ディツ
プ方法でリード外端部を半田被膜で被うような方法が考
えられている。その際、ＩＣのリード間隔が狭い小型パ
ッケージは半田によるリード間ショートが問題となる。
ミニスケアパッケージＩＣ（以下ＭＳＰＩＣと呼ぶ）の
顧客実装方法は、はんだ（Ｓｎ：Ｐｄ＝６：４）を印刷
°した基板上にそのＩＣ？：乗せ、下部よシ基板を加熱
して、半田付けする方法（リフローソルダー法）ｔ−行
なっているが、実装工程を簡略化するため、半田ディツ
プ方法でリード外端部を半田被膜で被うような方法が考
えられている。その際、ＩＣのリード間隔が狭い小型パ
ッケージは半田によるリード間ショートが問題となる。
したがって、本発明の目的は、高密度小型パッケージの
プリント基板実装方法をリフローソルダー法からＩＣご
と半田に浸漬する半田デイツプ方法に変更にすることに
よって問題となる半Ｈ］のリード間ショートを防ぐこと
にあり、このために、小型パッケージ品のリードをレジ
ンからなるモールド内で下方に折り曲げ全面的に覆い、
先端（りｉ端）部分だけをモールド体下面から露出させ
て、はんだ付けしてなるパッケージ構造とするものであ
る。
プリント基板実装方法をリフローソルダー法からＩＣご
と半田に浸漬する半田デイツプ方法に変更にすることに
よって問題となる半Ｈ］のリード間ショートを防ぐこと
にあり、このために、小型パッケージ品のリードをレジ
ンからなるモールド内で下方に折り曲げ全面的に覆い、
先端（りｉ端）部分だけをモールド体下面から露出させ
て、はんだ付けしてなるパッケージ構造とするものであ
る。
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の一実施例によるＭＳＰパッケージと呼
ぶレジンパッケージ型半導体装置を示す断面図である。
ぶレジンパッケージ型半導体装置を示す断面図である。
この実施例ではペレット１はタブ２上に固定されるとと
もに、ペレット１の各電極はタブ２の周辺にそれぞれ内
端を臨ませるリード３の内端とを導線４で接続している
。そして、全体はレジンからなるモールド体５によって
封止され、たとえば１０．２〜０．３７Ｒｍとわずかに
リード３の外端（先端）をモールド体５の下面に突出（
露出）させている。
もに、ペレット１の各電極はタブ２の周辺にそれぞれ内
端を臨ませるリード３の内端とを導線４で接続している
。そして、全体はレジンからなるモールド体５によって
封止され、たとえば１０．２〜０．３７Ｒｍとわずかに
リード３の外端（先端）をモールド体５の下面に突出（
露出）させている。
このリード３のモールド体下面への露出は、モールド体
５内でリード３をその途中で下方に折υ曲げることによ
って行なわれる。また、リード外端は半導体装置６を半
田浴に浸漬するいわゆる半田デイツプ方法による半田被
膜７で被われている。
５内でリード３をその途中で下方に折υ曲げることによ
って行なわれる。また、リード外端は半導体装置６を半
田浴に浸漬するいわゆる半田デイツプ方法による半田被
膜７で被われている。
このような半導体装置６は実装時プリント基板上に載置
され、加熱による半田被膜の溶融によって行なわれる。
され、加熱による半田被膜の溶融によって行なわれる。
このような実施例によれば、高密度小型パッケージの結
果、リード間隔が１２７朋等と狭くなっていても、この
リードのピッチに比較してモールド体から突出するリー
ド外端の突出弗はたとえニに〇、２〜０．３鰭と４ケめ
て小さい。ｌ、たがって、半田デイツプ方法によってリ
ード外ｉ’ｂＡ部への半田被膜の形成を行なっても、従
来のように半田が多フ１′に付着することがないため、
隣接するリードが半１１１で接続されるようなことはな
くなり、歩留の白土が図れる。
果、リード間隔が１２７朋等と狭くなっていても、この
リードのピッチに比較してモールド体から突出するリー
ド外端の突出弗はたとえニに〇、２〜０．３鰭と４ケめ
て小さい。ｌ、たがって、半田デイツプ方法によってリ
ード外ｉ’ｂＡ部への半田被膜の形成を行なっても、従
来のように半田が多フ１′に付着することがないため、
隣接するリードが半１１１で接続されるようなことはな
くなり、歩留の白土が図れる。
第２図および第３図は他の実施例のレジンパッケージ型
半導体装置を示す断面１ヌ１である。第２図はＰＰＰパ
ッケージ、第３図はＳ Ｏパッケージの改良構造である
が、いずれもモールド体５内で各リード３は下方に折り
曲げられでいる。そして、リード３の外端をモールド体
５の−１：而に露出しでいる。また、リード３の露出部
分ではモ・−ルド体下面にリード３の一面が沿うように
再び外方に折り曲げられている。しかし、モールド体５
の側面に突出するリード外端長さは、半田デイツプ時に
隣接するリード同志が半田で連結されないように。
半導体装置を示す断面１ヌ１である。第２図はＰＰＰパ
ッケージ、第３図はＳ Ｏパッケージの改良構造である
が、いずれもモールド体５内で各リード３は下方に折り
曲げられでいる。そして、リード３の外端をモールド体
５の−１：而に露出しでいる。また、リード３の露出部
分ではモ・−ルド体下面にリード３の一面が沿うように
再び外方に折り曲げられている。しかし、モールド体５
の側面に突出するリード外端長さは、半田デイツプ時に
隣接するリード同志が半田で連結されないように。
たとえば０．２〜０．３籠と極めて短かくして半田の付
着量が少なくなるように構成されている。このため、こ
れらの半導体装置６は第１図で示す前記実施例の半導体
装置と同様にプリント基板に面取付構造で実装すること
ができる。
着量が少なくなるように構成されている。このため、こ
れらの半導体装置６は第１図で示す前記実施例の半導体
装置と同様にプリント基板に面取付構造で実装すること
ができる。
なお、本発明は前記実施例に限定されない。
以上のように、本発明によれば半田ディツプを行なって
も半田によるリード間ショートは生じない。また、プリ
ント基板に半導体装置を取り伺ける実装時において、プ
リント基板上に本発明による半導体装置をそれぞれ載置
した後、半田ディツプによって半導体装置の実装を行な
っても、半田によるショート不良は発生しないことから
、歩留の向上１作業性の向上が図れる。
も半田によるリード間ショートは生じない。また、プリ
ント基板に半導体装置を取り伺ける実装時において、プ
リント基板上に本発明による半導体装置をそれぞれ載置
した後、半田ディツプによって半導体装置の実装を行な
っても、半田によるショート不良は発生しないことから
、歩留の向上１作業性の向上が図れる。
第１図は本発明の一実施例によるレジンパッケージ型半
導体装置の断面図、 第２図は同じく他の実施例による半導体装置の断面図、 第３図は同じく他の実施例による半導体装１４の断面図
である。 １・・・ペレット、２・・クプ、３・・・リード、４
・清純、５・・・モールド型、６・・・半導体装置、７
・・・半ロー１被膜。 代理人 弁理士 薄 ロ１ 利 希′ノ 第 １ 図 第 ２ 図 第 ３ 図
導体装置の断面図、 第２図は同じく他の実施例による半導体装置の断面図、 第３図は同じく他の実施例による半導体装１４の断面図
である。 １・・・ペレット、２・・クプ、３・・・リード、４
・清純、５・・・モールド型、６・・・半導体装置、７
・・・半ロー１被膜。 代理人 弁理士 薄 ロ１ 利 希′ノ 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- １、 タブと、このタブ上に固定されるベレットと、前
記タブの周辺に内端を臨ませる複数のリードと、前記ベ
レットの電極とリードの内端を接続する導線と、そして
前記リードの外端部以外の前記各部を被うレジンからな
るモールド体とからなるレジンパッケージ型半導体装置
において、前記リードはモールド体内で下方に折れ曲が
り、外端はモールド体の下面に露出しかつこの露出部は
半田被膜で被われていることを特徴とするレジンパッケ
ージ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15665382A JPS5947749A (ja) | 1982-09-10 | 1982-09-10 | レジンパツケ−ジ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15665382A JPS5947749A (ja) | 1982-09-10 | 1982-09-10 | レジンパツケ−ジ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947749A true JPS5947749A (ja) | 1984-03-17 |
Family
ID=15632349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15665382A Pending JPS5947749A (ja) | 1982-09-10 | 1982-09-10 | レジンパツケ−ジ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947749A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131494A (ja) * | 1984-11-30 | 1986-06-19 | 松下電器産業株式会社 | 回路基板 |
| JPS62223369A (ja) * | 1986-03-18 | 1987-10-01 | 東レ株式会社 | 立毛布帛の製造方法及びその装置 |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
-
1982
- 1982-09-10 JP JP15665382A patent/JPS5947749A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131494A (ja) * | 1984-11-30 | 1986-06-19 | 松下電器産業株式会社 | 回路基板 |
| JPS62223369A (ja) * | 1986-03-18 | 1987-10-01 | 東レ株式会社 | 立毛布帛の製造方法及びその装置 |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005537663A (ja) | 被覆リードを備えるパッケージ半導体、及びパッケージ方法。 | |
| US6201294B1 (en) | Ball grid array semiconductor package comprised of two lead frames | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP2814955B2 (ja) | Ｂｇａ型半導体装置 | |
| JPS5947749A (ja) | レジンパツケ−ジ型半導体装置 | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPH01232753A (ja) | 半導体装置 | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JP2000196004A (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 | |
| KR960002091B1 (ko) | 반도체 패키지 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| CN116960077A (zh) | 散热基板、功率模块与散热基板制备方法 | |
| JPS6223136A (ja) | 半導体装置 | |
| KR970001139Y1 (ko) | 비엘피(blp)용 리드 프레임 | |
| JPS5989447A (ja) | 半導体装置 | |
| JPS59189662A (ja) | 樹脂封止型半導体装置 | |
| JPH01255259A (ja) | 樹脂封止型半導体装置 | |
| JP2770530B2 (ja) | フィルムキャリアパッケージ | |
| JPS6187343A (ja) | フラツトパツケ−ジの製造方法 | |
| JPS61220447A (ja) | 半導体パツケ−ジ | |
| JPH0553310B2 (ja) | ||
| JPH07176676A (ja) | 半導体装置 | |
| JPS60244053A (ja) | 半導体装置 | |
| JPH0855946A (ja) | 半導体装置並びに外部接続用リード及び配線パターン |