JPS6223136A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6223136A
JPS6223136A JP16187585A JP16187585A JPS6223136A JP S6223136 A JPS6223136 A JP S6223136A JP 16187585 A JP16187585 A JP 16187585A JP 16187585 A JP16187585 A JP 16187585A JP S6223136 A JPS6223136 A JP S6223136A
Authority
JP
Japan
Prior art keywords
semiconductor device
external terminal
molten solder
solder
bend
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16187585A
Other languages
English (en)
Inventor
Naotake Genmoto
元本 直武
Tadashi Takahashi
忠 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16187585A priority Critical patent/JPS6223136A/ja
Publication of JPS6223136A publication Critical patent/JPS6223136A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の実装基板への実装に適用して存
効な技術に関する。
〔背景技術〕
電子機器等の小型化の要請に伴い、半導体装置をプリン
ト基板等の実装基板へ高密度に実装することが行われて
いる。
その一つに、2つの半導体装置を重ね合わせて、−挙に
2倍の密度で実装を行おうとする、いわゆるピギーバノ
クパソケージ型の半導体装置がある。
上記ビギーバッタ方式の半導体装置として、いわゆる樹
脂封止型半導体装置を重合してなるものがあり、これは
下段の半導体装置の外部端子、すなわちリード線の屈曲
部近傍に上段の外部端子の先端部を半田等でろう付けし
て形成することができるものである。
上記半導体装置において外部リードの半田付けは、下段
の半導体装置の外部端子に上段の半導体装置の外部端子
先端部を接触させ、仮止めした状態のまま、半田浴に浸
漬することにより行うことができる。その際、下段半導
体装置の外部端子の先端からそのほとんどが埋没する高
さまで浸漬される。
ところで、通常のいわゆるデュアルインライン型の樹脂
封止型半導体装置においては、パッケージ樹脂に埋設さ
れている外部端子が該パッケージの側端近傍で下方に折
り曲げられている。そして、その外部端子はパッケージ
側端から実装基板の電極穴へ差し込まれる位置であるシ
ーテイングプレーンまでは巾広形状で形成されている。
前記のピギーバッタ方式における下段半導体装置におい
て、上記のようにパッケージ側端近傍の外部端子が中広
形状である場合には、次のような問題があることが本発
明者により見い出された。
すなわち、上記半導体装置を半田浴へ浸漬した後引き上
げを行う場合、付着した熔融半田が外部端子の先端方向
へ滑らかに流れない、そのため、シーテイングプレーン
より下の差込部の外部端子表面にも半田が厚く付着する
ことになる。したがって、差込部の外部端子が太くなる
ために該外部端子を実装基板の電極穴に挿入できないこ
とになり、結果として前記半導体装置の実装ができない
ことになる。
なお、樹脂封止型半導体装置については、1980年1
月15日、株式会社工業調査会発行、日本マイクロエレ
クトロニクス協会Brtc化実装技術JP149〜P1
50に説明されている。
〔発明の目的〕
本発明の目的は、下段の半導体装置の外部端子に上段の
半導体装置の外部端子先端部をろう付けして重合使用さ
れる半導体装置について、ろう付け時のろう材が下段の
半導体装置の外部端子の表面、特に電極差込部に厚く付
着することを防止できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、下段半導体装置において、外部端子の屈曲部
よりパッケージ側に近い部分の巾を狭くすることにより
、ろう材浴に浸漬した場合に、該屈曲部よりパフケージ
側の外部端子部にぬれ付着した熔融ろう材に対する保持
力を低減することができることにより、ろう材浴から引
き上げると上記熔融ろう材を速やかに外部端子の先端方
向へ流下させることができ、上記目的が達成されるもの
である。
〔実施例〕
第1図は本発明による一実施例である半導体装置の下段
半導体装置を、その外部端子の折曲前の状態で示す部分
平面図であり、第2図は本実施例の半導体装置を示す正
面図であり、第3図は本実施例の半導体装置を示す拡大
部分断面図である。
本実施例の半導体装置は、いわゆるピギーバック型半導
体装置であり、いわゆるDIP型の樹脂封止型半導体装
置を第2図に示す如く2段重ねしてなるものである。す
なわち、下段半導体装置Iにおける折曲部近傍の外部端
子2の外側面に、上段半導体装置3の外部端子4の先端
部が半田5を介して取り付けられ、電気的に接続される
と同時に機械的に固定されてなるものである。
上記の外部端子2と4との接続状態を拡大して示すのが
第3図である。同図のように、外部端子4の先端部が、
外部端子2の折曲部近傍の巾広部分2aに半田5で接合
されている。
上記外部端子2および4の接合は次のようにして達成さ
れる。まず、はぼ第2図に示すような形状に折曲形成さ
れ、かつ半田コートされた外部端子を備えた個々の半導
体装置を用意する。次に、同図に示す保合状態に仮止め
した後、その保合状態のまま下段半導体装置を熔融半田
浴に漫潰し、次いで引き上げ、付着した半田を冷却凝固
させると完了である。
本実施例の半導体装置では、下段半導体装W1において
、第1図に示すように、折曲部6とバフケージ7の側端
との間の外部端子である近接部2bが、折曲部より外側
の近傍の巾広部分2aより細くなっている。
したがって、熔融半田が上記近接部2bに付着する場合
であっても、近接部2bのぬれ面積と熔融半田の表面張
力等に起因すると考えられる該近接部2bの熔融半田に
対する保持力が小さくなっている。そのため、前記のよ
うに下段半導体装置を熔融半田浴に浸漬する際に、外部
端子2の全体を浴中に埋没させる場合であっても、該外
部端子2の表面に付着した熔融半田は速やかに流下する
それ故、外部端子2の表面に第1図に破線で示すような
不要な半田溜り8が生じることを防止できる。特に、第
3図に示すシーテイングプレーン9より先端方向の差込
部2Cが太くなることを防止できる。
したがって、本実施例の半導体装置においては、外部端
子の差込部2cが常に安定した寸法に形成することがで
き、そのため実装不良の発生を完全に防止することがで
きるものである。
〔効果〕
(1)、下段半導体装置の外部端子の屈曲部近傍に上段
半導体装置の外部端子の先端部をろう付けして重合使用
される半導体装置であって、下段半導体装置における外
部端子の屈曲部よりパンケージ側に位置する部分の巾を
、上記折曲部近傍の他の部分の巾より狭くすることによ
り、ろう材浴に浸漬し、外部端子間のろう付けを行う場
合に、該屈曲部よりパッケージ側の外部端子部にぬれ付
着した熔融ろう材に対する保持力を低減することができ
るので、ろう材浴から半導体装置を引き上げる際、上記
熔融ろう材を速やかに外部端子の先端方向へ流下させる
ことができる。
(2)、前記(11により、外部端子の表面に不要なろ
う材浴りが生じ、特に差込部が規定寸法以上に太くなる
ことをを効に防止することができる。
(3)、前記(2)により、実装不良の製品を大巾に低
減することができるので、スルーブツト向上が達成され
る。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、下段半導体装置についてのみ、その外部端子
の近接部を狭巾形状にしたものを示したが、上段半導体
装置の外部端子も同様の形状であってもよいことはいう
までもない。
また、ろう材としては半田のみを示したが、これに限る
ものではない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型のDIP
型半導体装置を重合形成したピギーバック型半導体装置
に適用した場合について説明したが、それに限定される
ものではなく、たとえば、同様の仕様により外部端子の
相互接合を行う製品であれば如何なるものに適用しても
有効な技術である。
【図面の簡単な説明】
第1図は本発明による一実施例である半導体装置の下段
半導体装置を、その外部端子の折曲前の状態で示す部分
平面図、 第2図は本実施例の半導体装置を示す正面図、第3図は
本実施例の半導体装置を示す拡大部分断面図である。 1・・・下段半導体装置、2・・・外部端子、2a・・
・巾広部分、2b・・・近接部、2c・・・差込部、3
・・・上段半導体装置、4・・・外部端子、5・・・半
田、6・・・折曲部、7・・・パンケージ、8・・・半
田溜り、9・・・シーテイングプレーン。

Claims (1)

  1. 【特許請求の範囲】 1、その外部端子の屈曲部近傍に他の電子装置のリード
    線がろう付け可能にされてなる半導体装置であって、上
    記外部端子の屈曲部よりパッケージ側の部分が狭巾形状
    に形成されてなる半導体装置。 2、上記半導体装置が樹脂封止型半導体装置であること
    を特徴とする特許請求の範囲第1項記載の半導体装置。 3、ろう材が半田であることを特徴とする特許請求の範
    囲第1項記載の半導体装置。
JP16187585A 1985-07-24 1985-07-24 半導体装置 Pending JPS6223136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16187585A JPS6223136A (ja) 1985-07-24 1985-07-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16187585A JPS6223136A (ja) 1985-07-24 1985-07-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS6223136A true JPS6223136A (ja) 1987-01-31

Family

ID=15743635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16187585A Pending JPS6223136A (ja) 1985-07-24 1985-07-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS6223136A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04160636A (ja) * 1990-10-25 1992-06-03 Mitsubishi Electric Corp 駆動情報のロード制御方式
US5394010A (en) * 1991-03-13 1995-02-28 Kabushiki Kaisha Toshiba Semiconductor assembly having laminated semiconductor devices
JPH0738336U (ja) * 1995-02-13 1995-07-14 賢一 若林 屋根構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04160636A (ja) * 1990-10-25 1992-06-03 Mitsubishi Electric Corp 駆動情報のロード制御方式
US5394010A (en) * 1991-03-13 1995-02-28 Kabushiki Kaisha Toshiba Semiconductor assembly having laminated semiconductor devices
JPH0738336U (ja) * 1995-02-13 1995-07-14 賢一 若林 屋根構造

Similar Documents

Publication Publication Date Title
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
US5926731A (en) Method for controlling solder bump shape and stand-off height
JPH11354705A (ja) 半導体装置及び半導体装置の製造方法
JP2002334964A (ja) 半導体装置
JPS6223136A (ja) 半導体装置
JP2005191574A (ja) 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法
US4724280A (en) Package for integrated circuit
JPH0331785B2 (ja)
JPS6342416B2 (ja)
JPH0529173A (ja) 電子部品
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JPH05315517A (ja) 半導体装置
JPH04184968A (ja) 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法
JPH01232753A (ja) 半導体装置
JPH0212861A (ja) 樹脂封止型半導体装置
JPS59189662A (ja) 樹脂封止型半導体装置
JPH0321096B2 (ja)
JPS5947749A (ja) レジンパツケ−ジ型半導体装置
JPH0446381Y2 (ja)
JPS622560A (ja) 樹脂封止型半導体装置
JP2000315852A (ja) 回路基板
JPH0714970A (ja) 半導体装置およびその実装方法
JP2616571B2 (ja) 半導体装置の製造方法
JPS58197897A (ja) はんだ接合方法
JPH04243187A (ja) プリント基板