JPS58197897A - はんだ接合方法 - Google Patents

はんだ接合方法

Info

Publication number
JPS58197897A
JPS58197897A JP8018982A JP8018982A JPS58197897A JP S58197897 A JPS58197897 A JP S58197897A JP 8018982 A JP8018982 A JP 8018982A JP 8018982 A JP8018982 A JP 8018982A JP S58197897 A JPS58197897 A JP S58197897A
Authority
JP
Japan
Prior art keywords
solder
circuit components
wiring board
liquid level
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8018982A
Other languages
English (en)
Inventor
賢三 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP8018982A priority Critical patent/JPS58197897A/ja
Publication of JPS58197897A publication Critical patent/JPS58197897A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Molten Solder (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明ははんだ接合方法にかかり、特にり−ド纏を有
しないチップ状回路部品を配線基板にはんだ接合する方
法の改良に関する。
〔発明の背景技術〕
近来、抵抗、コンデンサ、半導体等の回路部品にリード
纏を有しないチップ状囲路部品が開発され、使用が広範
囲にわたるようになつ九。上記チップ状回路部品は一般
に細長の山型で両端に電極部を有し、この電極部がはん
だと接合できる材質に%成されており、腋部で印刷配線
基板の導体層にはんだ接合するものである。第1図に印
刷配線基板(1)とこの導体層(2)(一部のみ示す)
にはんだ接合配設され九チツ、グ状回路部品(3) 、
 (3’ )・ 。
(4) 、 (4’)・・・を示す。なお、前記チップ
状回路部品のうち、(4) 、 (4’)で示され不も
のは他の同部品よりも高さが高いものである。
畝上の印刷配線基板(1)をチップ状回路部品に接合す
るには、例えば第311に示すように、溶融はんだ檜(
5)内に社んだ融液(6)を噴流させて高液面位域(7
)を形成する。次に印刷配線基板(1)にチップ状の囲
路部品(3) 、 (3’)・・・、 (4) 、 (
4’)・・・を予め**剤等によって所定位置に仮づけ
したものを上記回路部品取着側の基板主面を下向にし、
前記溶融はんだ槽の低液面位域(8)上方にて高液面位
域(7)の液■位から水平に高液面位域に移行させる。
これにより上記予め仮付けされ位置合わせされた回路部
品の電極部と印刷配線基板の導体層とが高液面位域の溶
融はんだ液に浸り、予め付着されたフラックスの作用を
伴なってはんだ接合が達成される。
〔背景技術の問題点〕
畝上の如く背景技術のはんだ接合方法によると、回路部
品に高さの差があるので、はんだ融液中を移行するとき
ts4図に示すように、端子面のはんだ接合面に気泡(
9) 、 (9’)・・・を生じたり、半田滴れがわる
くなる。上記気泡は背の高い回路部品の後部や、背の鳥
い回路部品量にははんだ融液が充分まわらず空気を捲き
込むほか、配線基板に付着している7ラツクス等が14
IILにさらされて一部ガス化し、上記空気やガスによ
る気泡が(ロ)路部品の内端に夫々滞留しはんだのつき
を阻害するなどの問題点がある。
〔発明の目的〕
この発明は畝上の従来技術の問題点を改良したはんだ接
合方法を提供するものである。
〔発明の概要〕
この発明Kかかるはんだ接合方法はいわゆる噴流方式の
はんだづけ方法にかかり、はんだの流れに対し回路部品
または回路部品の整列方向を斜交させてはんだ接合を施
すことを特徴とする。
〔発明の実施例〕
次にこの発明を1%施例により図面を参照して背景技術
との相違点につき詳細に説明する。
#I5図に一部が示される配線基板(1)には、導体 
 !盾部が、これにはんだ接合される予定の回路部品(
3) 、 (3’)・・、 (4) 、 (4’)・・
・およびt丸は回路部品の整列方向が前記配線基板の辺
に対し斜になるように設ゆられている。そして前記導体
層に回路部品が各々の対応する電極部で接するようK例
えば接着剤で仮付けし、従来の手段と全く同様にはんだ
接合を施す。
畝上の如く実施することKより、第6図に示すように回
路部品は破線で示されるはんだ融液流の方向に対し斜め
であるために流線を撹乱することが少なく、高さの高い
部品の後方にも回りこむ。
このためはんだ中に生ずる気泡が激減し、かつはんだづ
けが確実になる。
次にこの発明は配線基板における回路部品の配置、導体
層等を従来のtまとし、配線基板をはんだ槽におけるは
んだ融液流に対し回路部品およびまたはその整列方向が
斜めにな0るように保持する保持具によっても達成され
る。すなわち、@7図に示すように1.配線基板(1)
はこれに配設される回路部品、配置等が従来の11に形
成されており、前記配線基板を、その4隅に設けられて
いる定位用の孔部、 aa・・を央起I9口・・・で受
ける保持興り尋によってはんだ融液流に対し斜めに保持
し、はんだ融液中に浸漬させてはんだ接合を施す。
畝上の実施例FillKあけた実施例とはんだ接合につ
いては実質的に全く同じであり、はんだ接合の品質がき
゛わめて良好に得られる利点がある。まえ、この実施例
によれば配線基板における導体層のパターンが従来のま
までよい利点もある。
〔発明の効果〕
この発明によれば、大きさ、高さ、形状等の異なる多数
の回路部品を配設する場合のパターンレイアウト設計に
あた)、はんだ接合性のために部品配瞳が支配されるこ
となく、電気的特性のみ考慮して達成できるので、設計
が容易な上に基板の面積の縮小、はんだ接合性の向上等
に顕著な利点がある。
【図面の簡単な説明】
第1図ないし第4図は従来のはんだ接合方法を説明する
ための図で、第1図は印刷配線基板にチップ状1路部品
をはんだ接合した状態の斜視図、第2図は嬉1図の正m
図、第3図および第4図ははんだ接合の工程を示すいず
れも断面図、第5図以降はこの発明の実施例にかかり、
第5図およびjI6図は1実施例の印刷配線基板におけ
るチップ状回路部品の配置を示すいずれも正面図、第7
図および第8図は別の実施例を示す第7図は斜視図、第
8図は正面図である。 l、14     印刷配線基板 3 、3’  、 4 、4’・−・  (チップ状の
)回路部品5        はんだ槽 6        はんだ融液 7        はんだ融液の高液面位域代理人 弁
理士 井 上 −男 第  tm 第  2 図 第  3 図 第  4 図 第  5 図 第  6 図 第  7 図

Claims (3)

    【特許請求の範囲】
  1. (1)  II融けんだ槽内のはんだ融液を噴流させて
    高液面位域を設けるとともに、チップ状の回路部品が仮
    づけされた配線基板をその仮づけ面を下向にして低液面
    位域から水平に移動させ、前記高液面位域にて仮づけ部
    にはんだ接合を施すはんだ接合方法において、はんだの
    流れに対し回路部品または回路部品の整列方向を斜交さ
    せてはんだ接合を施すことを特徴とするはんだ接合方法
  2. (2)配線基板に仮づけされる回路部品およびまたは回
    路部品の整列方向を、溶融はんだ槽内の高液面位域にお
    けるはんだ流に対し斜めになるように仮付けして社んだ
    接合を施す仁とを特徴とする特許請求の範囲第1項に記
    載のはんだ接合方法。
  3. (3)  11111はんだ槽内の高液面位域における
    はんだ流に対し配線基板に仮づけされる回路部品および
    または回路部品の整列方向が斜めになるように配線基板
    を保持する保持具によってはんだ接合を施すことを特徴
    とする特許請求の範囲第1項に記載のはんだ接合方法。
JP8018982A 1982-05-14 1982-05-14 はんだ接合方法 Pending JPS58197897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8018982A JPS58197897A (ja) 1982-05-14 1982-05-14 はんだ接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8018982A JPS58197897A (ja) 1982-05-14 1982-05-14 はんだ接合方法

Publications (1)

Publication Number Publication Date
JPS58197897A true JPS58197897A (ja) 1983-11-17

Family

ID=13711423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8018982A Pending JPS58197897A (ja) 1982-05-14 1982-05-14 はんだ接合方法

Country Status (1)

Country Link
JP (1) JPS58197897A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213994A (ja) * 1987-03-03 1988-09-06 松下電器産業株式会社 プリント配線基板及び4方向リードフラットパッケージicの半田付方法
JPS6415995A (en) * 1987-07-10 1989-01-19 Kenji Kondo Method of soldering printed wiring board
JP2003051670A (ja) * 2001-08-03 2003-02-21 Fuji Electric Co Ltd 実装基板、およびその実装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213994A (ja) * 1987-03-03 1988-09-06 松下電器産業株式会社 プリント配線基板及び4方向リードフラットパッケージicの半田付方法
JPS6415995A (en) * 1987-07-10 1989-01-19 Kenji Kondo Method of soldering printed wiring board
JP2003051670A (ja) * 2001-08-03 2003-02-21 Fuji Electric Co Ltd 実装基板、およびその実装方法
JP4670199B2 (ja) * 2001-08-03 2011-04-13 富士電機システムズ株式会社 実装基板、およびその実装方法

Similar Documents

Publication Publication Date Title
US3726007A (en) Component side printed circuit soldering
US4493145A (en) Integrated circuit device having easily cleaned region between mother board and chip carriers mounted thereon
JPS58197897A (ja) はんだ接合方法
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JPS61102089A (ja) フラツトパツケ−ジicの実装構造
JPS61214548A (ja) テ−プキヤリア
JPH08340164A (ja) Bga型パッケージの面実装構造
JPH0446381Y2 (ja)
JPS63284890A (ja) 電子部品の実装方法
JPH0593073U (ja) プリント基板実装構造
JP2516606Y2 (ja) 表面実装型電子部品
JPS58221667A (ja) チツプ部品の半田付方法
JPS634690A (ja) 厚膜混成集積回路基板
JPS6097656A (ja) 混成集積回路の実装方法
JPS61115343A (ja) 半導体集積回路
JPH04125987A (ja) 混成集積回路
JPS59161056A (ja) セラミツクパツケ−ジ半導体装置
JPH07263848A (ja) プリント配線板
JPS62136061A (ja) 混成集積回路モジユ−ルのリ−ド端子取付方法
JP2005064379A (ja) 配線基板およびその製造方法
JPS6114791A (ja) 電子部品装着用プリント基板
JPH04146688A (ja) 電子部品のボンディング方法
JPS6261396A (ja) 部品実装方法
JPH03233995A (ja) チップ部品の実装方法
JPH01140696A (ja) プリント基板