JPS63213994A - プリント配線基板及び４方向リードフラットパッケージｉｃの半田付方法 - Google Patents
プリント配線基板及び４方向リードフラットパッケージｉｃの半田付方法Info
- Publication number
- JPS63213994A JPS63213994A JP4814287A JP4814287A JPS63213994A JP S63213994 A JPS63213994 A JP S63213994A JP 4814287 A JP4814287 A JP 4814287A JP 4814287 A JP4814287 A JP 4814287A JP S63213994 A JPS63213994 A JP S63213994A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- flat package
- solder
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005476 soldering Methods 0.000 title claims description 77
- 238000000034 method Methods 0.000 title claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 238000007598 dipping method Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Molten Solder (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半田付方法に半田ディップ槽を用いた４方向リ
ードフラツトハツケージＩＣの半田ディップ半田付方法
に関するものである。
ードフラツトハツケージＩＣの半田ディップ半田付方法
に関するものである。
従来の技術
近年、機器の高機能、小型化、高信頼性のために４方向
リード７ラノトパツケージＩＣが頻繁に使用されるよう
になってきている。
リード７ラノトパツケージＩＣが頻繁に使用されるよう
になってきている。
以下図面を参照しながら、上述した従来の４方向リード
フラットパッケージＩＣの半田付方法の一例について説
明する。
フラットパッケージＩＣの半田付方法の一例について説
明する。
第４図、第６図は従来の４方向リードフラノトパツケー
ジエＣの半田付方法のプリント配線基板上の半田付ラン
ドを示すものである。第４図において、１はプリント配
線基板である。６は４方向リードフラットパッケージＩ
Ｃで、プリント配線基板１の上に描かれた半田付ランド
に合せて配置する。１４は半田付ランドの４角に設けら
れた手半田半田部りランドである。第６図は第４図に示
す＾−ム′間の断面図である。
ジエＣの半田付方法のプリント配線基板上の半田付ラン
ドを示すものである。第４図において、１はプリント配
線基板である。６は４方向リードフラットパッケージＩ
Ｃで、プリント配線基板１の上に描かれた半田付ランド
に合せて配置する。１４は半田付ランドの４角に設けら
れた手半田半田部りランドである。第６図は第４図に示
す＾−ム′間の断面図である。
以上のように構成された４方向リードフラットパッケー
ジＩＣの半田付方法について、以下その方法を説明する
。
ジＩＣの半田付方法について、以下その方法を説明する
。
まず、プリント配線基板１の上に描かれた半田付ランド
に合せて４方向リードフラットパッケージエＣ６を配置
する。次に半田が十分溶ける温度に熱せられた半田ごて
で半田と共に半田付する。
に合せて４方向リードフラットパッケージエＣ６を配置
する。次に半田が十分溶ける温度に熱せられた半田ごて
で半田と共に半田付する。
最後に手半田半田部りランド１４に余分な半田を留めて
半ＥＥ付が終了する。
半ＥＥ付が終了する。
また、第６図、第７図は別の従来の４方向リードフラッ
トパッケージＩＣの半田付方法のプリント配５線基板上
の半田付ランドを示すものである。
トパッケージＩＣの半田付方法のプリント配５線基板上
の半田付ランドを示すものである。
第６図において、１はプリント配線基板である。
６は４方向リードフラットパッケージＩＣで、プリント
配線基板１の上に描かれた半田付ランドに合わせて配置
する。１５は４方向リードフラットパッケージＩＣの収
納位置決め角孔である。第７図は第６図に示すＢ−Ｂ’
間の断面図である。
配線基板１の上に描かれた半田付ランドに合わせて配置
する。１５は４方向リードフラットパッケージＩＣの収
納位置決め角孔である。第７図は第６図に示すＢ−Ｂ’
間の断面図である。
以上のように構成されだ４方向リードフラットパッケー
ジＩＣの別の半田付方法について、以下その方法を説明
する。
ジＩＣの別の半田付方法について、以下その方法を説明
する。
まず、プリント配線基板１の上に描かれた半田付ランド
に合わせてクリーム半田を印刷する。次にＩＣ収納位置
決め角孔１６に沿って４方向リードフラツトパノケージ
エＣ６を配置する。最後にクリーム半田が十分溶ける温
度に熱せられた半田ごてで熱圧着する。
に合わせてクリーム半田を印刷する。次にＩＣ収納位置
決め角孔１６に沿って４方向リードフラツトパノケージ
エＣ６を配置する。最後にクリーム半田が十分溶ける温
度に熱せられた半田ごてで熱圧着する。
発明が解決しようとする問題点
しかしながら前途上記のような方法では、手半田による
作業のだめ４方向リードフラソトパツケージエＣに加わ
る熱ストレスが管理できないので製品信頼性が保証しに
くいと言う問題点と、手半田による作業のため半田ショ
ートが生じることが多く、半田ショートを修正するため
工数がかかるので生産数量が上がらないと言う問題点を
有ｌ〜でいた。また、俊速上記のような方法では、熱圧
着時に溶けたクリーム半田が４方向リードフラットパッ
ケージＩＣのリード間につまるので半田ショートが発生
しやすいと言う問題点を有していた。
作業のだめ４方向リードフラソトパツケージエＣに加わ
る熱ストレスが管理できないので製品信頼性が保証しに
くいと言う問題点と、手半田による作業のため半田ショ
ートが生じることが多く、半田ショートを修正するため
工数がかかるので生産数量が上がらないと言う問題点を
有ｌ〜でいた。また、俊速上記のような方法では、熱圧
着時に溶けたクリーム半田が４方向リードフラットパッ
ケージＩＣのリード間につまるので半田ショートが発生
しやすいと言う問題点を有していた。
本発明は上記問題点に鑑み、半田ショートを発生させず
、大幅な工数削減をしながら信頼性を向上させた４方向
リードフラットパッケージＩＣの半田デフイップ半田付
方法を提供するものである。
、大幅な工数削減をしながら信頼性を向上させた４方向
リードフラットパッケージＩＣの半田デフイップ半田付
方法を提供するものである。
問題点を解決するだめの手段
上記問題点を解決するために本発明の４方向リードフラ
／トハノケージＩＣの半田ディップ半田付方法は、プリ
ント配線基板に半田付進行方向に対し傾けた前方半田付
ランド群と後方半田付ランド群の間に設けられた側方半
田引きランドと、後方半田付ランド群間に設けられた後
方半田引きランドを備え、半田ディップ漕による半田デ
ィップ方法を行うものである。
／トハノケージＩＣの半田ディップ半田付方法は、プリ
ント配線基板に半田付進行方向に対し傾けた前方半田付
ランド群と後方半田付ランド群の間に設けられた側方半
田引きランドと、後方半田付ランド群間に設けられた後
方半田引きランドを備え、半田ディップ漕による半田デ
ィップ方法を行うものである。
作用
本発明は上記した構成によって、半田槽の中に入れられ
た４方向リードフラットパッケージＩＣを半田槽の中か
ら引き上げる時に、まず側方半田引きランドによって前
方半田付ランド群の半田を引き取り、さらに後方半田引
きランドによって後方半田付ランド群の半田を引き取る
表面張力の作用により、半田ショートを発生させずに半
田付できることとなる。
た４方向リードフラットパッケージＩＣを半田槽の中か
ら引き上げる時に、まず側方半田引きランドによって前
方半田付ランド群の半田を引き取り、さらに後方半田引
きランドによって後方半田付ランド群の半田を引き取る
表面張力の作用により、半田ショートを発生させずに半
田付できることとなる。
実施例
以下本発明の一実施例の４方向リードフラットパッケー
ジＩＣの半田ディップ半田付方法について、図面を参照
しながら説明する。
ジＩＣの半田ディップ半田付方法について、図面を参照
しながら説明する。
第１図は本発明の第１の実施例における４方向リードフ
ラットパッケージＩＣの半田ディップ半田付方法のプリ
ント配線基板上の半田付ランドを示すものである。第１
図において、１はプリント配線基板、２は前方半田付ラ
ンド群、３は後方半田付ランド群、４は前方半田付ラン
ド群２と後方半田付ランド群３の間に設けられた側方半
田引ランド、５は後方半田付ランド群３間に設けられた
後方半田引ランド、６は４方向リードフラットパッケー
ジＩＣである。
ラットパッケージＩＣの半田ディップ半田付方法のプリ
ント配線基板上の半田付ランドを示すものである。第１
図において、１はプリント配線基板、２は前方半田付ラ
ンド群、３は後方半田付ランド群、４は前方半田付ラン
ド群２と後方半田付ランド群３の間に設けられた側方半
田引ランド、５は後方半田付ランド群３間に設けられた
後方半田引ランド、６は４方向リードフラットパッケー
ジＩＣである。
以上のように構成された４方向リードフラットパッケー
ジＩＣの半田ディップ半田付方法について、以下第１図
及び第２図を用いてその方法を説明する。
ジＩＣの半田ディップ半田付方法について、以下第１図
及び第２図を用いてその方法を説明する。
まず第２図は４方向リードフラットパッケージＩＣの半
田ディップ半田付の工程を示すものであって、７はプリ
ント配線基板供給装置、８は接着剤塗布装置、９は４方
向リードフラットパッケージＩＣ実装装置、１０はプリ
ント配線基板反転装置、１１は半田ディップ装置、１２
はプリント配線基板収納装置、１３は各装置を結ぶプリ
ント配線基板搬送装置である。
田ディップ半田付の工程を示すものであって、７はプリ
ント配線基板供給装置、８は接着剤塗布装置、９は４方
向リードフラットパッケージＩＣ実装装置、１０はプリ
ント配線基板反転装置、１１は半田ディップ装置、１２
はプリント配線基板収納装置、１３は各装置を結ぶプリ
ント配線基板搬送装置である。
第１図に示したプリント配線基板を半１ヨ付ランド群が
Ｌ向きになるように第２図に示すプリント配線基板供給
装置７にＩ許備し、プリント配線基板搬送装置１３によ
り接着剤塗布装置に運ばれる。
Ｌ向きになるように第２図に示すプリント配線基板供給
装置７にＩ許備し、プリント配線基板搬送装置１３によ
り接着剤塗布装置に運ばれる。
接着剤塗布装置では４方向リードフラットパッケージＩ
Ｃをプリント配線基板に接着できるように接着剤を塗布
する。さらにプリント配線基板搬送装置１３により４方
向リードフラットパッケージＩＣ実装装置９で４方向リ
ードフラットパッケージＩＣが実装する。次にプリント
配線基板反転装置’１１ｏで４方向リードフラットパッ
ケージＩＣが実装された面が下向きになるようにプリン
ト配線基板を反転し半田ディップ装置１１に搬送する。
Ｃをプリント配線基板に接着できるように接着剤を塗布
する。さらにプリント配線基板搬送装置１３により４方
向リードフラットパッケージＩＣ実装装置９で４方向リ
ードフラットパッケージＩＣが実装する。次にプリント
配線基板反転装置’１１ｏで４方向リードフラットパッ
ケージＩＣが実装された面が下向きになるようにプリン
ト配線基板を反転し半田ディップ装置１１に搬送する。
半田ディップ装置１１で４方向リードフラットパッケー
ジＩＣを半田付し、プリント配線基板収納装置１２で収
納する。
ジＩＣを半田付し、プリント配線基板収納装置１２で収
納する。
以」二のように本実施例によれば、プリント配線基板の
半田付進行方向に対し４５０傾けた前方半田付ランド群
と後方半田付ランド群との間に設けられた側方半田引き
ランドと、後方半田付ランド群間に設けられた後方半田
引ランドを設けることにより、従来デュアルインライン
型ＩＣを半田付していた半田ディップ借で半田ンヨート
を発生させずに半田付することができる。
半田付進行方向に対し４５０傾けた前方半田付ランド群
と後方半田付ランド群との間に設けられた側方半田引き
ランドと、後方半田付ランド群間に設けられた後方半田
引ランドを設けることにより、従来デュアルインライン
型ＩＣを半田付していた半田ディップ借で半田ンヨート
を発生させずに半田付することができる。
なお、第１の実権例において、４方向リードフラツトバ
ノケージエＣ６を正方形としたが、第３図に示すように
長方形の４方向リードフラットパッケージＩＣであって
も同様の効果が得られる。
ノケージエＣ６を正方形としたが、第３図に示すように
長方形の４方向リードフラットパッケージＩＣであって
も同様の効果が得られる。
また、４方向リードフラットパッケージＩＣの実装をプ
リント配線基板の半田付進行方向に対し４５０傾けると
したが、長方形の４方向リードフラットパッケージＩＣ
などは短辺を半田付進行方向に対し４５°より大きくな
る様に傾けても同様の効果が得られる。
リント配線基板の半田付進行方向に対し４５０傾けると
したが、長方形の４方向リードフラットパッケージＩＣ
などは短辺を半田付進行方向に対し４５°より大きくな
る様に傾けても同様の効果が得られる。
発明の効果
以上のように本発明はプリント配線基板に半田付進行方
向に対し４５°傾けた前方半田付ランド群と後方半田付
ランド群との間に設けられた側方半田引ランドと、後方
半田付ランド群間に設けられた後方半田引きランドを備
えることにより、半田ディップ漕で半田ショートを発生
させずに半田付することができる。
向に対し４５°傾けた前方半田付ランド群と後方半田付
ランド群との間に設けられた側方半田引ランドと、後方
半田付ランド群間に設けられた後方半田引きランドを備
えることにより、半田ディップ漕で半田ショートを発生
させずに半田付することができる。
第１図は本発明の実施ｆｌＪにおける４方向フラツトパ
ツケージＩＣの半田ディップ半田付方法のプリント配線
基板上の半田付ランドの平面図、第２図は同４方向リー
ドフラットパッケージＩＣの半ｆＪ］ディップ半田付工
程図、第３図は第１図の正方形４方向リードフラットバ
ソケージエＣを長方形４方向リードフラットパッケージ
ＩＣに応用したプリント配線基板上の半田付ランドの平
面図、第４図、第６図は従来の４方向リードフラソトハ
ノケージＩＣの半田付方法のプリント配線基板上の半田
付ランドの平面図、第５図は第４図人−人′間の断面図
、第７図は第６図Ｂ−Ｂ’間の断面図である。 １・・・・・・プリント配線基板、２・・・・・・前方
半田付ランド群、３・・・・・・後方半田付ランド群、
４・・・・・・側方半田引きランド、６・・・・・・後
方半田引きランド、６・・・・・・４方向リードフラノ
トパッケージエＣ０代理人の氏名 弁理士 中 尾 敏
男 ほか１名１−−−プリント箒己ギλ築言及 ？−−−前オト牲田イ寸ランド群 ３−−−ゼε汀キ田１ｔ５−ｐ差 ４−一一渭１１方午田５１さラント ５−一一後方午已引きう〉ト ６−−−４放リードフラツト パッケージＩＣ 第１図 ７−−−フ゛す〉ト勇已イに翫℃む宍赤龜でピ監３−−
−猪濱剋惧雪漣も１ Ｑ−−−４方搾弓Ｉ）−ドフラットベツケージ工Ｃ，実
表衰（ ｔｏ−−−ブ１ルト配務森艮狗１表１ １１−−−半田テ≧ツフ」粂］（ ／２−−−））ルト極ヨ衆斧λ宅ドｐ噴気１１３−−−
プリント魯己葦曝沼１工又ダ９父（Ｙ司慢−第 ２ 図 １５ ／３ ｔ’３ １３
／３／−−−ブ１Ｊンド記懸檄 ２−一一前方＋ヨイ１ラン￥群 ３−一一後方半田佇ランに群 ４−−一佼しη半５３引きランド ５−一一後方牟田引きランド ６−−−４方向リードフラツト ペフケージエＣ 第 ３ 図 ！ ／−−−プリント配〒判、ｉ版 ６−−−４１向１）−ドフラット ノマッケージＺＣ 第 ４ 図 ／４−−−神田キ
田智すランド第 ５ 図 ／−−−プリント篇ｙ刊６１孫、 ６−−−４ｉリードフラツト ベツγ−ジエＣ。 第７Ｉ２１ ゛ 、
ツケージＩＣの半田ディップ半田付方法のプリント配線
基板上の半田付ランドの平面図、第２図は同４方向リー
ドフラットパッケージＩＣの半ｆＪ］ディップ半田付工
程図、第３図は第１図の正方形４方向リードフラットバ
ソケージエＣを長方形４方向リードフラットパッケージ
ＩＣに応用したプリント配線基板上の半田付ランドの平
面図、第４図、第６図は従来の４方向リードフラソトハ
ノケージＩＣの半田付方法のプリント配線基板上の半田
付ランドの平面図、第５図は第４図人−人′間の断面図
、第７図は第６図Ｂ−Ｂ’間の断面図である。 １・・・・・・プリント配線基板、２・・・・・・前方
半田付ランド群、３・・・・・・後方半田付ランド群、
４・・・・・・側方半田引きランド、６・・・・・・後
方半田引きランド、６・・・・・・４方向リードフラノ
トパッケージエＣ０代理人の氏名 弁理士 中 尾 敏
男 ほか１名１−−−プリント箒己ギλ築言及 ？−−−前オト牲田イ寸ランド群 ３−−−ゼε汀キ田１ｔ５−ｐ差 ４−一一渭１１方午田５１さラント ５−一一後方午已引きう〉ト ６−−−４放リードフラツト パッケージＩＣ 第１図 ７−−−フ゛す〉ト勇已イに翫℃む宍赤龜でピ監３−−
−猪濱剋惧雪漣も１ Ｑ−−−４方搾弓Ｉ）−ドフラットベツケージ工Ｃ，実
表衰（ ｔｏ−−−ブ１ルト配務森艮狗１表１ １１−−−半田テ≧ツフ」粂］（ ／２−−−））ルト極ヨ衆斧λ宅ドｐ噴気１１３−−−
プリント魯己葦曝沼１工又ダ９父（Ｙ司慢−第 ２ 図 １５ ／３ ｔ’３ １３
／３／−−−ブ１Ｊンド記懸檄 ２−一一前方＋ヨイ１ラン￥群 ３−一一後方半田佇ランに群 ４−−一佼しη半５３引きランド ５−一一後方牟田引きランド ６−−−４方向リードフラツト ペフケージエＣ 第 ３ 図 ！ ／−−−プリント配〒判、ｉ版 ６−−−４１向１）−ドフラット ノマッケージＺＣ 第 ４ 図 ／４−−−神田キ
田智すランド第 ５ 図 ／−−−プリント篇ｙ刊６１孫、 ６−−−４ｉリードフラツト ベツγ−ジエＣ。 第７Ｉ２１ ゛ 、
Claims (1)
- プリント配線基板に半田付進行方向に対し傾けた前方
半田付ランド群と後方半田付ランド群の間に設けられた
側方半田引きランドと、後方半田付ランド群間に設けら
れた後方半田引きランドを備えたことを特徴とする４方
向リードフラットパッケージＩＣの半田ディップ半田付
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62048142A JP2635323B2 (ja) | 1987-03-03 | 1987-03-03 | プリント配線基板及び４方向リードフラットパッケージｉｃの半田付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62048142A JP2635323B2 (ja) | 1987-03-03 | 1987-03-03 | プリント配線基板及び４方向リードフラットパッケージｉｃの半田付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213994A true JPS63213994A (ja) | 1988-09-06 |
| JP2635323B2 JP2635323B2 (ja) | 1997-07-30 |
Family
ID=12795099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62048142A Expired - Lifetime JP2635323B2 (ja) | 1987-03-03 | 1987-03-03 | プリント配線基板及び４方向リードフラットパッケージｉｃの半田付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2635323B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260692A (ja) * | 1989-03-31 | 1990-10-23 | Aiwa Co Ltd | フラットパッケージ用プリント基板 |
| JPH0420263U (ja) * | 1990-06-11 | 1992-02-20 | ||
| US8309862B2 (en) | 2009-01-30 | 2012-11-13 | Mitsubishi Electric Corporation | Dual inline lead-type electronic-part-mounted printed circuit board, method of soldering dual inline lead-type electronic part, printed circuit board and air-conditioner |
| US8681509B2 (en) | 2008-08-21 | 2014-03-25 | Canon Kabushiki Kaisha | Printed circuit board |
| CN104684250A (zh) * | 2013-11-27 | 2015-06-03 | 广东美的制冷设备有限公司 | 印制电路板的集成电路芯片封装结构及封装设计方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3988720B2 (ja) * | 2003-12-11 | 2007-10-10 | 三菱電機株式会社 | ４方向リードフラットパッケージｉｃ実装プリント配線基板及び４方向リードフラットパッケージｉｃの半田付け方法、４方向リードフラットパッケージｉｃ実装プリント配線基板を備えた空気調和機。 |
| JP4207934B2 (ja) | 2005-08-09 | 2009-01-14 | 三菱電機株式会社 | ４方向リードフラットパッケージｉｃ実装プリント配線基板、４方向リードフラットパッケージｉｃの半田付方法、空気調和機。 |
| JP4196979B2 (ja) | 2005-09-07 | 2008-12-17 | 三菱電機株式会社 | リード形電子部品実装プリント配線基板、リード形電子部品の半田付方法、空気調和機。 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156750A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Soldering method |
| JPS58197897A (ja) * | 1982-05-14 | 1983-11-17 | 株式会社東芝 | はんだ接合方法 |
| JPS6210469U (ja) * | 1985-07-02 | 1987-01-22 |
-
1987
- 1987-03-03 JP JP62048142A patent/JP2635323B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156750A (en) * | 1976-06-23 | 1977-12-27 | Hitachi Ltd | Soldering method |
| JPS58197897A (ja) * | 1982-05-14 | 1983-11-17 | 株式会社東芝 | はんだ接合方法 |
| JPS6210469U (ja) * | 1985-07-02 | 1987-01-22 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260692A (ja) * | 1989-03-31 | 1990-10-23 | Aiwa Co Ltd | フラットパッケージ用プリント基板 |
| JPH0420263U (ja) * | 1990-06-11 | 1992-02-20 | ||
| US8681509B2 (en) | 2008-08-21 | 2014-03-25 | Canon Kabushiki Kaisha | Printed circuit board |
| US8309862B2 (en) | 2009-01-30 | 2012-11-13 | Mitsubishi Electric Corporation | Dual inline lead-type electronic-part-mounted printed circuit board, method of soldering dual inline lead-type electronic part, printed circuit board and air-conditioner |
| CN104684250A (zh) * | 2013-11-27 | 2015-06-03 | 广东美的制冷设备有限公司 | 印制电路板的集成电路芯片封装结构及封装设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2635323B2 (ja) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63213994A (ja) | プリント配線基板及び４方向リードフラットパッケージｉｃの半田付方法 | |
| JPH05333358A (ja) | 液晶表示装置 | |
| JPS6358708A (ja) | 異方性導電膜 | |
| JPS597393A (ja) | 表示装置 | |
| JPH02134859A (ja) | マルチチップ半導体装置とその製造方法 | |
| JP2870456B2 (ja) | 電子部品の接合方法 | |
| JPS59186388A (ja) | プリント基板の接続方法 | |
| JPS59175791A (ja) | チツプ部品の実装位置合せ方法 | |
| JPS61171195A (ja) | プリント基板の電子部品実装方法 | |
| JPS5911699A (ja) | プリント板の半田付方法 | |
| JPS58221667A (ja) | チツプ部品の半田付方法 | |
| JPS58197897A (ja) | はんだ接合方法 | |
| JPS6254996A (ja) | 電子部品の実装方法 | |
| JPS5999792A (ja) | 予備半田後の半田面の半田量規制方法 | |
| JPS58118188A (ja) | 印刷配線基板装置 | |
| JPH0730009A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS61154094A (ja) | フレキシブルプリント回路板の製造方法 | |
| Wilson et al. | Manufacturing ultra fine line PBGA substrates in a PWB factory | |
| JPS5975690A (ja) | 印刷配線板への電子部品の実装方法 | |
| JPS6062191A (ja) | チツプキヤリアのはんだ付方法 | |
| JPS60193396A (ja) | リジツド−フレキシブル複合配線基板の製法 | |
| JPS62219594A (ja) | 大型フレキシブル配線板の接続方法 | |
| JPS593989A (ja) | 配線装置 | |
| JPS604292A (ja) | 配線基板 | |
| JPS63186491A (ja) | 混成集積回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |