JPS59161056A - セラミツクパツケ−ジ半導体装置 - Google Patents
セラミツクパツケ−ジ半導体装置Info
- Publication number
- JPS59161056A JPS59161056A JP58034878A JP3487883A JPS59161056A JP S59161056 A JPS59161056 A JP S59161056A JP 58034878 A JP58034878 A JP 58034878A JP 3487883 A JP3487883 A JP 3487883A JP S59161056 A JPS59161056 A JP S59161056A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic package
- semiconductor device
- solder
- lead
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は金属リード端子を有するセラミックパッケージ
半導体装置に関する。
半導体装置に関する。
従来プリント基板へセラミックパッケージを装着するの
には、第１図に示すようにセラミックパッケージｌから
突出しているピン状のリード端子２をプリント基板３に
固定されたソケット４にそれぞれさし込む方法、あるい
は第２図に示すようにリード端子２をプリント基板３の
配線導体にはんだ５によって直接ろう付けする方法が用
いられている。しかしピン状のリード端子２に反りや曲
がりがある場合には装着が難しくなる欠点を有し、特に
自動装置の場合は不良を起こす原因となっていた。
には、第１図に示すようにセラミックパッケージｌから
突出しているピン状のリード端子２をプリント基板３に
固定されたソケット４にそれぞれさし込む方法、あるい
は第２図に示すようにリード端子２をプリント基板３の
配線導体にはんだ５によって直接ろう付けする方法が用
いられている。しかしピン状のリード端子２に反りや曲
がりがある場合には装着が難しくなる欠点を有し、特に
自動装置の場合は不良を起こす原因となっていた。
本発明は上述の欠点を除去して、装着が容易なセラミッ
クパッケージを提供することを目的とする０ この目的はセラミックパッケージより突出するリード端
子の先端が軟ろうで被包されることによって達成される
。
クパッケージを提供することを目的とする０ この目的はセラミックパッケージより突出するリード端
子の先端が軟ろうで被包されることによって達成される
。
以下図を引用して本発明の実施例について説明する。
第３図に示すセラミックパッケージ半導体装置において
は、セラミックパッケージ１の上面より突出する棒状の
金属よりなるリード端子６を備え、リード端子６の先端
にははんだ層７が被覆されている。、第４図においては
、棒状のリード端子６の先端はセラミックパッケージ１
の上面とほぼ同じ高さであり、その先端にはんだ層７が
突起状に形成されている。各リード端子６はパッケージ
に内装されている半導体チップの電極と電気的に接続さ
れている。このような半導体装置を、例えばセラミック
プリント基板上に装着するには、第５図に示すようにリ
ード端子６の先端をプリント基板８の上に載せ、基板８
の下側からヒータ９などで加熱すると、リード端子６の
先端のはんだ層７が融解し、基板８の上の導体と結合さ
れる。プリント基板８の上の導体がはんだで被覆されて
いる場合には、基板８を全面加熱するかあるいはリード
端子６と配線導体との接触部を局部加熱することにより
、リード端子の先端のはんだ層７が基板側のはんだと融
着して半導体装置が容易にプリント基板に装着できる。
は、セラミックパッケージ１の上面より突出する棒状の
金属よりなるリード端子６を備え、リード端子６の先端
にははんだ層７が被覆されている。、第４図においては
、棒状のリード端子６の先端はセラミックパッケージ１
の上面とほぼ同じ高さであり、その先端にはんだ層７が
突起状に形成されている。各リード端子６はパッケージ
に内装されている半導体チップの電極と電気的に接続さ
れている。このような半導体装置を、例えばセラミック
プリント基板上に装着するには、第５図に示すようにリ
ード端子６の先端をプリント基板８の上に載せ、基板８
の下側からヒータ９などで加熱すると、リード端子６の
先端のはんだ層７が融解し、基板８の上の導体と結合さ
れる。プリント基板８の上の導体がはんだで被覆されて
いる場合には、基板８を全面加熱するかあるいはリード
端子６と配線導体との接触部を局部加熱することにより
、リード端子の先端のはんだ層７が基板側のはんだと融
着して半導体装置が容易にプリント基板に装着できる。
本発明によるリード端子は、先端に軟ろう層を有するの
で半導体チップへ熱の影響が及ぶほど加熱される必要は
な（、従来のセラミ”ツクパッケージのリード端子にく
らべて短くできるので装着の際に交りや曲がりが起きる
ぢそれがなく、自動装置も容易に実施できる。
で半導体チップへ熱の影響が及ぶほど加熱される必要は
な（、従来のセラミ”ツクパッケージのリード端子にく
らべて短くできるので装着の際に交りや曲がりが起きる
ぢそれがなく、自動装置も容易に実施できる。
第３図、第４図に示した実施例では、リード端子６はセ
ラミックパッケージｌの上面に突出しているが、どの面
より出してもよく、面積の小さい側面から出せばプリン
ト基板上における半導体装置の占有面積を小さくするこ
とができる利益を生ずる。
ラミックパッケージｌの上面に突出しているが、どの面
より出してもよく、面積の小さい側面から出せばプリン
ト基板上における半導体装置の占有面積を小さくするこ
とができる利益を生ずる。
以上述べたように、本発明によるセラミックパッケージ
半導体装置はリード端子の先端が軟ろう被覆されている
のでプリント基板などの導体との接続が容易にでき、ま
た端子の長さを短縮できるので自動装着の不良率を激減
するなとその効果は極めて大きく、特にセラミックパッ
ケージＩＣに有効に適用できる。
半導体装置はリード端子の先端が軟ろう被覆されている
のでプリント基板などの導体との接続が容易にでき、ま
た端子の長さを短縮できるので自動装着の不良率を激減
するなとその効果は極めて大きく、特にセラミックパッ
ケージＩＣに有効に適用できる。
第１図、第２図はそれぞれ従来のセラミックパッケージ
半導体装置の装着方式を示す正面図、第３図は本発明の
一実施例の正面図、第４図は別の実施例の正面図′、第
５図は第３図に示す半導体装置の装着方法を示す正面図
である。 １・・・セラミックパッケージ、６・・リード端子、７
はんだ層。
半導体装置の装着方式を示す正面図、第３図は本発明の
一実施例の正面図、第４図は別の実施例の正面図′、第
５図は第３図に示す半導体装置の装着方法を示す正面図
である。 １・・・セラミックパッケージ、６・・リード端子、７
はんだ層。
Claims (1)
- ｌ）セラミックパッケージより突出するリード端子の先
端が軟ろうにより被覆されたことを特徴と、 するセ
ラミックパッケージ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034878A JPS59161056A (ja) | 1983-03-03 | 1983-03-03 | セラミツクパツケ−ジ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034878A JPS59161056A (ja) | 1983-03-03 | 1983-03-03 | セラミツクパツケ−ジ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161056A true JPS59161056A (ja) | 1984-09-11 |
Family
ID=12426397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58034878A Pending JPS59161056A (ja) | 1983-03-03 | 1983-03-03 | セラミツクパツケ−ジ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2647294A1 (fr) * | 1989-05-18 | 1990-11-23 | Applic Gles Electricite Me | Procede de soudage de composants electriques sur un circuit conducteur imprime sur un substrat metallise isole |
| US5175409A (en) * | 1985-06-20 | 1992-12-29 | Metcal, Inc. | Self-soldering flexible circuit connector |
-
1983
- 1983-03-03 JP JP58034878A patent/JPS59161056A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175409A (en) * | 1985-06-20 | 1992-12-29 | Metcal, Inc. | Self-soldering flexible circuit connector |
| FR2647294A1 (fr) * | 1989-05-18 | 1990-11-23 | Applic Gles Electricite Me | Procede de soudage de composants electriques sur un circuit conducteur imprime sur un substrat metallise isole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3786172A (en) | Printed circuit board method and apparatus | |
| US5173574A (en) | Soldering connector and method for manufacturing an electric circuit with this soldering connector | |
| US4587548A (en) | Lead frame with fusible links | |
| JPS59161056A (ja) | セラミツクパツケ−ジ半導体装置 | |
| GB2174543A (en) | Improved packaging of semiconductor devices | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPS62249465A (ja) | 半導体装置 | |
| JPS58197897A (ja) | はんだ接合方法 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPS6339969Y2 (ja) | ||
| JPH10199908A (ja) | 半導体装置およびその製造方法 | |
| JPS59198745A (ja) | 混成集積回路装置 | |
| JPH05347473A (ja) | 配線基板 | |
| JPS5994897A (ja) | 混成集積回路の製造方法 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JPH0225251Y2 (ja) | ||
| JPH07142665A (ja) | リード付電子部品 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JPH07235628A (ja) | 電子装置及び半導体集積回路装置の実装方法 | |
| JPH04373198A (ja) | プリント基板 | |
| JPS5879741A (ja) | 集積回路装置の接続方法 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| JPH0567008U (ja) | 半導体装置 | |
| JPS60202984A (ja) | 混成集積回路 |