JPH07235628A - 電子装置及び半導体集積回路装置の実装方法 - Google Patents
電子装置及び半導体集積回路装置の実装方法Info
- Publication number
- JPH07235628A JPH07235628A JP6026422A JP2642294A JPH07235628A JP H07235628 A JPH07235628 A JP H07235628A JP 6026422 A JP6026422 A JP 6026422A JP 2642294 A JP2642294 A JP 2642294A JP H07235628 A JPH07235628 A JP H07235628A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- mounting
- fixing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Abstract
(57)【要約】
【目的】 半導体集積回路装置の静電破壊を防止し、電
子装置の信頼性を向上し、スタンドオフ高さを容易に変
え、ハンダ付け不良を低減する。 【構成】 半導体集積回路装置の複数のリードピン４
が、それぞれ対応する回路配線を有する基板の実装穴
に、金属からなる固定用部材８を半導体集積回路装置と
基板との間に介在させて挿入され、金属からなる固定用
部材８がリードピン４の所定位置に取付られて基板に半
導体集積回路装置が固定されている電子装置。また、リ
ードピン４を備えた半導体集積回路装置を、プリント基
板に実装する際に、プリント基板に形成された実装穴に
前記リードピン４を挿入して実装する半導体集積回路装
置の実装方法において、実装穴に前記リードピン４を挿
入するリードピン４の一部に固定用部材８を取付ける過
程を備え、リードピン４と固定用部材８との間に隙間を
設けてフローハンダ処理を行う。
子装置の信頼性を向上し、スタンドオフ高さを容易に変
え、ハンダ付け不良を低減する。 【構成】 半導体集積回路装置の複数のリードピン４
が、それぞれ対応する回路配線を有する基板の実装穴
に、金属からなる固定用部材８を半導体集積回路装置と
基板との間に介在させて挿入され、金属からなる固定用
部材８がリードピン４の所定位置に取付られて基板に半
導体集積回路装置が固定されている電子装置。また、リ
ードピン４を備えた半導体集積回路装置を、プリント基
板に実装する際に、プリント基板に形成された実装穴に
前記リードピン４を挿入して実装する半導体集積回路装
置の実装方法において、実装穴に前記リードピン４を挿
入するリードピン４の一部に固定用部材８を取付ける過
程を備え、リードピン４と固定用部材８との間に隙間を
設けてフローハンダ処理を行う。
Description
【０００１】
【産業上の利用分野】ＰＧＡ（Ｐin Ｇrid Ａrray）型
等の実装時に実装穴にピンを挿入するタイプの半導体集
積回路装置を搭載する電子装置及び半導体集積回路装置
の実装方法に適用して有効な技術に関する。
等の実装時に実装穴にピンを挿入するタイプの半導体集
積回路装置を搭載する電子装置及び半導体集積回路装置
の実装方法に適用して有効な技術に関する。
【０００２】
【従来の技術】例えばＰＧＡ（Ｐin Ｇrid Ａrray）構
造を採用する半導体集積回路装置は、主面に集積回路が
形成された半導体チップが積層型のセラミックパッケー
ジに搭載されている。該半導体集積回路装置は、セラミ
ックパッケージの一主面に対して垂直に複数本のリード
ピンが設けられ、前記半導体チップ主面に露出して設け
られた電極パッドに電気的に接続されている。
造を採用する半導体集積回路装置は、主面に集積回路が
形成された半導体チップが積層型のセラミックパッケー
ジに搭載されている。該半導体集積回路装置は、セラミ
ックパッケージの一主面に対して垂直に複数本のリード
ピンが設けられ、前記半導体チップ主面に露出して設け
られた電極パッドに電気的に接続されている。
【０００３】前記半導体集積回路装置は、プリント基板
への実装時に、前記リードピンをプリント基板の実装穴
に挿入して、プリント基板裏面からフローハンダ付け法
でハンダ付けされる。この際、パッケージとプリント基
板との間に隙間（以下スタンドオフという）が設けられ
る。スタンドオフは、プリント基板とセラミックパッケ
ージの熱膨張係数の違いによる応力をリードピンで緩和
する目的と、ハンダ付け後のフラックス洗浄の際、洗浄
液（代替フロン、トリクロルエチレン等）の循環を良好
にし、フラックスの残留を防止する目的で設けられる。
への実装時に、前記リードピンをプリント基板の実装穴
に挿入して、プリント基板裏面からフローハンダ付け法
でハンダ付けされる。この際、パッケージとプリント基
板との間に隙間（以下スタンドオフという）が設けられ
る。スタンドオフは、プリント基板とセラミックパッケ
ージの熱膨張係数の違いによる応力をリードピンで緩和
する目的と、ハンダ付け後のフラックス洗浄の際、洗浄
液（代替フロン、トリクロルエチレン等）の循環を良好
にし、フラックスの残留を防止する目的で設けられる。
【０００４】一般に、前記スタンドオフを設ける方法は
２つある。１つはスペーサを前記パッケージとプリント
基板との間に挾む方法であり、該スペーサは、リード間
が短絡しないように合成樹脂等の絶縁物が用いられる。
２つある。１つはスペーサを前記パッケージとプリント
基板との間に挾む方法であり、該スペーサは、リード間
が短絡しないように合成樹脂等の絶縁物が用いられる。
【０００５】スタンドオフを設けるもう１つの方法は、
リードピンの一部を前記実装穴より太くしたつば部を設
けたリードピン（以下、スタンドオフピンという）をつ
くり、前記パッケージに設けられた複数本のリードピン
の一部に該スタンドオフピンを使用する方法である。
リードピンの一部を前記実装穴より太くしたつば部を設
けたリードピン（以下、スタンドオフピンという）をつ
くり、前記パッケージに設けられた複数本のリードピン
の一部に該スタンドオフピンを使用する方法である。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者は、プリント基板の実装穴にリードピンを挿入して実
装する半導体集積回路装置（例えばＰＧＡ型半導体装
置）について検討した結果、以下の問題点を見出した。
者は、プリント基板の実装穴にリードピンを挿入して実
装する半導体集積回路装置（例えばＰＧＡ型半導体装
置）について検討した結果、以下の問題点を見出した。
【０００７】前記スタンドオフピンは、他のリードピン
と同様にセラミックパッケージにロウ付けされるので、
プリント基板の厚さの違い等により、スタンドオフ高さ
を変更しようとすると、新たにスタンドオフピンを作成
しなおさなければならない。このため、スタンドオフ高
さを容易に変更できないという問題があった。
と同様にセラミックパッケージにロウ付けされるので、
プリント基板の厚さの違い等により、スタンドオフ高さ
を変更しようとすると、新たにスタンドオフピンを作成
しなおさなければならない。このため、スタンドオフ高
さを容易に変更できないという問題があった。
【０００８】また、スタンドオフを前記スペーサを使用
して設けていた場合、スペーサの材質が合成樹脂（絶縁
物）であるため帯電しやすく、前記半導体集積回路装置
が静電破壊されるという問題があった。
して設けていた場合、スペーサの材質が合成樹脂（絶縁
物）であるため帯電しやすく、前記半導体集積回路装置
が静電破壊されるという問題があった。
【０００９】また、前記リードピンをプリント基板の実
装穴に挿入した際に、スタンドオフピンのつばの部分が
前記実装穴を塞いでしまうので、実装穴へのフラックス
塗布及びハンダの吸い上がりが不充分となり、ハンダ付
け不良が発生するという問題があった。
装穴に挿入した際に、スタンドオフピンのつばの部分が
前記実装穴を塞いでしまうので、実装穴へのフラックス
塗布及びハンダの吸い上がりが不充分となり、ハンダ付
け不良が発生するという問題があった。
【００１０】本発明の目的は、リードピン挿入方式で半
導体集積回路装置をプリント基板に実装する電子装置に
おいて、実装後の半導体集積回路装置の静電破壊を防止
し、電子装置の信頼性を向上する技術を提供することに
ある。
導体集積回路装置をプリント基板に実装する電子装置に
おいて、実装後の半導体集積回路装置の静電破壊を防止
し、電子装置の信頼性を向上する技術を提供することに
ある。
【００１１】本発明の他の目的は、リードピン挿入方式
でプリント基板に実装する半導体装置の実装方法におい
て、スタンドオフ高さを容易に変更できる技術を提供す
ることにある。
でプリント基板に実装する半導体装置の実装方法におい
て、スタンドオフ高さを容易に変更できる技術を提供す
ることにある。
【００１２】本発明の他の目的は、リードピン挿入方式
でプリント基板に実装する半導体装置の実装方法におい
て、ハンダ付け不良を低減する技術を提供することにあ
る。
でプリント基板に実装する半導体装置の実装方法におい
て、ハンダ付け不良を低減する技術を提供することにあ
る。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１５】（１）電子装置において、半導体集積回路
装置の複数のリードピンが、それぞれ対応する回路配線
を有する基板の実装穴に、金属からなる固定用部材を半
導体集積回路装置と基板との間に介在させて挿入され、
前記金属からなる固定用部材が前記リードピンの所定位
置に取付られて前記基板に半導体集積回路装置を固定す
る。
装置の複数のリードピンが、それぞれ対応する回路配線
を有する基板の実装穴に、金属からなる固定用部材を半
導体集積回路装置と基板との間に介在させて挿入され、
前記金属からなる固定用部材が前記リードピンの所定位
置に取付られて前記基板に半導体集積回路装置を固定す
る。
【００１６】（２）リードピンを備えた半導体集積回路
装置を、プリント基板に実装する際に、プリント基板に
形成された実装穴に前記リードピンを挿入して実装する
半導体集積回路装置の実装方法において、前記実装穴に
前記リードピンを挿入する前に前記リードピンの一部に
固定用部材を取付ける過程を備える。
装置を、プリント基板に実装する際に、プリント基板に
形成された実装穴に前記リードピンを挿入して実装する
半導体集積回路装置の実装方法において、前記実装穴に
前記リードピンを挿入する前に前記リードピンの一部に
固定用部材を取付ける過程を備える。
【００１７】（３）前記手段（２）に記載の半導体集積
回路装置の実装方法であって、前記リードピンと固定用
部材との間に隙間を設けてフローハンダ処理を行う。
回路装置の実装方法であって、前記リードピンと固定用
部材との間に隙間を設けてフローハンダ処理を行う。
【００１８】
【作用】前述した手段（１）によれば、金属からなる固
定用部材が前記リードピンに取付けられているので、該
固定用部材が帯電しないので、前記半導体集積回路装置
の静電破壊を防止でき、電子装置の信頼性を向上するこ
とができる。
定用部材が前記リードピンに取付けられているので、該
固定用部材が帯電しないので、前記半導体集積回路装置
の静電破壊を防止でき、電子装置の信頼性を向上するこ
とができる。
【００１９】前述した手段（２）によれば、リードピン
に取り付ける固定用部材の取り付け位置を変えることに
より、前記実装穴に前記リードピンを挿入した際に、固
定用部材がプリント基板に接触してスタンドオフが設け
られるので、スタンドオフ高さを容易に変更することが
できる。
に取り付ける固定用部材の取り付け位置を変えることに
より、前記実装穴に前記リードピンを挿入した際に、固
定用部材がプリント基板に接触してスタンドオフが設け
られるので、スタンドオフ高さを容易に変更することが
できる。
【００２０】また、前述した手段（３）によれば、前記
リードピンと固定用部材との間に隙間を設けてフローハ
ンダ処理を行うので、実装穴が固定用部材８で塞がれな
いので、実装穴へのフラックスの塗布およびハンダの吸
いあげを良好にし、ハンダ付け不良を防止することがで
きる。
リードピンと固定用部材との間に隙間を設けてフローハ
ンダ処理を行うので、実装穴が固定用部材８で塞がれな
いので、実装穴へのフラックスの塗布およびハンダの吸
いあげを良好にし、ハンダ付け不良を防止することがで
きる。
【００２１】以下、本発明の構成について、ＰＧＡ構造
を採用するセラミック封止型半導体集積回路装置に本発
明を適用した一実施例とともに説明する。
を採用するセラミック封止型半導体集積回路装置に本発
明を適用した一実施例とともに説明する。
【００２２】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、繰り返し
の説明は省略する。
て、同一機能を有するものは同一符号を付け、繰り返し
の説明は省略する。
【００２３】
【実施例】図１は、本発明の一実施例であるＰＧＡ構造
を採用するセラミック封止型半導体集積回路装置の構成
を示す要部断面図である。
を採用するセラミック封止型半導体集積回路装置の構成
を示す要部断面図である。
【００２４】図１に示すように、ＰＧＡ構造を採用する
半導体集積回路装置は、ベース部材２にマウントされた
半導体チップ１の素子形成面に配置された外部端子と、
ベース部材２の一主面上に形成された電極パッドとが電
気的に接続され、これらがキャップ部材３で気密封止さ
れている。前記ベース部材２の一主面には、前記電極パ
ッドに電気的に接続されたリードピン４が、該一主面に
対して垂直に複数本配置される。
半導体集積回路装置は、ベース部材２にマウントされた
半導体チップ１の素子形成面に配置された外部端子と、
ベース部材２の一主面上に形成された電極パッドとが電
気的に接続され、これらがキャップ部材３で気密封止さ
れている。前記ベース部材２の一主面には、前記電極パ
ッドに電気的に接続されたリードピン４が、該一主面に
対して垂直に複数本配置される。
【００２５】前記半導体チップ１は、平面形状が方形状
で形成され、単結晶珪素基板を主体に構成される。この
半導体チップ１の素子形成面は、記憶回路システム若し
くは論理回路システムが搭載される。半導体チップ１の
外部端子は回路システムが搭載された素子形成面に複数
個配置される。外部端子は、回路システムの最上層の結
線と同一材料、例えばアルミニウム、若しくはアルミニ
ウム合金のいずれかを主体に構成される。
で形成され、単結晶珪素基板を主体に構成される。この
半導体チップ１の素子形成面は、記憶回路システム若し
くは論理回路システムが搭載される。半導体チップ１の
外部端子は回路システムが搭載された素子形成面に複数
個配置される。外部端子は、回路システムの最上層の結
線と同一材料、例えばアルミニウム、若しくはアルミニ
ウム合金のいずれかを主体に構成される。
【００２６】前記半導体チップ１は、ベース部材２に接
着層５を介在して固着される。該接着層は、例えばＡｕ
Ｓｉが使用される。
着層５を介在して固着される。該接着層は、例えばＡｕ
Ｓｉが使用される。
【００２７】前記半導体チップ１の外部端子、ベース部
材２の電極パッドの夫々はワイヤ６を通して電気的に接
続される。ワイヤ６は、例えばＡｕワイヤが使用され、
熱圧着に超音波振動を併用したボンディング法でボンデ
ィングされる。
材２の電極パッドの夫々はワイヤ６を通して電気的に接
続される。ワイヤ６は、例えばＡｕワイヤが使用され、
熱圧着に超音波振動を併用したボンディング法でボンデ
ィングされる。
【００２８】前記ベース部材２は、アルミナ粉に添加
剤、可塑剤、溶剤、樹脂を混合したスラリーからキャス
ティング法でグリーン・シートをつくり、このグリーン
シートに接続孔を開け、メタライズパターンを印刷し、
積み重ねた後、焼成して形成されたものである。このベ
ース部材２の内部には積層配線が構成され、この内部配
線により前記電極パッドとリードピン４とが電気的に接
続している。
剤、可塑剤、溶剤、樹脂を混合したスラリーからキャス
ティング法でグリーン・シートをつくり、このグリーン
シートに接続孔を開け、メタライズパターンを印刷し、
積み重ねた後、焼成して形成されたものである。このベ
ース部材２の内部には積層配線が構成され、この内部配
線により前記電極パッドとリードピン４とが電気的に接
続している。
【００２９】前記キャップ部材３は、セラミック例えば
アルミナを主体に形成され、フリット７（低融点ガラ
ス）で前記ベース部材２に接着される。
アルミナを主体に形成され、フリット７（低融点ガラ
ス）で前記ベース部材２に接着される。
【００３０】前記リードピン４は、Ｎｉ−Ｆｅ合金（例
えば、ニッケル含有量は４２または５０％）からなりプ
レス法で形成される。該リードピン４は、前記ベース部
材２にロウ付けされ、その本数は、１００〜３００本で
ある。
えば、ニッケル含有量は４２または５０％）からなりプ
レス法で形成される。該リードピン４は、前記ベース部
材２にロウ付けされ、その本数は、１００〜３００本で
ある。
【００３１】前記リードピン４の一部、例えば４本（少
なくとも３本）には、固定用部材８が取り付けられてい
る。
なくとも３本）には、固定用部材８が取り付けられてい
る。
【００３２】前記固定用部材８は、図２に示すように、
中心部にリードピンと接触する突起部９が形成されるよ
うに三つ葉状の穴１０が設けられている。該固定用部材
８は、Ｎｉ−Ｆｅ合金等の金属で形成される。
中心部にリードピンと接触する突起部９が形成されるよ
うに三つ葉状の穴１０が設けられている。該固定用部材
８は、Ｎｉ−Ｆｅ合金等の金属で形成される。
【００３３】図３に示すように、前記固定用部材８は、
取り付け用治具１１を用いてリードピン４に取り付けら
れる。前記取り付け用治具１１は、平板に前記リードピ
ン４の夫々に対応した複数の挿入孔１２が設けられてお
り、該挿入孔１２の入口部分が前記固定用部材８の形状
にあわせて形成されている。
取り付け用治具１１を用いてリードピン４に取り付けら
れる。前記取り付け用治具１１は、平板に前記リードピ
ン４の夫々に対応した複数の挿入孔１２が設けられてお
り、該挿入孔１２の入口部分が前記固定用部材８の形状
にあわせて形成されている。
【００３４】前記固定用部材８の取り付けは、前記固定
用部材８を取り付けるリードピン４が挿入される前記挿
入孔１２の入口に固定用部材８をセットし、前記半導体
集積回路装置のリードピン４を先端が該挿入孔１２の底
面に接触するまで挿入し、リードピン４と前記固定用部
材８とをハンダディップすることにより行われる。
用部材８を取り付けるリードピン４が挿入される前記挿
入孔１２の入口に固定用部材８をセットし、前記半導体
集積回路装置のリードピン４を先端が該挿入孔１２の底
面に接触するまで挿入し、リードピン４と前記固定用部
材８とをハンダディップすることにより行われる。
【００３５】図４に示すように、固定用治具８が取り付
けられたリードピン４は、リードピン４と固定用治具８
との間に隙間が開いている。
けられたリードピン４は、リードピン４と固定用治具８
との間に隙間が開いている。
【００３６】前記半導体集積回路装置の実装方法の手順
を説明する。
を説明する。
【００３７】まず、前述した方法で前記半導体集積回路
装置のリードピン４に固定用部材８を取り付ける。固定
用部材８の取り付け位置は、スタンドオフ高さ、プリン
ト基板の厚さ等を考慮し、適切な寸法の前記取り付け治
具１１を用いて行われる。前記リードピン４の長さは、
例えば５ｍｍ程度であり、プリント基板の厚さが２ｍｍ
程度である。一般的なスタンドオフ高さは、１．２７ｍ
ｍ（５０ｍｉｌ）程度である。
装置のリードピン４に固定用部材８を取り付ける。固定
用部材８の取り付け位置は、スタンドオフ高さ、プリン
ト基板の厚さ等を考慮し、適切な寸法の前記取り付け治
具１１を用いて行われる。前記リードピン４の長さは、
例えば５ｍｍ程度であり、プリント基板の厚さが２ｍｍ
程度である。一般的なスタンドオフ高さは、１．２７ｍ
ｍ（５０ｍｉｌ）程度である。
【００３８】プリント基板の実装穴にリードピン４を挿
入する。この挿入は自動挿入機を使用して行われる。
入する。この挿入は自動挿入機を使用して行われる。
【００３９】そして、プリント基板のハンダ付け面側か
ら、フラックスを塗布する。この塗布は、フラックス液
中に入れた発砲管から圧縮エアを通し、前記フラックス
を発泡させた状態で行う。発泡させることにより、ハン
ダ付けしたい実装穴の中にフラックスが入り込みリード
ピン４へ均一にフラックスを塗布する。
ら、フラックスを塗布する。この塗布は、フラックス液
中に入れた発砲管から圧縮エアを通し、前記フラックス
を発泡させた状態で行う。発泡させることにより、ハン
ダ付けしたい実装穴の中にフラックスが入り込みリード
ピン４へ均一にフラックスを塗布する。
【００４０】そして、棒状ヒータやパネルヒータなどに
よりプリント基板の予備加熱を行う。この予備加熱は、
フラックスの溶剤成分を揮発、乾燥させる目的と、ハン
ダ付け時の急激な熱衝撃をやわらげ、プリント基板の変
形を少なくする目的で行われる。
よりプリント基板の予備加熱を行う。この予備加熱は、
フラックスの溶剤成分を揮発、乾燥させる目的と、ハン
ダ付け時の急激な熱衝撃をやわらげ、プリント基板の変
形を少なくする目的で行われる。
【００４１】そして、フローハンダ付け法によりハンダ
付けを行う。フローハンダ付け法には、溶融したハンダ
をノズルから噴流させながらハンダ漬けを行う噴流ハン
ダ付け法、溶融したハンダが入ったハンダ浴の上面にプ
リント基板を接触させる侵漬ハンダ付け法がある。どち
らもプリント基板をハンダから離脱させた後、ファンで
冷却する。
付けを行う。フローハンダ付け法には、溶融したハンダ
をノズルから噴流させながらハンダ漬けを行う噴流ハン
ダ付け法、溶融したハンダが入ったハンダ浴の上面にプ
リント基板を接触させる侵漬ハンダ付け法がある。どち
らもプリント基板をハンダから離脱させた後、ファンで
冷却する。
【００４２】そして、プリント基板に残留したフラック
スを洗浄して、半導体集積回路装置の実装を終了する。
この洗浄は代替フロン、トリクロルエチレン、洗浄水等
に浸して行う。
スを洗浄して、半導体集積回路装置の実装を終了する。
この洗浄は代替フロン、トリクロルエチレン、洗浄水等
に浸して行う。
【００４３】以上説明したように、本実施例の半導体集
積回路装置の実装方法によれば、プリント基板に実装す
る前に前記挿入孔１２の深さの異なる取り付け用治具１
１を用いて前記固定用部材８を取り付けることにより、
スタンドオフ高さを所定の高さに容易に変更することが
できる。
積回路装置の実装方法によれば、プリント基板に実装す
る前に前記挿入孔１２の深さの異なる取り付け用治具１
１を用いて前記固定用部材８を取り付けることにより、
スタンドオフ高さを所定の高さに容易に変更することが
できる。
【００４４】また、前記固定用部材８は、金属からなる
ので、帯電による前記半導体集積回路装置の静電破壊を
防止することができ、電子装置の信頼性を向上すること
ができる。
ので、帯電による前記半導体集積回路装置の静電破壊を
防止することができ、電子装置の信頼性を向上すること
ができる。
【００４５】また、リードピン４と固定用治具８との間
に隙間が開いているので、フラックス塗布およびフロー
ハンダ付けの際、実装穴が固定用部材８で塞がれず、実
装穴へのフラックスの塗布およびハンダの吸いあげを良
好にし、ハンダ付け不良を防止することができる。
に隙間が開いているので、フラックス塗布およびフロー
ハンダ付けの際、実装穴が固定用部材８で塞がれず、実
装穴へのフラックスの塗布およびハンダの吸いあげを良
好にし、ハンダ付け不良を防止することができる。
【００４６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４７】以上発明者によってなされた発明を実施例
にもとづき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
にもとづき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００４８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４９】１．半導体集積回路装置の静電破壊を防止
し、電子装置の信頼性を向上することができる。
し、電子装置の信頼性を向上することができる。
【００５０】２．スタンドオフ高さを容易に変えること
ができる。
ができる。
【００５１】３．ハンダ付け不良を低減することができ
る。
る。
【図１】ＰＧＡ構造を採用するセラミック封止型半導体
集積回路装置の概略構成を示す断面図、
集積回路装置の概略構成を示す断面図、
【図２】固定用部材の平面形状を示す平面図、
【図３】固定用部材の取り付け方法を示す要部断面図、
【図４】リードピンに取付けられた固定用部材を示す要
部拡大図。
部拡大図。
１…半導体チップ、２…ベース部材、３…キャップ部
材、４リードピン、５…接着層、６…ワイヤ、７…フリ
ット、８…固定用部材、９…突起部、１０…穴、１１…
取り付け用治具、１２…挿入孔。
材、４リードピン、５…接着層、６…ワイヤ、７…フリ
ット、８…固定用部材、９…突起部、１０…穴、１１…
取り付け用治具、１２…挿入孔。
Claims (3)
- 【請求項１】 半導体集積回路装置の複数のリードピン
が、それぞれ対応する回路配線を有する基板の実装穴
に、金属からなる固定用部材を半導体集積回路装置と基
板との間に介在させて挿入され、前記金属からなる固定
用部材が前記リードピンの所定位置に取付られて前記基
板に半導体集積回路装置が固定されていることを特徴と
する電子装置。 - 【請求項２】 リードピンを備えた半導体集積回路装置
を、回路配線を有する基板に実装する際に、該基板に形
成された実装穴に前記リードピンを挿入して実装する半
導体集積回路装置の実装方法において、前記実装穴に前
記リードピンを挿入する前に前記リードピンの一部に固
定用部材を取付ける過程を備えたことを特徴とする半導
体集積回路装置の実装方法。 - 【請求項３】 前記請求項２に記載の半導体集積回路装
置の実装方法であって、前記リードピンと固定用部材と
の間に隙間を設けてフローハンダ処理を行うことを特徴
とする半導体集積回路装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026422A JPH07235628A (ja) | 1994-02-24 | 1994-02-24 | 電子装置及び半導体集積回路装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026422A JPH07235628A (ja) | 1994-02-24 | 1994-02-24 | 電子装置及び半導体集積回路装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235628A true JPH07235628A (ja) | 1995-09-05 |
Family
ID=12193095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6026422A Pending JPH07235628A (ja) | 1994-02-24 | 1994-02-24 | 電子装置及び半導体集積回路装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235628A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10262924B2 (en) | 2017-03-29 | 2019-04-16 | Ablic Inc. | Semiconductor device and electronic apparatus |
| WO2021090359A1 (ja) * | 2019-11-05 | 2021-05-14 | 日本セラミック株式会社 | 表面実装型赤外線検出器 |
-
1994
- 1994-02-24 JP JP6026422A patent/JPH07235628A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10262924B2 (en) | 2017-03-29 | 2019-04-16 | Ablic Inc. | Semiconductor device and electronic apparatus |
| WO2021090359A1 (ja) * | 2019-11-05 | 2021-05-14 | 日本セラミック株式会社 | 表面実装型赤外線検出器 |
| GB2602921A (en) * | 2019-11-05 | 2022-07-20 | Nippon Ceram Co Ltd | Surface-mounted infrared detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JPH07235628A (ja) | 電子装置及び半導体集積回路装置の実装方法 | |
| US5444299A (en) | Electronic package with lead wire connections | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPH1032300A (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPS63229842A (ja) | 表面実装用パツケ−ジ | |
| JPH10294552A (ja) | 実装回路装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JP3076953B2 (ja) | Ｔｇａ型半導体装置 | |
| JPH04352459A (ja) | 半導体装置 | |
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| JP3615236B2 (ja) | 混成集積回路装置 | |
| JPH10112514A (ja) | 半導体装置及びその製造方法 | |
| JPH08274250A (ja) | 半導体装置 | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 |