JP4670199B2

JP4670199B2 - 実装基板、およびその実装方法

Info

Publication number: JP4670199B2
Application number: JP2001235732A
Authority: JP
Inventors: 賢平中村
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-08-03
Filing date: 2001-08-03
Publication date: 2011-04-13
Anticipated expiration: 2021-08-03
Also published as: JP2003051670A

Description

【０００１】
【発明の属する技術分野】
この発明は、プリント基板に実装部品を搭載する実装基板、およびその実装方法に関する。
【０００２】
【従来の技術】
照明器具においては、年々、器具の小型化、薄型化が進んでおり、それに搭載するインバータも小型化、薄型化が要求されてきている。このインバータは、従来、プリント基板にディスクリート部品だけを搭載した実装基板で構成していた。
しかしながら、小型化、薄型化に対応するために、プリント基板にディスクリート部品と表面実装部品とを混在した構成の実装基板とするようになってきた。また、表面実装部品をプリント基板のはんだ付けをする面側に配置して、ディスクリート部品と同時に噴流はんだ槽に通してはんだ付けを行うようにしていた。
実装基板は回路構成のブロック毎にまとめて配置することがある。図５は従来の実装基板４０上の１つのブロックを示す正面図である。図６は図５の側面図である。プリント基板１上に実装部品２〜７を搭載する。実装部品２および３はチップ抵抗、実装部品４および５はチップコンデンサ、実装部品６は3端子のトランジスタ、そして実装部品７は8端子のＩＣ（半導体集積回路）である。実装部品２〜７の各電極あるいは端子は、プリント基板１上の図示していないランドにはんだ付けをされ、図示していない配線パターンによって接続され回路を構成している。実装部品２〜７の電極あるいは端子は、図５の図面の上下方向にそれぞれ設けられている。また、これら実装部品はさまざまな形状、大きさ、高さのものなどからなっている。はんだディップ方向と示してあるのは、噴流はんだ槽に実装基板を通す方向を示すものである。
【０００３】
【発明が解決しようとする課題】
図５に示す実装基板４０において、プリント基板１に実装部品2〜７をはんだディプ方式により搭載する場合は、実装部品の相互の間隔を極力広くする設計を行い、実装部品を搭載していた。実装部品の相互の間隔を広く例えば１０ｍｍ以上とする。このようであると、実装部品2〜７の形状や配置などにほとんど左右されることなく、噴流はんだ槽にプリント基板１を通してはんだ付けをしても、はんだブリッジや未はんだなどのはんだ不良を生じることはなかった。
しかし、小型化を進めるに当たり、プリント基板１上において実装部品2〜７の相互の間隔を狭めていくことが図られた。この場合、実装基板４０の設計においては、プリント基板１上に形成する配線パターンの引き回しのしやすさを優先していた。それゆえ、実装部品2〜７の形状や配置などはあまり考慮されていなかった。
実装部品の相互の間隔を狭くした場合について図５を用いて説明する。図示していない噴流はんだ槽にプリント基板１を通すと、プリント基板１上の高さの高い実装部品ＩＣ７の後ろ端のところで、溶融はんだがうまく回り込まなくなることがあった。そうすると、ＩＣ７の後ろに配置されているトランジスタ６の端子およびそのランド部分は、はんだのない状態である未はんだとなってしまった。また、溶融はんだが回り込んでも、はんだの切れが悪くて端子間にはんだブリッジを生じたりして、はんだ付けの不良が発生してしまうという問題があった。
そうすると、後工程で手直しをしなければならず工程の増加をきたしてしまうという問題もでてきた。さらに、部品の相互の間隔を狭くできないので小型化を図る上でも問題となっていた。
本発明は、プリント基板に実装部品を搭載して信頼性の向上を図ることのできる実装基板、およびその実装方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、本発明は、プリント基板上に、はんだディップ方向に沿って、実装部品が高さの低いものから高さの高いものに順次に整列配置され、前記実装部品は前記実装部品の電極あるいは端子がプリント基板上のランドにはんだ付けされて回路を構成していて搭載される実装基板とする。
また、前記実装部品の電極が整列されることでよい。
【０００５】
さらに、プリント基板上に高さの低い実装部品から高さの高い実装部品に順次に整列して配置し、この順に噴流はんだ槽に通してハンダ付けをする実装方法とする。また、前記実装部品の電極を整列することでよい。
このような構成とすることにより、はんだブリッジや未はんだなどのはんだ不良を防止することができ、信頼性の向上を図ることのできる実装基板、およびその実装方法を得ることができる。
【０００６】
【発明の実施の形態】
この発明の実施の形態として、プリント基板上に実装部品を搭載する実装基板１０の平面図を図１に示す。図２は図１の側面図である。図５と同一のものには同一の符号を附す。
図１は回路を構成する数ブロックのうちの１ブロックを示すものである。プリント基板1上には、実装部品として、チップ抵抗２および３、チップコンデンサ４および５、トランジスタ６、およびＩＣ（半導体集積回路）７がそれぞれこの順序で整列されて配置されている。実装部品２〜７は、はんだディップの方向に沿って、整列され配置されている。これら各実装部品の電極および端子は、図１の図面の上下方向にそれぞれ設けられている。これら実装部品のうち、チップ抵抗２および３，チップコンデンサ４および５，およびトランジスタ６のそれぞれの幅Ｗおよび長さＬはいずれも略同一であり、ＩＣ７の幅および長さはそれらのものよりも大きいものである。これら実装部品２〜７において、噴流はんだ槽の溶融はんだに最初に接触するチップ抵抗２の高さＨが最も低く、以降の実装部品３，４，５，６および７はこの順に従ってその高さが略同等あるいはその高さを増していき、最後に溶融はんだに接触するＩＣ７の高さが最も高くなるように構成されている。さらに、実装部品２〜６の電極および端子はほぼ一列に揃えて配置されている。小型化を図るため、実装部品の相互の間隔は狭く例えば２〜３ｍｍあるいはそれ以下である。
【０００７】
次に、上記のようにプリント基板１に実装部品２〜７を整列して配置したものを、図示していない噴流はんだ槽に通す。最初に、チップ抵抗２がこの噴流はんだ槽の溶融はんだに接触し、チップ抵抗２の電極をプリント基板１のランド部分にはんだ付けをする。チップ抵抗２は高さＨの最も低い実装部品である。続いて、溶融はんだは、チップ抵抗２よりも高さの略同等かそれよりも高さの高い次のチップ抵抗３に容易にぶつかり接触し、その電極とランド部分とのはんだ付けを容易に行う。同様にして、順々に高さの高い実装部品に対しはんだ付けをする。このように実装部品の後ろには、この実装部品と高さの略同等かそれよりも高さの高い実装部品を配置することにより、実装部品の相互の間隔が狭くても、はんだブリッジや未はんだなどのはんだ不良を防止することができる。
【０００８】
この発明の別の実施形態における実装基板２０の平面図を図３に示す。図1に示すものと同一のものには同一の符号を附す。
図３は、図１と同様に、プリント基板１上に、はんだディップ方向に沿って、実装部品２〜７が高さの低いものから高いものへと順に整列されて配置されている。実装部品２〜６の幅Ｗはそれぞれ異なるものである場合を示している。実装部品２〜６の電極および端子は、一方（下）側のみをはんだディップ方向に沿ってほぼ一列に揃えてある。このような構成においても、図示していない噴流はんだ槽にプリント基板１を通すと、高さの最も低いチップ抵抗２から高さの最も高いＩＣ７へ順々に容易にはんだ付けをすることができる。一列に揃っていない（上）側の電極および端子においても、溶融はんだは、高さの略同等かそれよりも高い次の実装部品に容易にぶつかって接触し、その電極（あるいは端子）とランド部分とのはんだ付けを容易に行う。このような構成においても、実装部品の相互の間隔が狭くても、はんだブリッジや未はんだなどのはんだ不良を防止することができる。
【０００９】
図４に、この発明のさらに別の実施形態における実装基板３０の平面図を示す。図1に示すものと同一のものには同一の符号を附す。
図４は、図１と同様に、プリント基板１上に、はんだディップ方向に沿って、実装部品２〜７が高さの低いものから高いものへと順に整列されて配置されている。実装部品２〜６の幅Ｗはそれぞれ異なるものである場合を示している。実装部品２〜6の電極および端子は、いずれの側も一列に揃っていない。このような構成においても、上述したように、図示していない噴流はんだ槽にプリント基板１を通すと、溶融はんだは、高さの略同等かそれよりも高い次の実装部品に容易にぶつかって接触し、その電極（あるいは端子）とランド部分とのはんだ付けを容易にする。それゆえ高さの低いチップ抵抗２から高さの高いＩＣ７へ順々に容易にはんだ付けをすることができる。これにより、実装部品の相互の間隔が狭くても、はんだブリッジや未はんだなどのはんだ不良を防止することができる。
【００１０】
各実装部品の幅W、長さＬが異なるものであっても、プリント基板上に、はんだディップ方向に沿って、実装部品が高さＨの低いものから高さの高いものに順次に整列されて配置されることで、実装部品の相互の間隔が狭くても、はんだブリッジや未はんだなどのはんだ不良を防止することができる。
ここで、実装部品の相互の間隔は、０．５〜１０ｍｍで有効であり、好ましくは１〜１０ｍｍである。さらに、実装部品相互の間隔の狭い１〜５ｍｍにおいて、その効果を十分に発揮する。
【００１１】
【発明の効果】
この発明によれば、実装基板の信頼性の向上を図ることができる。また、信頼性の高い実装基板を得ることの可能な実装方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す実装基板の一部正面図
【図２】図１の実装基板の側面図
【図３】この発明における別の実施の形態を示す実装基板の一部正面図
【図４】この発明のさらに別の実施の形態を示す実装基板の一部正面図
【図５】従来の実装基板の一部正面図
【図６】図５の実装基板の側面図
【符号の説明】
１：プリント基板
２，３：チップ抵抗
４，５：チップコンデンサ
６：トランジスタ
７：ＩＣ（半導体集積回路）
１０，２０，３０：実装基板

Claims

プリント基板上に、はんだディップ方向に沿って、実装部品が高さの低いものから高さの高いものに順次に整列配置されて搭載され、前記実装部品は前記実装部品の電極あるいは端子がプリント基板上のランドにはんだ付けされて回路を構成していることを特徴とする実装基板。
前記実装部品の電極が整列されていることを特徴とする請求項1記載の実装基板。
プリント基板に、はんだディップ方向に沿って、高さの低い実装部品から高さの高い実装部品に順次に整列して配置し、この順に噴流はんだ槽に通してはんだ付けをすることを特徴とする実装基板の実装方法。
前記実装部品の電極を整列させることを特徴とする請求項3記載の実装基板の実装方法。