JPH0714970A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JPH0714970A JPH0714970A JP17475993A JP17475993A JPH0714970A JP H0714970 A JPH0714970 A JP H0714970A JP 17475993 A JP17475993 A JP 17475993A JP 17475993 A JP17475993 A JP 17475993A JP H0714970 A JPH0714970 A JP H0714970A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- outer lead
- semiconductor device
- lead
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 はんだディップ処理やはんだコート処理によ
ってアウタリードの表面をはんだ濡れ性が良好な表面に
でき、実装基板へ良好にはんだ付け実装することができ
る半導体装置を提供する。 【構成】 ＩＣの樹脂封止パッケージ本体１４の側面か
ら突出しているアウタリード１０の断面形状が上に凸の
切欠円形状に形成されている。 【効果】 はんだディップ処理やはんだコート処理によ
ってアウタリード１０に予備はんだ処理を行うと、アウ
タリード１０の円弧表面には比較的均一に予備はんだ皮
膜１９が形成され、良好なはんだ濡れ性が得られるの
で、実装基板に良好にはんだ付けできる。
ってアウタリードの表面をはんだ濡れ性が良好な表面に
でき、実装基板へ良好にはんだ付け実装することができ
る半導体装置を提供する。 【構成】 ＩＣの樹脂封止パッケージ本体１４の側面か
ら突出しているアウタリード１０の断面形状が上に凸の
切欠円形状に形成されている。 【効果】 はんだディップ処理やはんだコート処理によ
ってアウタリード１０に予備はんだ処理を行うと、アウ
タリード１０の円弧表面には比較的均一に予備はんだ皮
膜１９が形成され、良好なはんだ濡れ性が得られるの
で、実装基板に良好にはんだ付けできる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の実装技
術、特に、パッケージ本体およびアウタリードが実装基
板の表面においてはんだ付け実装されるように構成され
ている表面実装形パッケージを備えている半導体装置の
実装基板への実装に利用して有効な技術に関する。
術、特に、パッケージ本体およびアウタリードが実装基
板の表面においてはんだ付け実装されるように構成され
ている表面実装形パッケージを備えている半導体装置の
実装基板への実装に利用して有効な技術に関する。
【０００２】
【従来の技術】一般に、半導体集積回路装置（以下、Ｉ
Ｃという。）の製造工程においては、実装基板に対する
アウタリードのはんだ付け性およびはんだ付け強度を高
めるために、予め、アウタリードの表面に予備はんだ皮
膜がはんだめっき、はんだディップ処理、あるいは、は
んだコート処理等のような適当な手段によって被着され
ている。
Ｃという。）の製造工程においては、実装基板に対する
アウタリードのはんだ付け性およびはんだ付け強度を高
めるために、予め、アウタリードの表面に予備はんだ皮
膜がはんだめっき、はんだディップ処理、あるいは、は
んだコート処理等のような適当な手段によって被着され
ている。
【０００３】
【発明が解決しようとする課題】現在、アウタリードの
断面形状は矩形形状に形成されており、この矩形断面の
アウタリードに予備はんだ皮膜を被着する場合、前述し
たはんだめっき法によれば、アウタリードの表面に比較
的均一厚さのはんだ皮膜が被着形成される。
断面形状は矩形形状に形成されており、この矩形断面の
アウタリードに予備はんだ皮膜を被着する場合、前述し
たはんだめっき法によれば、アウタリードの表面に比較
的均一厚さのはんだ皮膜が被着形成される。
【０００４】しかしながら、はんだディップ処理やはん
だコート処理によってアウタリードに予備はんだ皮膜を
被着すると、はんだが表面張力によってアウタリードの
コーナー部（エッジ部）から平面部に移動するため、コ
ーナー部でのはんだ皮膜は薄くなり、さらにはコーナー
部にはんだ皮膜が被着されない場合も生じる。
だコート処理によってアウタリードに予備はんだ皮膜を
被着すると、はんだが表面張力によってアウタリードの
コーナー部（エッジ部）から平面部に移動するため、コ
ーナー部でのはんだ皮膜は薄くなり、さらにはコーナー
部にはんだ皮膜が被着されない場合も生じる。
【０００５】この状態で、半導体装置を、実装基板に形
成されはんだペーストが塗布されているランド部にアウ
タリード群をそれぞれ当接させてセットした後、リフロ
ーはんだ付け処理により各アウタリードを各ランドにそ
れぞれはんだ付け処理すると、アウタリードのコーナー
部でのはんだ濡れ性が悪いために、加熱溶融されたはん
だペーストがアウタリードの上面まで届かず、アウタリ
ードの全周面にはんだ付け部が形成されないことにな
る。
成されはんだペーストが塗布されているランド部にアウ
タリード群をそれぞれ当接させてセットした後、リフロ
ーはんだ付け処理により各アウタリードを各ランドにそ
れぞれはんだ付け処理すると、アウタリードのコーナー
部でのはんだ濡れ性が悪いために、加熱溶融されたはん
だペーストがアウタリードの上面まで届かず、アウタリ
ードの全周面にはんだ付け部が形成されないことにな
る。
【０００６】はんだディップ処理やはんだコート処理は
上記問題を有しているため、アウタリードの予備はんだ
ははんだめっき法によって行われている。
上記問題を有しているため、アウタリードの予備はんだ
ははんだめっき法によって行われている。
【０００７】しかし、はんだめっき法は洗浄装置、めっ
き装置、めっき廃液の処理施設等に多大な投資を必要と
し、かつ、めっき技術が経験を必要とする難度の高い技
術であり、かつ、半導体装置の自動化ラインに組み込む
のも難しい。このため、前述したはんだディップ処理や
はんだコート処理によってアウタリードの予備はんだを
行うことが望まれる。
き装置、めっき廃液の処理施設等に多大な投資を必要と
し、かつ、めっき技術が経験を必要とする難度の高い技
術であり、かつ、半導体装置の自動化ラインに組み込む
のも難しい。このため、前述したはんだディップ処理や
はんだコート処理によってアウタリードの予備はんだを
行うことが望まれる。
【０００８】本発明の目的は、はんだディップ処理やは
んだコート処理によってアウタリードの表面をはんだ濡
れ性が良好な表面に形成させることができ、実装基板へ
良好にはんだ付け実装することができる半導体装置およ
びその実装方法を提供することにある。
んだコート処理によってアウタリードの表面をはんだ濡
れ性が良好な表面に形成させることができ、実装基板へ
良好にはんだ付け実装することができる半導体装置およ
びその実装方法を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１１】すなわち、表面実装形パッケージを備えて
いる半導体装置において、前記表面実装形パッケージの
各アウタリードにおける少なくともはんだ付け実装部の
上部の表面が円弧形状あるいはコーナー部が鈍角である
角形状に形成されていることを特徴とする。
いる半導体装置において、前記表面実装形パッケージの
各アウタリードにおける少なくともはんだ付け実装部の
上部の表面が円弧形状あるいはコーナー部が鈍角である
角形状に形成されていることを特徴とする。
【００１２】
【作用】前記した手段によれば、アウタリードにおける
少なくともはんだ付け実装部の上部の表面が円弧形状に
形成されていることにより、アウタリードがはんだディ
ップ処理やはんだコート処理によって予備はんだされた
場合、アウタリードの上部の表面に形成されるはんだ皮
膜は切れることなく連続して均一厚さで被着され、はん
だ濡れ性が良好となる。
少なくともはんだ付け実装部の上部の表面が円弧形状に
形成されていることにより、アウタリードがはんだディ
ップ処理やはんだコート処理によって予備はんだされた
場合、アウタリードの上部の表面に形成されるはんだ皮
膜は切れることなく連続して均一厚さで被着され、はん
だ濡れ性が良好となる。
【００１３】したがって、アウタリードを実装基板上の
はんだペーストが塗布されているランド部にリフローは
んだ付け実装する際、加熱溶融されたはんだペーストは
アウタリードの上部の表面を均一に流れて行き、アウタ
リードの全周面がはんだ付け部で均一に覆われる。
はんだペーストが塗布されているランド部にリフローは
んだ付け実装する際、加熱溶融されたはんだペーストは
アウタリードの上部の表面を均一に流れて行き、アウタ
リードの全周面がはんだ付け部で均一に覆われる。
【００１４】アウタリードにおける少なくともはんだ付
け実装部の上部の表面が角が鈍角である角形状に形成さ
れている場合は、上記円弧形状に形成されている表面に
比較して予備はんだ皮膜の均一性は劣るが、角が略９０
度をなす従来の矩形形状のアウタリードに比べて、アウ
タリードの表面に被着される予備はんだ皮膜の均一性は
優れており、はんだ濡れ性が従来に比べて改善される。
け実装部の上部の表面が角が鈍角である角形状に形成さ
れている場合は、上記円弧形状に形成されている表面に
比較して予備はんだ皮膜の均一性は劣るが、角が略９０
度をなす従来の矩形形状のアウタリードに比べて、アウ
タリードの表面に被着される予備はんだ皮膜の均一性は
優れており、はんだ濡れ性が従来に比べて改善される。
【００１５】
【実施例】図１は本発明の一実施例であるシン（Ｔｈｉ
ｎ）タイプのスモール・アウトライン・パッケージを備
えている半導体集積回路装置（以下、ＴＳＯＰ・ＩＣと
いう。）のリフローはんだ付け処理時を示す拡大部分斜
視図、図２は本発明の一実施例であるＴＳＯＰ・ＩＣの
樹脂封止後のリードフレーム状態を示す一部切断平面
図、図３はその切断工程後を示す一部切断平面図、図４
はアウタリードの断面を成形する成形装置の要部を示す
縦断面図で、（ａ）は成形前、（ｂ）は成形後を示し、
図５はその予備はんだ処理後を示す一部切断平面図、図
６は本発明の一実施例であるＴＳＯＰ・ＩＣを示す一部
切断正面図、図７は図６におけるアウタリードの縦断面
図、図８は図６のＴＳＯＰ・ＩＣの実装後を示す一部切
断正面図である。
ｎ）タイプのスモール・アウトライン・パッケージを備
えている半導体集積回路装置（以下、ＴＳＯＰ・ＩＣと
いう。）のリフローはんだ付け処理時を示す拡大部分斜
視図、図２は本発明の一実施例であるＴＳＯＰ・ＩＣの
樹脂封止後のリードフレーム状態を示す一部切断平面
図、図３はその切断工程後を示す一部切断平面図、図４
はアウタリードの断面を成形する成形装置の要部を示す
縦断面図で、（ａ）は成形前、（ｂ）は成形後を示し、
図５はその予備はんだ処理後を示す一部切断平面図、図
６は本発明の一実施例であるＴＳＯＰ・ＩＣを示す一部
切断正面図、図７は図６におけるアウタリードの縦断面
図、図８は図６のＴＳＯＰ・ＩＣの実装後を示す一部切
断正面図である。
【００１６】本実施例において、本発明に係る半導体装
置は、表面実装形パッケージを備えている半導体装置の
一例であるＴＳＯＰ・ＩＣとして構成されている。この
ＴＳＯＰ・ＩＣはインナリード群およびアウタリード群
から成るリード群を備えており、このリード群はアウタ
リード成形以前には図２に示されているように多連リー
ドフレーム１として構成されている。
置は、表面実装形パッケージを備えている半導体装置の
一例であるＴＳＯＰ・ＩＣとして構成されている。この
ＴＳＯＰ・ＩＣはインナリード群およびアウタリード群
から成るリード群を備えており、このリード群はアウタ
リード成形以前には図２に示されているように多連リー
ドフレーム１として構成されている。
【００１７】この多連リードフレーム１は燐青銅や無酸
素銅等の銅系（銅またはその合金）材料から成る薄板、
または、４２アロイやコバール等の鉄系（鉄またはその
合金）材料から成る薄板が用いられて、打ち抜きプレス
加工またはエッチング加工等の適当な手段により一体成
形されており、この多連リードフレーム１の表面にはめ
っき処理が適宜なされている（図示せず）。この多連リ
ードフレーム１には複数の単位リードフレーム２が一方
向に１列に並設されている。但し、図では一単位のみが
示されている。
素銅等の銅系（銅またはその合金）材料から成る薄板、
または、４２アロイやコバール等の鉄系（鉄またはその
合金）材料から成る薄板が用いられて、打ち抜きプレス
加工またはエッチング加工等の適当な手段により一体成
形されており、この多連リードフレーム１の表面にはめ
っき処理が適宜なされている（図示せず）。この多連リ
ードフレーム１には複数の単位リードフレーム２が一方
向に１列に並設されている。但し、図では一単位のみが
示されている。
【００１８】単位リードフレーム２は位置決め孔３ａが
明けられている外枠３を一対備えており、両外枠３は所
定の間隔で平行一連にそれぞれ延設されている。隣り合
う単位リードフレーム２、２間には一対のセクション枠
４が両外枠３、３間に互いに平行に配されて一体的に架
設されており、これら外枠、セクション枠により形成さ
れる略正方形の枠体内に単位リードフレーム２が構成さ
れている。
明けられている外枠３を一対備えており、両外枠３は所
定の間隔で平行一連にそれぞれ延設されている。隣り合
う単位リードフレーム２、２間には一対のセクション枠
４が両外枠３、３間に互いに平行に配されて一体的に架
設されており、これら外枠、セクション枠により形成さ
れる略正方形の枠体内に単位リードフレーム２が構成さ
れている。
【００１９】各単位リードフレーム２において、外枠３
にはタブ吊りリード５が直角方向に配されて一体的に突
設されており、タブ吊りリード５の先端には略長方形の
平板形状に形成されたタブ６が、外枠３、３およびセク
ション枠４、４の枠形状と略同心的に配されて一体的に
吊持されている。そして、タブ吊りリード５が中間部に
おいて屈曲されることにより、タブ６は後記するリード
群と平行な状態で一方向に下げられる（所謂タブ下
げ。）
にはタブ吊りリード５が直角方向に配されて一体的に突
設されており、タブ吊りリード５の先端には略長方形の
平板形状に形成されたタブ６が、外枠３、３およびセク
ション枠４、４の枠形状と略同心的に配されて一体的に
吊持されている。そして、タブ吊りリード５が中間部に
おいて屈曲されることにより、タブ６は後記するリード
群と平行な状態で一方向に下げられる（所謂タブ下
げ。）
【００２０】外枠３、３間にはダム部材７が一対、タブ
６の両脇位置に互いに対称形に配されて直角に架設され
ており、両ダム部材７、７には複数本のリード８が長手
方向に等間隔に配されて、互いに平行で、ダム部材７と
直交するように一体的に突設されている。そして、各リ
ード８のタブ側端部は先端をタブ６に近接してこれを取
り囲むように配されることにより、インナリード９をそ
れぞれ構成している。他方、各リード８の反タブ側延長
部分はその先端がセクション枠４にそれぞれ接続されて
おり、セクション枠４から離間して切り離されることに
よりアウタリード１０をそれぞれ構成するようになって
いる。また、ダム部材７における隣り合うリード８、８
間の部分はパッケージ成形時にレジンの流れをせき止め
るダム７ａを実質的に構成するようになっている。
６の両脇位置に互いに対称形に配されて直角に架設され
ており、両ダム部材７、７には複数本のリード８が長手
方向に等間隔に配されて、互いに平行で、ダム部材７と
直交するように一体的に突設されている。そして、各リ
ード８のタブ側端部は先端をタブ６に近接してこれを取
り囲むように配されることにより、インナリード９をそ
れぞれ構成している。他方、各リード８の反タブ側延長
部分はその先端がセクション枠４にそれぞれ接続されて
おり、セクション枠４から離間して切り離されることに
よりアウタリード１０をそれぞれ構成するようになって
いる。また、ダム部材７における隣り合うリード８、８
間の部分はパッケージ成形時にレジンの流れをせき止め
るダム７ａを実質的に構成するようになっている。
【００２１】以上のように構成されている多連リードフ
レーム１における各単位リードフレーム２のタブ６上に
は集積回路を作り込まれたペレット１２が適当な手段に
より形成されたボンディング層１１によって、図２に示
されているようにボンディングされている。そして、ボ
ンディングされたペレット１２の電極パッドには各イン
ナリード９との間にワイヤ１３がそれぞれボンディング
されている。この状態において、ペレット１２に作り込
まれた集積回路は電極パッド、ワイヤ１３、インナリー
ド９およびアウタリード１０を介して電気的に外部に引
き出されるようになっている。
レーム１における各単位リードフレーム２のタブ６上に
は集積回路を作り込まれたペレット１２が適当な手段に
より形成されたボンディング層１１によって、図２に示
されているようにボンディングされている。そして、ボ
ンディングされたペレット１２の電極パッドには各イン
ナリード９との間にワイヤ１３がそれぞれボンディング
されている。この状態において、ペレット１２に作り込
まれた集積回路は電極パッド、ワイヤ１３、インナリー
ド９およびアウタリード１０を介して電気的に外部に引
き出されるようになっている。
【００２２】そして、このように構成されてペレット１
２が搭載された単位リードフレーム２には、表面実装形
パッケージのパッケージ本体である樹脂封止パッケージ
本体１４が、トランスファ成形装置（図示せず）により
成形材料として樹脂が使用されて、図２に示されている
ように略長方形の平盤形状に一体成形される。そして、
この樹脂封止パッケージ本体１４により前記インナリー
ド９、ペレット１２、ワイヤ１３およびタブ６が樹脂封
止される。この状態において、タブ６等以外のアウタリ
ード１０群は樹脂封止パッケージ本体１４の短辺側２側
面からそれぞれ突出された状態になっている。
２が搭載された単位リードフレーム２には、表面実装形
パッケージのパッケージ本体である樹脂封止パッケージ
本体１４が、トランスファ成形装置（図示せず）により
成形材料として樹脂が使用されて、図２に示されている
ように略長方形の平盤形状に一体成形される。そして、
この樹脂封止パッケージ本体１４により前記インナリー
ド９、ペレット１２、ワイヤ１３およびタブ６が樹脂封
止される。この状態において、タブ６等以外のアウタリ
ード１０群は樹脂封止パッケージ本体１４の短辺側２側
面からそれぞれ突出された状態になっている。
【００２３】その後、単位リードフレーム２は図３に示
されているように、タブ吊りリード５の樹脂封止パッケ
ージ本体１４からの突出部、セクション枠４とアウタリ
ード１０との接続部、およびダム７ａをそれぞれ切断さ
れる。
されているように、タブ吊りリード５の樹脂封止パッケ
ージ本体１４からの突出部、セクション枠４とアウタリ
ード１０との接続部、およびダム７ａをそれぞれ切断さ
れる。
【００２４】次に、所定のアウタリード１０群が樹脂封
止パッケージ本体１４の短辺側２側面からそれぞれ突出
している組立体は、図４に示されているように、リード
成形装置が使用されてアウタリード１０の断面形状が矩
形形状から上に凸の切欠円形状に成形加工される。
止パッケージ本体１４の短辺側２側面からそれぞれ突出
している組立体は、図４に示されているように、リード
成形装置が使用されてアウタリード１０の断面形状が矩
形形状から上に凸の切欠円形状に成形加工される。
【００２５】図４はリード成形装置の要部を示してい
る。リード成形装置は上型１６と下型１７を備えてお
り、上型１６はシリンダ装置（図示せず）によって上下
動されることにより、下型１７に接近、離反するように
構成されている。上型１６の底面は円弧形状の凹面１８
をアウタリード１０群のピッチに対応して備えており、
下型１７の上面は平面に形成されており、上型１６は下
型１７と協動して各アウタリード１０の断面形状を上に
凸の切欠円形状に成形し得るように構成されている。
る。リード成形装置は上型１６と下型１７を備えてお
り、上型１６はシリンダ装置（図示せず）によって上下
動されることにより、下型１７に接近、離反するように
構成されている。上型１６の底面は円弧形状の凹面１８
をアウタリード１０群のピッチに対応して備えており、
下型１７の上面は平面に形成されており、上型１６は下
型１７と協動して各アウタリード１０の断面形状を上に
凸の切欠円形状に成形し得るように構成されている。
【００２６】次に、図５に示されているように、上に凸
の切欠円形状に成形加工されたアウタリード１０群の表
面に予備はんだ皮膜がはんだディップ処理やはんだコー
ト処理によって被着される。
の切欠円形状に成形加工されたアウタリード１０群の表
面に予備はんだ皮膜がはんだディップ処理やはんだコー
ト処理によって被着される。
【００２７】この際、アウタリード１０の表面に被着さ
れた予備はんだ皮膜１９は、図７に示されているよう
に、円弧表面２０上では略均一な厚さに連続して被着さ
れるため、アウタリード１０の上面におけるはんだ濡れ
性が良好である。そして、予備はんだ皮膜１９は平坦面
２１上で中央部が最も厚く端部に行くに従い薄くなり、
平坦面２１と円弧表面２０とが交わる角部で最も薄くな
る。しかし、この部分は後述する実装基板のランドに塗
布されているはんだペーストに接触する部分であるの
で、はんだ濡れ性が多少悪くても問題はない。
れた予備はんだ皮膜１９は、図７に示されているよう
に、円弧表面２０上では略均一な厚さに連続して被着さ
れるため、アウタリード１０の上面におけるはんだ濡れ
性が良好である。そして、予備はんだ皮膜１９は平坦面
２１上で中央部が最も厚く端部に行くに従い薄くなり、
平坦面２１と円弧表面２０とが交わる角部で最も薄くな
る。しかし、この部分は後述する実装基板のランドに塗
布されているはんだペーストに接触する部分であるの
で、はんだ濡れ性が多少悪くても問題はない。
【００２８】予備はんだ皮膜１９が被着されたアウタリ
ード１０群は、次に、リード成形装置（図示せず）によ
り、図６に示されているように、樹脂封止パッケージ本
体１４の外部において下方に屈曲され、かつ、水平外方
向に屈曲される。このようにしてアウタリード１０群が
所謂ガル・ウイング形状に成形された状態において、各
アウタリード１０における実装部１０ａは全体的に略水
平な状態になっている。この状態において、ＴＳＯＰ・
ＩＣ２２が製造されたことになる。
ード１０群は、次に、リード成形装置（図示せず）によ
り、図６に示されているように、樹脂封止パッケージ本
体１４の外部において下方に屈曲され、かつ、水平外方
向に屈曲される。このようにしてアウタリード１０群が
所謂ガル・ウイング形状に成形された状態において、各
アウタリード１０における実装部１０ａは全体的に略水
平な状態になっている。この状態において、ＴＳＯＰ・
ＩＣ２２が製造されたことになる。
【００２９】次に、本発明の一実施例であるＴＳＯＰ・
ＩＣの実装方法を、前記構成に係るＴＳＯＰ・ＩＣ２２
を実装基板上にリフローはんだ付け処理により表面実装
する場合について説明する。
ＩＣの実装方法を、前記構成に係るＴＳＯＰ・ＩＣ２２
を実装基板上にリフローはんだ付け処理により表面実装
する場合について説明する。
【００３０】前記構成に係るＴＳＯＰ・ＩＣ２２は実装
基板（以下、プリント配線基板ということがある。）
に、図８に示されているように表面実装されて使用され
る。ＴＳＯＰ・ＩＣ２２が実装されるプリント配線基板
３０は基板本体３１を備えており、この基板本体３１は
ガラスエポキシ樹脂等の絶縁材料が用いられて長方形の
平板形状に形成されている。基板本体３１の一主面には
複数個のランド３２が形成されており、各ランド３２は
銅箔等の導電材料が用いられてリソグラフィーおよびエ
ッチング処理等の適当な手段により、アウタリード１０
の実装部１０ａよりも若干大きめの微小な長方形の薄板
に形成されている。そして、各ランド３２上にははんだ
ペースト３３がスクリーン印刷法等の適当な手段によ
り、それぞれ塗布されている。また、各ランド３２には
基板本体３１に敷設された電気配線（図示せず）が電気
的にそれぞれ接続されている。
基板（以下、プリント配線基板ということがある。）
に、図８に示されているように表面実装されて使用され
る。ＴＳＯＰ・ＩＣ２２が実装されるプリント配線基板
３０は基板本体３１を備えており、この基板本体３１は
ガラスエポキシ樹脂等の絶縁材料が用いられて長方形の
平板形状に形成されている。基板本体３１の一主面には
複数個のランド３２が形成されており、各ランド３２は
銅箔等の導電材料が用いられてリソグラフィーおよびエ
ッチング処理等の適当な手段により、アウタリード１０
の実装部１０ａよりも若干大きめの微小な長方形の薄板
に形成されている。そして、各ランド３２上にははんだ
ペースト３３がスクリーン印刷法等の適当な手段によ
り、それぞれ塗布されている。また、各ランド３２には
基板本体３１に敷設された電気配線（図示せず）が電気
的にそれぞれ接続されている。
【００３１】そして、ランド３２群は前記ＴＳＯＰ・Ｉ
Ｃ２２のアウタリード１０における実装部１０ａにそれ
ぞれ対応するように配列されている。すなわち、ランド
３２群はＴＳＯＰ・ＩＣ２２のアウタリード１０におけ
る実装部１０ａの２列縦隊に対応して２列縦隊に整列さ
れているとともに、各列のランド３２、３２間のピッチ
はアウタリード１０、１０間のピッチに対応されてい
る。したがって、ＴＳＯＰ・ＩＣ２２が実装される実装
基板３０において、ランド３２は大きさがアウタリード
１０の実装部１０ａに対応して微小に形成されていると
ともに、そのランド間ピッチも微小に設定されているこ
とになる。
Ｃ２２のアウタリード１０における実装部１０ａにそれ
ぞれ対応するように配列されている。すなわち、ランド
３２群はＴＳＯＰ・ＩＣ２２のアウタリード１０におけ
る実装部１０ａの２列縦隊に対応して２列縦隊に整列さ
れているとともに、各列のランド３２、３２間のピッチ
はアウタリード１０、１０間のピッチに対応されてい
る。したがって、ＴＳＯＰ・ＩＣ２２が実装される実装
基板３０において、ランド３２は大きさがアウタリード
１０の実装部１０ａに対応して微小に形成されていると
ともに、そのランド間ピッチも微小に設定されているこ
とになる。
【００３２】ＴＳＯＰ・ＩＣ２２がこのプリント配線基
板３０に表面実装される際、ＴＳＯＰ・ＩＣ２２はプリ
ント配線基板３０上に、各アウタリード１０の実装部１
０ａの裏面（接地面）が各ランド３２のはんだペースト
３３内に少し埋設されるようにして各ランド３２に載置
される。
板３０に表面実装される際、ＴＳＯＰ・ＩＣ２２はプリ
ント配線基板３０上に、各アウタリード１０の実装部１
０ａの裏面（接地面）が各ランド３２のはんだペースト
３３内に少し埋設されるようにして各ランド３２に載置
される。
【００３３】その後、ＴＳＯＰ・ＩＣ２２がセットされ
たプリント配線基板３０は、赤外線リフロー等の適当な
リフローはんだ付け処理方法によって、はんだ付け処理
される。
たプリント配線基板３０は、赤外線リフロー等の適当な
リフローはんだ付け処理方法によって、はんだ付け処理
される。
【００３４】このリフローはんだ付け処理において、各
ランド３２にそれぞれ塗布されているはんだペースト３
３が加熱溶融するとともに、各アウタリード１０に被着
されている予備はんだ皮膜１９が加熱溶融する。そし
て、ランド３２のはんだペースト３３が溶融してなる液
状のはんだは、アウタリード１０の表面を覆うように流
れていく。この際、アウタリード１０の表面は上に凸の
滑らかな円弧表面２０に形成されており、この円弧表面
２０に切れ目なく連続して予備はんだ皮膜１９が被着さ
れているため、ランド３２のはんだペースト３３が溶融
してなる液状のはんだはアウタリード１０の円弧表面２
０に沿って円滑に流れて行きアウタリード１０の全周面
を覆うはんだ付け部３４が形成される。このようにし
て、ＴＳＯＰ・ＩＣ２２はプリント配線基板３０に電気
的かつ機械的に接続され、図８に示されているように表
面実装された状態になる。
ランド３２にそれぞれ塗布されているはんだペースト３
３が加熱溶融するとともに、各アウタリード１０に被着
されている予備はんだ皮膜１９が加熱溶融する。そし
て、ランド３２のはんだペースト３３が溶融してなる液
状のはんだは、アウタリード１０の表面を覆うように流
れていく。この際、アウタリード１０の表面は上に凸の
滑らかな円弧表面２０に形成されており、この円弧表面
２０に切れ目なく連続して予備はんだ皮膜１９が被着さ
れているため、ランド３２のはんだペースト３３が溶融
してなる液状のはんだはアウタリード１０の円弧表面２
０に沿って円滑に流れて行きアウタリード１０の全周面
を覆うはんだ付け部３４が形成される。このようにし
て、ＴＳＯＰ・ＩＣ２２はプリント配線基板３０に電気
的かつ機械的に接続され、図８に示されているように表
面実装された状態になる。
【００３５】ところで、図１３（ａ）に示されているよ
うに、アウタリード１００の断面形状が矩形形状に形成
されている場合にあっては、はんだディップ処理やはん
だコート処理によってアウタリード１００の表面に予備
はんだ皮膜１０１を被着すると、図１３（ｂ）に示され
ているように、はんだが表面張力によってコーナー部か
ら平坦部に移動するため、コーナー部でのはんだ皮膜は
薄くなり、あるいはコーナー部がはんだ皮膜で覆われず
露出する場合もある。この状態で、アウタリード１００
をプリント配線基板３０のランド３２にリフローはんだ
付け処理すると、アウタリード１００のコーナー部での
はんだ濡れ性が悪いために、はんだがアウタリードの上
面に流れて行かず、はんだ付け不良やはんだ付け強度が
低下する等の問題がある。
うに、アウタリード１００の断面形状が矩形形状に形成
されている場合にあっては、はんだディップ処理やはん
だコート処理によってアウタリード１００の表面に予備
はんだ皮膜１０１を被着すると、図１３（ｂ）に示され
ているように、はんだが表面張力によってコーナー部か
ら平坦部に移動するため、コーナー部でのはんだ皮膜は
薄くなり、あるいはコーナー部がはんだ皮膜で覆われず
露出する場合もある。この状態で、アウタリード１００
をプリント配線基板３０のランド３２にリフローはんだ
付け処理すると、アウタリード１００のコーナー部での
はんだ濡れ性が悪いために、はんだがアウタリードの上
面に流れて行かず、はんだ付け不良やはんだ付け強度が
低下する等の問題がある。
【００３６】しかし、本実施例においては、前述したよ
うに、予備はんだ皮膜１９がアウタリード１０の円弧表
面２０の全体にわたって均一に被着されているため、は
んだ濡れ性が良好であり、アウタリード１０の全周面を
覆うようにしてはんだ付け部３４が形成され、充分なは
んだ付け強度を確保することができる。
うに、予備はんだ皮膜１９がアウタリード１０の円弧表
面２０の全体にわたって均一に被着されているため、は
んだ濡れ性が良好であり、アウタリード１０の全周面を
覆うようにしてはんだ付け部３４が形成され、充分なは
んだ付け強度を確保することができる。
【００３７】前記実施例によれば次の効果が得られる。 アウタリードの断面形状が上に凸の切欠円形状に形
成されていることにより、アウタリードにはんだディッ
プ処理やはんだコート処理によって予備はんだ皮膜を被
着した場合に、予備はんだ皮膜は円弧表面上で略均一な
厚さに連続して被着されるため、アウタリードの上面に
おけるはんだ濡れ性が良好なものが得られる。そして、
予備はんだ皮膜は平坦面上で中央部が最も厚く端部に行
くに従い薄くなり、平坦面と円弧表面とが交わる角部で
最も薄くなるが、この部分は実装基板のランドに塗布さ
れているはんだペーストに接触する部分であるので、は
んだ濡れ性が多少悪くても問題はない。
成されていることにより、アウタリードにはんだディッ
プ処理やはんだコート処理によって予備はんだ皮膜を被
着した場合に、予備はんだ皮膜は円弧表面上で略均一な
厚さに連続して被着されるため、アウタリードの上面に
おけるはんだ濡れ性が良好なものが得られる。そして、
予備はんだ皮膜は平坦面上で中央部が最も厚く端部に行
くに従い薄くなり、平坦面と円弧表面とが交わる角部で
最も薄くなるが、この部分は実装基板のランドに塗布さ
れているはんだペーストに接触する部分であるので、は
んだ濡れ性が多少悪くても問題はない。
【００３８】 上記により、アウタリードの実装基
板へのリフローはんだ付け処理時に、ランドに塗布され
ているはんだペーストが加熱溶融してなる液状のはんだ
は、予備はんだ皮膜が連続して略均一に形成されはんだ
濡れ性が良好である円弧表面を覆うように流れて行き、
アウタリードの全周面を覆うようにしてはんだ付け強度
の優れたはんだ付け部が形成される。
板へのリフローはんだ付け処理時に、ランドに塗布され
ているはんだペーストが加熱溶融してなる液状のはんだ
は、予備はんだ皮膜が連続して略均一に形成されはんだ
濡れ性が良好である円弧表面を覆うように流れて行き、
アウタリードの全周面を覆うようにしてはんだ付け強度
の優れたはんだ付け部が形成される。
【００３９】 上記、により、半導体装置の実装
基板へのはんだ付け実装作業を良好に行うことができ、
実装不良を低減させることができる。
基板へのはんだ付け実装作業を良好に行うことができ、
実装不良を低減させることができる。
【００４０】 上記、により、リフローはんだ付
け処理時間も短縮されるため、リフローはんだ付け処理
時の加熱による樹脂封止パッケージ本体のクラックの発
生を防止することができる。
け処理時間も短縮されるため、リフローはんだ付け処理
時の加熱による樹脂封止パッケージ本体のクラックの発
生を防止することができる。
【００４１】 上記、、により、実装不良にな
った半導体装置の実装工程での再リフローはんだ付け処
理が低減するため、コストが低減できる。また、再リフ
ローはんだ付け処理時の加熱による樹脂封止パッケージ
本体のクラックの発生を防止することができる。
った半導体装置の実装工程での再リフローはんだ付け処
理が低減するため、コストが低減できる。また、再リフ
ローはんだ付け処理時の加熱による樹脂封止パッケージ
本体のクラックの発生を防止することができる。
【００４２】 上記、で述べたように、予備はん
だ処理をはんだディップ処理やはんだコート処理で行え
るため、作業が容易で、コストも低減でき、また、半導
体装置の製造工程中に組み込むことが可能になる。
だ処理をはんだディップ処理やはんだコート処理で行え
るため、作業が容易で、コストも低減でき、また、半導
体装置の製造工程中に組み込むことが可能になる。
【００４３】図９は本発明の実施例２であるＴＳＯＰ・
ＩＣにおけるアウタリードの縦断面図で、（ａ）は予備
はんだ処理前、（ｂ）は予備はんだ処理後を示す。
ＩＣにおけるアウタリードの縦断面図で、（ａ）は予備
はんだ処理前、（ｂ）は予備はんだ処理後を示す。
【００４４】本実施例２が前記実施例１と異なる点は、
アウタリード１０Ａの断面形状が円形形状に形成されて
いる点にある。
アウタリード１０Ａの断面形状が円形形状に形成されて
いる点にある。
【００４５】本実施例２によれば、アウタリード１０Ａ
の表面にはんだディップ処理やはんだコート処理によっ
て予備はんだ処理を行った場合に、アウタリード１０Ａ
の全周面に均一に予備はんだ皮膜１９Ａが被着され、は
んだ濡れ性が良好なものが得られる。したがって、前記
実施例１と同様の作用および効果が得られる。
の表面にはんだディップ処理やはんだコート処理によっ
て予備はんだ処理を行った場合に、アウタリード１０Ａ
の全周面に均一に予備はんだ皮膜１９Ａが被着され、は
んだ濡れ性が良好なものが得られる。したがって、前記
実施例１と同様の作用および効果が得られる。
【００４６】図１０は本発明の実施例３であるＴＳＯＰ
・ＩＣにおけるアウタリードの縦断面図で、（ａ）は予
備はんだ処理前、（ｂ）は予備はんだ処理後を示す。
・ＩＣにおけるアウタリードの縦断面図で、（ａ）は予
備はんだ処理前、（ｂ）は予備はんだ処理後を示す。
【００４７】本実施例３が前記実施例１と異なる点は、
アウタリード１０Ｂの断面形状が楕円形状に形成されて
いる点にある。
アウタリード１０Ｂの断面形状が楕円形状に形成されて
いる点にある。
【００４８】本実施例３によれば、アウタリード１０Ｂ
の全周面に均一に予備はんだ皮膜１９Ｂを被着でき、前
記実施例２と同様に、前記実施例１と同様の作用および
効果が得られる。
の全周面に均一に予備はんだ皮膜１９Ｂを被着でき、前
記実施例２と同様に、前記実施例１と同様の作用および
効果が得られる。
【００４９】図１１は本発明の実施例４であるＴＳＯＰ
・ＩＣにおけるアウタリードの縦断面図で、（ａ）は予
備はんだ処理前、（ｂ）は予備はんだ処理後を示す。
・ＩＣにおけるアウタリードの縦断面図で、（ａ）は予
備はんだ処理前、（ｂ）は予備はんだ処理後を示す。
【００５０】本実施例４が前記実施例１と異なる点は、
アウタリード１０Ｃの断面形状が八角形形状に形成され
ている点にある。
アウタリード１０Ｃの断面形状が八角形形状に形成され
ている点にある。
【００５１】本実施例４によれば、アウタリード１０Ｃ
の表面にはんだディップ処理やはんだコート処理によっ
て予備はんだ処理を行った場合に、アウタリード１０Ｃ
のコーナー部での予備はんだ皮膜は表面張力によって薄
くなる。しかしながら、コーナー部は鈍角であるため、
角が略９０度である矩形断面に比較して、コーナー部に
おける予備はんだ皮膜１９Ｃの厚さは厚くなり、かつ、
隣接する平坦面に被着されている予備はんだ皮膜１９Ｃ
の間隔も近いために、はんだ濡れ性は従来の矩形断面の
ものよりも改善される。したがって、前記実施例１に比
較して多少劣るが、同様の作用および効果が得られる。
の表面にはんだディップ処理やはんだコート処理によっ
て予備はんだ処理を行った場合に、アウタリード１０Ｃ
のコーナー部での予備はんだ皮膜は表面張力によって薄
くなる。しかしながら、コーナー部は鈍角であるため、
角が略９０度である矩形断面に比較して、コーナー部に
おける予備はんだ皮膜１９Ｃの厚さは厚くなり、かつ、
隣接する平坦面に被着されている予備はんだ皮膜１９Ｃ
の間隔も近いために、はんだ濡れ性は従来の矩形断面の
ものよりも改善される。したがって、前記実施例１に比
較して多少劣るが、同様の作用および効果が得られる。
【００５２】図１２は本発明の実施例５であるＴＳＯＰ
・ＩＣにおけるアウタリードの縦断面図で、（ａ）は予
備はんだ処理前、（ｂ）は予備はんだ処理後を示す。
・ＩＣにおけるアウタリードの縦断面図で、（ａ）は予
備はんだ処理前、（ｂ）は予備はんだ処理後を示す。
【００５３】本実施例５が前記実施例１と異なる点は、
矩形断面のアウタリードが円弧状に曲げ加工されて、ア
ウタリード１０ｄの断面形状が上に凸の円弧形状に形成
されている点にある。
矩形断面のアウタリードが円弧状に曲げ加工されて、ア
ウタリード１０ｄの断面形状が上に凸の円弧形状に形成
されている点にある。
【００５４】本実施例５によれば、アウタリード１０ｄ
の表面にはんだディップ処理やはんだコート処理によっ
て予備はんだ処理を行った場合に、アウタリード１０ｄ
の円弧表面２０ｄは比較的均一厚さの予備はんだ皮膜１
９ｄが被着されるため、はんだ濡れ性が良好となり、前
記実施例１と同様の作用および効果が得られる。なお、
コーナー部では表面張力によって予備はんだ皮膜が薄く
なるが、この部分は実装基板のランドに塗布されている
はんだペースト内に実装時配置されることによって、は
んだ付け性に問題は生じない。
の表面にはんだディップ処理やはんだコート処理によっ
て予備はんだ処理を行った場合に、アウタリード１０ｄ
の円弧表面２０ｄは比較的均一厚さの予備はんだ皮膜１
９ｄが被着されるため、はんだ濡れ性が良好となり、前
記実施例１と同様の作用および効果が得られる。なお、
コーナー部では表面張力によって予備はんだ皮膜が薄く
なるが、この部分は実装基板のランドに塗布されている
はんだペースト内に実装時配置されることによって、は
んだ付け性に問題は生じない。
【００５５】本実施例５のアウタリード１０ｄに予備は
んだ皮膜１９ｄを被着する工程は、矩形断面のアウタリ
ードを円弧状に成形加工する工程の前あるいは後のいず
れでもよい。
んだ皮膜１９ｄを被着する工程は、矩形断面のアウタリ
ードを円弧状に成形加工する工程の前あるいは後のいず
れでもよい。
【００５６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００５７】例えば、上記実施例においては、アウタリ
ードの全体にわたって上部の表面を円弧形状、コーナー
部が鈍角である角形状に形成したが、アウタリードの少
なくともはんだ付け実装部の上部の表面を円弧形状コー
ナー部が鈍角である角形状に形成すればよい。
ードの全体にわたって上部の表面を円弧形状、コーナー
部が鈍角である角形状に形成したが、アウタリードの少
なくともはんだ付け実装部の上部の表面を円弧形状コー
ナー部が鈍角である角形状に形成すればよい。
【００５８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガル・
ウィング形状のアウタリードを備えているＩＣの実装技
術につき説明したが、それに限定されるものではなく、
Ｉリーディッド形状（バッドリード形状）やＪリーディ
ッド形状のアウタリードを備えているＩＣ等の実装技術
についても適用することができるし、アウタリードが２
方向に突設されている表面実装形パッケージを備えてい
るＩＣに限らず、アウタリードが４方向に突設されてい
るクワッド・フラット・パッケージを備えているＩＣの
実装技術についても適用することができる。また、本発
明は表面実装形樹脂封止パッケージ本体の半導体装置の
他、表面実装形気密封止パッケージの半導体装置にも適
用することができる。
なされた発明をその背景となった利用分野であるガル・
ウィング形状のアウタリードを備えているＩＣの実装技
術につき説明したが、それに限定されるものではなく、
Ｉリーディッド形状（バッドリード形状）やＪリーディ
ッド形状のアウタリードを備えているＩＣ等の実装技術
についても適用することができるし、アウタリードが２
方向に突設されている表面実装形パッケージを備えてい
るＩＣに限らず、アウタリードが４方向に突設されてい
るクワッド・フラット・パッケージを備えているＩＣの
実装技術についても適用することができる。また、本発
明は表面実装形樹脂封止パッケージ本体の半導体装置の
他、表面実装形気密封止パッケージの半導体装置にも適
用することができる。
【００５９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００６０】表面実装形パッケージの各アウタリードに
おける少なくともはんだ付け実装部の上部の表面が円弧
形状あるいはコーナー部が鈍角である角形状に形成され
ていることにより、はんだディップ処理やはんだコート
処理によって、アウタリードの表面に予備はんだ皮膜が
被着されはんだ濡れ性が良好である表面を得ることがで
きる。その結果、半導体装置の実装基板への実装時には
んだ付け不良やはんだ付け強度不足の発生を防止するこ
とができる。
おける少なくともはんだ付け実装部の上部の表面が円弧
形状あるいはコーナー部が鈍角である角形状に形成され
ていることにより、はんだディップ処理やはんだコート
処理によって、アウタリードの表面に予備はんだ皮膜が
被着されはんだ濡れ性が良好である表面を得ることがで
きる。その結果、半導体装置の実装基板への実装時には
んだ付け不良やはんだ付け強度不足の発生を防止するこ
とができる。
【図１】本発明の一実施例であるＴＳＯＰ・ＩＣのリフ
ローはんだ付け処理時を示す拡大部分斜視図である。
ローはんだ付け処理時を示す拡大部分斜視図である。
【図２】本発明の一実施例であるＴＳＯＰ・ＩＣの樹脂
封止後のリードフレーム状態を示す一部切断平面図であ
る。
封止後のリードフレーム状態を示す一部切断平面図であ
る。
【図３】その切断工程後を示す一部切断平面図である。
【図４】アウタリードの断面を成形する成形装置の要部
を示す縦断面図で、（ａ）は成形前、（ｂ）は成形後を
示す。
を示す縦断面図で、（ａ）は成形前、（ｂ）は成形後を
示す。
【図５】その予備はんだ処理後を示す一部切断平面図で
ある。
ある。
【図６】本発明の一実施例であるＴＳＯＰ・ＩＣを示す
一部切断正面図である。
一部切断正面図である。
【図７】図６におけるアウタリードの縦断面図である。
【図８】図６のＴＳＯＰ・ＩＣの実装後を示す一部切断
正面図である。
正面図である。
【図９】本発明の実施例２であるＴＳＯＰ・ＩＣにおけ
るアウタリードの縦断面図で、（ａ）は予備はんだ処理
前、（ｂ）は予備はんだ処理後を示す。
るアウタリードの縦断面図で、（ａ）は予備はんだ処理
前、（ｂ）は予備はんだ処理後を示す。
【図１０】本発明の実施例３であるＴＳＯＰ・ＩＣにお
けるアウタリードの縦断面図で、（ａ）は予備はんだ処
理前、（ｂ）は予備はんだ処理後を示す。
けるアウタリードの縦断面図で、（ａ）は予備はんだ処
理前、（ｂ）は予備はんだ処理後を示す。
【図１１】本発明の実施例４であるＴＳＯＰ・ＩＣにお
けるアウタリードの縦断面図で、（ａ）は予備はんだ処
理前、（ｂ）は予備はんだ処理後を示す。
けるアウタリードの縦断面図で、（ａ）は予備はんだ処
理前、（ｂ）は予備はんだ処理後を示す。
【図１２】本発明の実施例５であるＴＳＯＰ・ＩＣにお
けるアウタリードの縦断面図で、（ａ）は予備はんだ処
理前、（ｂ）は予備はんだ処理後を示す。
けるアウタリードの縦断面図で、（ａ）は予備はんだ処
理前、（ｂ）は予備はんだ処理後を示す。
【図１３】従来のＴＳＯＰ・ＩＣにおけるアウタリード
の縦断面図で、（ａ）は予備はんだ処理前、（ｂ）は予
備はんだ処理後を示す。
の縦断面図で、（ａ）は予備はんだ処理前、（ｂ）は予
備はんだ処理後を示す。
１…多連リードフレーム、２…単位リードフレーム、３
…外枠、３ａ…位置決め孔、４…セクション枠、５…タ
ブ吊りリード、６…タブ、７…ダム部材、８…リード、
９…インナリード、１０…アウタリード、１０ａ…実装
部、１１…ボンディング層、１２…ペレット、１３…ワ
イヤ、１４…樹脂封止パッケージ本体、１６…上型、１
７…下型、１８…凹面、１９…予備はんだ皮膜、２０…
円弧表面、２１…平坦面、２２…ＴＳＯＰ・ＩＣ（半導
体装置）、３０…プリント配線基板（実装基板）、３１
…基板本体、３２…ランド、３３…はんだペースト、３
４…はんだ付け部。
…外枠、３ａ…位置決め孔、４…セクション枠、５…タ
ブ吊りリード、６…タブ、７…ダム部材、８…リード、
９…インナリード、１０…アウタリード、１０ａ…実装
部、１１…ボンディング層、１２…ペレット、１３…ワ
イヤ、１４…樹脂封止パッケージ本体、１６…上型、１
７…下型、１８…凹面、１９…予備はんだ皮膜、２０…
円弧表面、２１…平坦面、２２…ＴＳＯＰ・ＩＣ（半導
体装置）、３０…プリント配線基板（実装基板）、３１
…基板本体、３２…ランド、３３…はんだペースト、３
４…はんだ付け部。
Claims (4)
- 【請求項１】 表面実装形パッケージを備えている半導
体装置において、 前記表面実装形パッケージの各アウタリードにおける少
なくともはんだ付け実装部の上部の表面が、円弧形状あ
るいはコーナー部が鈍角である角形状に形成されている
ことを特徴とする半導体装置。 - 【請求項２】 前記各アウタリードにおける少なくとも
はんだ付け実装部が、円形、楕円形、五角形以上の多角
形、あるいは円形や楕円形の一部が切り欠かれている形
状の断面に実質的に形成されていることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 前記各アウタリードにおける少なくとも
はんだ付け実装部が、上に凸の円弧形の断面に実質的に
形成されていることを特徴とする請求項１記載の半導体
装置。 - 【請求項４】 表面実装形パッケージを備えている請求
項１記載の半導体装置を実装基板に実装する半導体装置
の実装方法において、 前記半導体装置の各アウタリードの少なくともはんだ付
け実装部にはんだディップ処理またははんだコート処理
によって予備はんだ皮膜を被着しておき、この半導体装
置を、実装基板に形成されはんだペーストが塗布されて
いるランド部にアウタリード群をそれぞれ当接させてセ
ットした後、リフローはんだ付け処理により各アウタリ
ードを各ランドにそれぞれはんだ付けすることを特徴と
する半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17475993A JPH0714970A (ja) | 1993-06-22 | 1993-06-22 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17475993A JPH0714970A (ja) | 1993-06-22 | 1993-06-22 | 半導体装置およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714970A true JPH0714970A (ja) | 1995-01-17 |
Family
ID=15984183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17475993A Pending JPH0714970A (ja) | 1993-06-22 | 1993-06-22 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221043A (ja) * | 2006-02-20 | 2007-08-30 | Nihon Almit Co Ltd | 電子部品 |
-
1993
- 1993-06-22 JP JP17475993A patent/JPH0714970A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221043A (ja) * | 2006-02-20 | 2007-08-30 | Nihon Almit Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331453B1 (en) | Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities | |
| JP3685793B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| CN101834166A (zh) | 具有支架触点以及管芯附垫的无引脚集成电路封装 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| KR20070096013A (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
| KR20000048011A (ko) | 반도체 장치 | |
| US10707154B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지 | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| JP4547252B2 (ja) | 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法 | |
| JP7173487B2 (ja) | 半導体装置 | |
| US5347709A (en) | Method of making lead frame | |
| JP2000114295A (ja) | 半導体装置の製造方法 | |
| JPH0714970A (ja) | 半導体装置およびその実装方法 | |
| KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
| TWI842580B (zh) | 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法 | |
| JPH08316394A (ja) | 半導体装置 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH04103154A (ja) | 半導体装置及びその製造方法及びその実装方法 |