JPH0321096B2 - - Google Patents
Info
- Publication number
- JPH0321096B2 JPH0321096B2 JP61303707A JP30370786A JPH0321096B2 JP H0321096 B2 JPH0321096 B2 JP H0321096B2 JP 61303707 A JP61303707 A JP 61303707A JP 30370786 A JP30370786 A JP 30370786A JP H0321096 B2 JPH0321096 B2 JP H0321096B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead
- tip
- mounting board
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000005219 brazing Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置実装構造に関する。
半導体装置を実装基板に実装する場合、近年で
は実装基板に形成した回路上にリードを接触させ
てこれを半田等によりろう付けする所謂片面搭載
による取付が行なわれている。これは、主にフラ
ツトパツケージ型の半導体装置に施されることが
多く、従来のデイアルインライン型の半導体のよ
うにリードを基板に貫通させてリード周囲をろう
付ける構造と比較して、実装スペース（厚さ寸
法）が低減でき、高密度の実装を可能にするとい
う利点がある。
は実装基板に形成した回路上にリードを接触させ
てこれを半田等によりろう付けする所謂片面搭載
による取付が行なわれている。これは、主にフラ
ツトパツケージ型の半導体装置に施されることが
多く、従来のデイアルインライン型の半導体のよ
うにリードを基板に貫通させてリード周囲をろう
付ける構造と比較して、実装スペース（厚さ寸
法）が低減でき、高密度の実装を可能にするとい
う利点がある。
このような片面搭載を行なうため、従来では第
１図に示すように、パツケージ１から突出された
リード２の先端２ａを実装基板３面と平行になる
ように略90゜折曲し、この先端部２ａを基板表面
に形成した回路上に乗せて、両者を半田４付けし
ている。この場合、通常では回路には半田印刷を
施しており、この半田を溶融させると同時にリー
ド先端部２ａを回路の半田４上に押圧することに
よつて半田付が行なわれるようになつている。
１図に示すように、パツケージ１から突出された
リード２の先端２ａを実装基板３面と平行になる
ように略90゜折曲し、この先端部２ａを基板表面
に形成した回路上に乗せて、両者を半田４付けし
ている。この場合、通常では回路には半田印刷を
施しており、この半田を溶融させると同時にリー
ド先端部２ａを回路の半田４上に押圧することに
よつて半田付が行なわれるようになつている。
上に述べたこのリード先端部２ａの構造では、
先端部と回路との接触面積は大きくとれるもの
の、この接触面積の大きいことがかえつて逆に作
用して先端部２ａ上側面への半田の回り込みが抑
制され、接着性に充分満足できるものが得られな
いという問題が生じている。即ち、先端部２ａの
接触面積が大きいため、先端部２ａを溶融半田上
に押圧すると、半田は左右方向へ押しやられ同時
に半田には表面張力が作用して球面状になろうと
するため、押しやられた半田が先端部２ａの上面
にまで回り込んで接着することが困難になるため
である。
先端部と回路との接触面積は大きくとれるもの
の、この接触面積の大きいことがかえつて逆に作
用して先端部２ａ上側面への半田の回り込みが抑
制され、接着性に充分満足できるものが得られな
いという問題が生じている。即ち、先端部２ａの
接触面積が大きいため、先端部２ａを溶融半田上
に押圧すると、半田は左右方向へ押しやられ同時
に半田には表面張力が作用して球面状になろうと
するため、押しやられた半田が先端部２ａの上面
にまで回り込んで接着することが困難になるため
である。
また、このように接触面積が大きいと、先端部
２ａと回路の半田４との接着面における半田の濡
れ性を外観から確認或いは検査することが難かし
いという問題もある。
２ａと回路の半田４との接着面における半田の濡
れ性を外観から確認或いは検査することが難かし
いという問題もある。
なお、リード先端面でろう付けする方法が特開
昭52−72166号公報によつて知られている。しか
しながら、後述するようにリード側面と半田との
接触性が不充分である。
昭52−72166号公報によつて知られている。しか
しながら、後述するようにリード側面と半田との
接触性が不充分である。
本発明の目的は半田等のろう材との濡れ性が良
好で実装基板との接着性がよく、かつ半導体装置
の実装密度の向上を図つた実装構造を提供するこ
とにある。
好で実装基板との接着性がよく、かつ半導体装置
の実装密度の向上を図つた実装構造を提供するこ
とにある。
このような目的を達成するために本発明は、半
導体装置のリードを実装基板面に当接してろう付
けするようにした半導体装置の実装構造におい
て、リード先端の両側には傾斜面をもち、そのリ
ードの先端面および両側の傾斜部に対してろう付
けがされてなることを特徴とするものである。
導体装置のリードを実装基板面に当接してろう付
けするようにした半導体装置の実装構造におい
て、リード先端の両側には傾斜面をもち、そのリ
ードの先端面および両側の傾斜部に対してろう付
けがされてなることを特徴とするものである。
本発明によれば、ろう材がリードの先端面およ
び傾斜面に充分濡れるためにリード実装基板との
接着性が良好となる。
び傾斜面に充分濡れるためにリード実装基板との
接着性が良好となる。
第２図は本発明のリード構造を有するフラツト
パツケージ型半導体装置の要部斜視図であり、図
において、１１は半導体ペレツトやこの半導体と
リードとを接続するワイヤ等をレジンモールド等
にて封止したパツケージ、１２はこのパツケージ
１１内にインナーリードをモールドさせ、パツケ
ージ１１の四周側からアウターリード１３を突出
させた複数本のリードである。このリード１２は
パツケージ１１からは横方向に向つて突出されて
いるがすぐ下方に向つて略直角に折曲しており、
更に、このリード１２の先端面１４は実装基板１
５の実装面に形成した半田印刷回路１６の上面に
略垂直方向に当接するようになつている。前記リ
ード１２の先端部１４の形状は、第３図に合わせ
て示すように、先端面の中央部１７を幾分残して
その両側を削成し、先端面或いは両側面に対して
所定の角度θ0をもつた傾斜面１８として構成して
いる。そして、これら先端面中央部１７と傾斜面
１８には半田めつき等を行なつて表面に半田塗膜
を形成しているのである。
パツケージ型半導体装置の要部斜視図であり、図
において、１１は半導体ペレツトやこの半導体と
リードとを接続するワイヤ等をレジンモールド等
にて封止したパツケージ、１２はこのパツケージ
１１内にインナーリードをモールドさせ、パツケ
ージ１１の四周側からアウターリード１３を突出
させた複数本のリードである。このリード１２は
パツケージ１１からは横方向に向つて突出されて
いるがすぐ下方に向つて略直角に折曲しており、
更に、このリード１２の先端面１４は実装基板１
５の実装面に形成した半田印刷回路１６の上面に
略垂直方向に当接するようになつている。前記リ
ード１２の先端部１４の形状は、第３図に合わせ
て示すように、先端面の中央部１７を幾分残して
その両側を削成し、先端面或いは両側面に対して
所定の角度θ0をもつた傾斜面１８として構成して
いる。そして、これら先端面中央部１７と傾斜面
１８には半田めつき等を行なつて表面に半田塗膜
を形成しているのである。
以上の構成によれば、半導体装置の実装に際し
ては、第４図に示すように、加熱されて溶融状態
にある半田印刷回路１６上に略垂直方向にリード
１２先端を当接し、更にこれを仮想線のように押
込んでゆくと、それだけで印刷回路の半田１６は
リード１２の先端面中央部１７はもとより傾斜面
１８とも良好に濡れた状態となり、同図のように
両側の半田が盛り上るようにしてリード先端をろ
う付けするのである。したがつて、実装板１５へ
のリード１２のろう付けを強固に行ない得ると共
に、リード先端部は実装板に対して略垂直方向に
接続されているので接続状態の外観判断を比較的
容易に行なうことができる。
ては、第４図に示すように、加熱されて溶融状態
にある半田印刷回路１６上に略垂直方向にリード
１２先端を当接し、更にこれを仮想線のように押
込んでゆくと、それだけで印刷回路の半田１６は
リード１２の先端面中央部１７はもとより傾斜面
１８とも良好に濡れた状態となり、同図のように
両側の半田が盛り上るようにしてリード先端をろ
う付けするのである。したがつて、実装板１５へ
のリード１２のろう付けを強固に行ない得ると共
に、リード先端部は実装板に対して略垂直方向に
接続されているので接続状態の外観判断を比較的
容易に行なうことができる。
更に、リード先端面中央部１７と傾斜面１８に
は予め半田めつき等によつて半田塗膜を形成して
いるため、回路印刷の半田との濡れ性は更に向上
する。尚、リードの前後面１９，２０（第２図参
照）の先端部にも半田塗膜を形成しておけば、前
後面における濡れ性の向上にも有効である。
は予め半田めつき等によつて半田塗膜を形成して
いるため、回路印刷の半田との濡れ性は更に向上
する。尚、リードの前後面１９，２０（第２図参
照）の先端部にも半田塗膜を形成しておけば、前
後面における濡れ性の向上にも有効である。
ここで、前記リード１２の半田との濡れ性を考
察する。一般に半田は溶融状態で表面張力が大き
く、実装板上で球面状態になろうとする。この性
質はリード先端部が半田上に当接されかつ押込ま
れたときには表われ、押込まれたリードの両側に
押分けられた半田も夫々表面張力により球面状態
になろうとする。このとき、第５図Ａ，Ｂに比較
図示するように、側面１８′が垂直のＡの状態
（前述の特開昭52−72166号公報に開示）では側面
と半田１６′との接触性はあまり良好ではないが、
Ｂのように側面１８が傾斜していると側面は半田
１６の球面に近接して接触性は良好になる。した
がつて、前記実施例における傾斜面１８の傾斜角
θ0は半田の接触角θ1に近似する値が好ましい。
察する。一般に半田は溶融状態で表面張力が大き
く、実装板上で球面状態になろうとする。この性
質はリード先端部が半田上に当接されかつ押込ま
れたときには表われ、押込まれたリードの両側に
押分けられた半田も夫々表面張力により球面状態
になろうとする。このとき、第５図Ａ，Ｂに比較
図示するように、側面１８′が垂直のＡの状態
（前述の特開昭52−72166号公報に開示）では側面
と半田１６′との接触性はあまり良好ではないが、
Ｂのように側面１８が傾斜していると側面は半田
１６の球面に近接して接触性は良好になる。した
がつて、前記実施例における傾斜面１８の傾斜角
θ0は半田の接触角θ1に近似する値が好ましい。
また、リード先端部１４を半田に押込んでゆく
ときに、リード面と半田とを衝突させる方が接着
性は良好になることから、傾斜面１８を形成して
リードと半田との衝突面積を増大することも半田
との濡れを良好にする理由となつている。したが
つて、先端面中央部１７の面積と傾斜面１８の面
積（但し、半田の厚さを考慮した実質的な傾斜面
積）の和が最大となるようにこれらを定めればよ
く、実際上はリード全巾寸法に対する中央部の巾
寸法を約1/3若しくはこれよりも若干大きくすれ
ばよい。
ときに、リード面と半田とを衝突させる方が接着
性は良好になることから、傾斜面１８を形成して
リードと半田との衝突面積を増大することも半田
との濡れを良好にする理由となつている。したが
つて、先端面中央部１７の面積と傾斜面１８の面
積（但し、半田の厚さを考慮した実質的な傾斜面
積）の和が最大となるようにこれらを定めればよ
く、実際上はリード全巾寸法に対する中央部の巾
寸法を約1/3若しくはこれよりも若干大きくすれ
ばよい。
尚、第６図に示すように、傾斜面を規定する傾
斜角θxを順次変化させて、傾斜面を凹曲面１８Ａ
として形成してもよい。このようにすれば、凹曲
面１８Ａは半田の球面に沿うようになり、接着性
を一段と向上することができる。
斜角θxを順次変化させて、傾斜面を凹曲面１８Ａ
として形成してもよい。このようにすれば、凹曲
面１８Ａは半田の球面に沿うようになり、接着性
を一段と向上することができる。
以上の説明のように本発明のリード構造は、リ
ード先端部の両側に先端面に対して傾斜した傾斜
面を形成し、かつろう材の塗膜を形成しているの
で、構造が極めて簡単でありながらろう材との濡
れ性が向上して良好な接続構造を得ることができ
ると共に、接続状態の外観検査を容易に行なうこ
とができる等の効果を奏する。
ード先端部の両側に先端面に対して傾斜した傾斜
面を形成し、かつろう材の塗膜を形成しているの
で、構造が極めて簡単でありながらろう材との濡
れ性が向上して良好な接続構造を得ることができ
ると共に、接続状態の外観検査を容易に行なうこ
とができる等の効果を奏する。
そしてさらに、本発明によれば、リード先端を
実装基板面に当てるようにして半田付け実装を行
つているために、実装基板の配線パターンを微細
化することができる。このために、実装基板への
半導体装置の実装密度を向上させることが可能と
なる。
実装基板面に当てるようにして半田付け実装を行
つているために、実装基板の配線パターンを微細
化することができる。このために、実装基板への
半導体装置の実装密度を向上させることが可能と
なる。
第１図は従来のリード構造の側面図、第２図は
本発明のリード構造を示す半導体装置の要部斜視
図、第３図はリード先端部の拡大正面図、第４図
はろう付状態を示す正面図、第５図Ａ，Ｂは濡れ
性を比較した模式的正面図、第６図は他ま実施例
のリード先端部の拡大正面図である。 １１……半導体パツケージ、１２……リード、
１４……先端部、１５……実装基板、１６……回
路印刷半田、１７……先端面中央部、１８……傾
斜面、１８Ａ……凹曲面、θ0，Qx……傾斜角、θ1
……接触角。
本発明のリード構造を示す半導体装置の要部斜視
図、第３図はリード先端部の拡大正面図、第４図
はろう付状態を示す正面図、第５図Ａ，Ｂは濡れ
性を比較した模式的正面図、第６図は他ま実施例
のリード先端部の拡大正面図である。 １１……半導体パツケージ、１２……リード、
１４……先端部、１５……実装基板、１６……回
路印刷半田、１７……先端面中央部、１８……傾
斜面、１８Ａ……凹曲面、θ0，Qx……傾斜角、θ1
……接触角。
Claims (1)
- １ 半導体装置のリードを実装基板面に当接して
ろう付けするようにした半導体装置の実装構造で
あつて、この実装基板面における前記半導体装置
のリードが当接する部分には半田印刷がされ、前
記リード先端は傾斜面をもち、そのリードの傾斜
面に対して前記実装基板面の印刷半田が半田付け
されてなることを特徴とする半導体装置の実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30370786A JPS62169354A (ja) | 1986-12-22 | 1986-12-22 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30370786A JPS62169354A (ja) | 1986-12-22 | 1986-12-22 | 半導体装置の実装構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP133480A Division JPS5698853A (en) | 1980-01-11 | 1980-01-11 | Structure of lead in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169354A JPS62169354A (ja) | 1987-07-25 |
| JPH0321096B2 true JPH0321096B2 (ja) | 1991-03-20 |
Family
ID=17924283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30370786A Granted JPS62169354A (ja) | 1986-12-22 | 1986-12-22 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169354A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5015585B2 (ja) * | 2006-12-29 | 2012-08-29 | 日本圧着端子製造株式会社 | 実装部材及びその製造方法 |
| JP5712090B2 (ja) * | 2011-08-31 | 2015-05-07 | 富士フイルム株式会社 | 電子機器の製造方法 |
| NL2022759B1 (en) * | 2019-03-18 | 2020-09-25 | Ampleon Netherlands Bv | Electronic package, electronic device, and lead frame |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698853A (en) * | 1980-01-11 | 1981-08-08 | Hitachi Ltd | Structure of lead in semiconductor device |
| JPS6342416A (ja) * | 1986-08-08 | 1988-02-23 | Hitoshi Ito | 調髪角度計測器 |
-
1986
- 1986-12-22 JP JP30370786A patent/JPS62169354A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698853A (en) * | 1980-01-11 | 1981-08-08 | Hitachi Ltd | Structure of lead in semiconductor device |
| JPS6342416A (ja) * | 1986-08-08 | 1988-02-23 | Hitoshi Ito | 調髪角度計測器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169354A (ja) | 1987-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889326A (en) | Structure for bonding semiconductor device to substrate | |
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| KR100282003B1 (ko) | 칩 스케일 패키지 | |
| JPS6342416B2 (ja) | ||
| JPH0321096B2 (ja) | ||
| JPH0626280U (ja) | 半導体装置のリード構造 | |
| JPH07154048A (ja) | 電子部品の外部リード | |
| JPH05315517A (ja) | 半導体装置 | |
| JP2583353B2 (ja) | 半導体装置用リードフレーム | |
| JP2774566B2 (ja) | 半導体装置のリードフレーム | |
| JPH0625017Y2 (ja) | Ｌｓｉパッケ−ジのリ−ド構造 | |
| JPS62262447A (ja) | 半導体パツケ−ジとその実装方法 | |
| JP2991174B2 (ja) | 半導体装置用リードフレームおよびその半導体装置の製造方法 | |
| JPH03185754A (ja) | 半導体装置 | |
| JP2595881B2 (ja) | 表面実装型集積回路パッケージのリード端子の固着方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JPH06334090A (ja) | 樹脂封止型半導体装置のリード構造およびその製造方法 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JPH0442934Y2 (ja) | ||
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JPS6223136A (ja) | 半導体装置 | |
| JP2858318B2 (ja) | 電子部品装着方法 | |
| JP2000315852A (ja) | 回路基板 | |
| JPH06209065A (ja) | 電子部品搭載装置 | |
| JPH05335437A (ja) | 半導体装置 |