JPS62262447A - 半導体パツケ−ジとその実装方法 - Google Patents
半導体パツケ−ジとその実装方法Info
- Publication number
- JPS62262447A JPS62262447A JP10498486A JP10498486A JPS62262447A JP S62262447 A JPS62262447 A JP S62262447A JP 10498486 A JP10498486 A JP 10498486A JP 10498486 A JP10498486 A JP 10498486A JP S62262447 A JPS62262447 A JP S62262447A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- leads
- main body
- mounting
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体パッケージおよびその実装方法に関し
、特に面実装する場合の半導体パッケージおよ、びその
実装方法に関するものである。
、特に面実装する場合の半導体パッケージおよ、びその
実装方法に関するものである。
(従来の技術)
従来の面実装用半導体パッケージのリード形状と実装方
法について、第3図(a)ないし第3図(d)により説
明する。
法について、第3図(a)ないし第3図(d)により説
明する。
第3図(a)、(b)および(c)はそれぞれ、フラッ
トパッケージに代表されるガルウィング(Gull−V
ing)形リード付き半導体パッケージ、バット(Bu
tt)形リード付き半導体パッケージおよびPLCC(
Plastic Leaded Chip Carri
er)に代表されるJ形リード付き半導体パッケージの
実装後の断面図で、半導体パッケージ本体1の両側に設
けられたり−ド2をプリント基板3の上面に形成された
配線導体4の所定の位置に載せ半田5によって。
トパッケージに代表されるガルウィング(Gull−V
ing)形リード付き半導体パッケージ、バット(Bu
tt)形リード付き半導体パッケージおよびPLCC(
Plastic Leaded Chip Carri
er)に代表されるJ形リード付き半導体パッケージの
実装後の断面図で、半導体パッケージ本体1の両側に設
けられたり−ド2をプリント基板3の上面に形成された
配線導体4の所定の位置に載せ半田5によって。
」1記のリード2と配線導体4とを接続する。
第3図(d)はフラットリード付き半導体パッケージの
実装後の断面図で、プリント基板3の所定の位置に凹み
3aを設け、この凹み3aに半導体パッケージ本体1を
挿入した後、リード2と配線導体4とを半田5によって
接続する。
実装後の断面図で、プリント基板3の所定の位置に凹み
3aを設け、この凹み3aに半導体パッケージ本体1を
挿入した後、リード2と配線導体4とを半田5によって
接続する。
(発明が解決しようとする問題点)
しかしながら、リード2がガルウィング形、バット形肩
よびJ形の場合は、何れもプリント基板3の平面部分に
半田接続法を用いて実装するため、位置決めが難しいと
いう問題があった。この位置決めの蒐しさは、リード間
ピッチが狭くなるほど、また、リード数が多くなるほど
、リード2の変形なども加わって増大する。
よびJ形の場合は、何れもプリント基板3の平面部分に
半田接続法を用いて実装するため、位置決めが難しいと
いう問題があった。この位置決めの蒐しさは、リード間
ピッチが狭くなるほど、また、リード数が多くなるほど
、リード2の変形なども加わって増大する。
また、プリント基板3に実装された時に、半導体パッケ
ージの背が高くなり、高密度面実装を妨げるという問題
もあった。この対策として、半導体パッケージ本体1を
小形化すれば、実装密度を上げることができるが、薄形
化には信頼性確保の点からも限界があり、高密度実装化
が難しいという問題があった。
ージの背が高くなり、高密度面実装を妨げるという問題
もあった。この対策として、半導体パッケージ本体1を
小形化すれば、実装密度を上げることができるが、薄形
化には信頼性確保の点からも限界があり、高密度実装化
が難しいという問題があった。
また、半導体パッケージ本体1とプリント基板3との間
に隙間ができる場合があり、プリント基板3への放熱特
性が低下するという問題もあった。
に隙間ができる場合があり、プリント基板3への放熱特
性が低下するという問題もあった。
第3図(d)に示すフラットリードの場合には、リード
2が変形し易く、実装時にリード2と配線導体4との間
隔の調整が難しく、半田接着の強度が十分に確保できな
い場合が生ずるという問題があった。
2が変形し易く、実装時にリード2と配線導体4との間
隔の調整が難しく、半田接着の強度が十分に確保できな
い場合が生ずるという問題があった。
本発明は上記の問題点を解決するもので、実装時の位置
決めが容易で、実装後の半導体パッケージの背が低く、
高密度実装を可能にし、且つ、基板への放熱特性が改善
される半導体パッケージとその実装方法を提供するもの
である。
決めが容易で、実装後の半導体パッケージの背が低く、
高密度実装を可能にし、且つ、基板への放熱特性が改善
される半導体パッケージとその実装方法を提供するもの
である。
(問題点を解決するための手段)
上記の問題点を解決するために、本発明は、半導体パッ
ケージ本体の側面から取り出されたリードを半導体パッ
ケージ本体の表面又は底面と直角方向に曲げ、その先端
が上記の表面又は底面とほぼ同一平面になるように成形
する。これを実装するプリント基板には、所定の凹み又
は貫通孔を設け、その両端側面に配線導体を形成した後
、上記の半導体パッケージを上記の凹み又は貫通孔に挿
入し、上記のリードと配線導体とを接続するものである
。
ケージ本体の側面から取り出されたリードを半導体パッ
ケージ本体の表面又は底面と直角方向に曲げ、その先端
が上記の表面又は底面とほぼ同一平面になるように成形
する。これを実装するプリント基板には、所定の凹み又
は貫通孔を設け、その両端側面に配線導体を形成した後
、上記の半導体パッケージを上記の凹み又は貫通孔に挿
入し、上記のリードと配線導体とを接続するものである
。
(作 用)
半導体パッケージは、プリント基板に設けた凹み又は貫
通孔に挿入できるように1本体の両端面から取り出され
たリードを端面に沿うように直角に曲げ、本体の表面又
は底面と同一平面上で切断されている。プリント基板に
は、このような半導体パッケージが挿入される凹み又は
貫通孔が設けられているので、実装時に位置決めが容易
である。
通孔に挿入できるように1本体の両端面から取り出され
たリードを端面に沿うように直角に曲げ、本体の表面又
は底面と同一平面上で切断されている。プリント基板に
は、このような半導体パッケージが挿入される凹み又は
貫通孔が設けられているので、実装時に位置決めが容易
である。
また、リードが短いので、取扱い中に変形することがな
い、また、リードの先端が本体の表面又は裏面と同一平
面をなすため、半導体パッケージ本体の表面又は裏面が
、プリント基板に設けた凹みの底0面に密着するので、
放熱特性が改善される。
い、また、リードの先端が本体の表面又は裏面と同一平
面をなすため、半導体パッケージ本体の表面又は裏面が
、プリント基板に設けた凹みの底0面に密着するので、
放熱特性が改善される。
プリント基板の凹み又は貫通孔の両端側面にまで延長形
成した配線導体と、半導体パッケージのリードとの間に
設けた若干の隙間は、毛細管現象によって溶融半田を吸
着するので、充分な半田接続強度が得られる。
成した配線導体と、半導体パッケージのリードとの間に
設けた若干の隙間は、毛細管現象によって溶融半田を吸
着するので、充分な半田接続強度が得られる。
(実施例)
本発明による実施例を第1図および第2図により説明す
る。
る。
第1図は本発明による半導体パッケージとその実装方法
の第1の実施例を示す断面図で、半導体パッケージ本体
1をその高さの半分まで、プリント基板3の凹み3aに
埋め込んだ場合である。
の第1の実施例を示す断面図で、半導体パッケージ本体
1をその高さの半分まで、プリント基板3の凹み3aに
埋め込んだ場合である。
なお、第3図に示した従来例と同じ構成部品には同一記
号を用い、その説明は省略する。
号を用い、その説明は省略する。
半導体パッケージは、半導体パッケージ本体1の端面か
ら取り出されたり−ド2を端面に沿って直角に曲げ、そ
の先端が、半導体パッケージ本体1の裏面と同一平面と
なるように成形されている。
ら取り出されたり−ド2を端面に沿って直角に曲げ、そ
の先端が、半導体パッケージ本体1の裏面と同一平面と
なるように成形されている。
プリント基板3は、上記の半導体パッケージが挿入され
た時に、半導体パッケージ本体1の半分が埋まる深さと
1両端のリード2との間に若干の隙間が得られる長さと
を有する凹み3aが設けられ、その両端側面に配線導体
4aが表面の配線導体4から延長して形成されている。
た時に、半導体パッケージ本体1の半分が埋まる深さと
1両端のリード2との間に若干の隙間が得られる長さと
を有する凹み3aが設けられ、その両端側面に配線導体
4aが表面の配線導体4から延長して形成されている。
このように構成された半導体パッケージをプリント基板
3に実装するには、半導体パッケージをその裏面を下に
してプリント基板3の凹み3aに挿入した後、半田5で
接続する。
3に実装するには、半導体パッケージをその裏面を下に
してプリント基板3の凹み3aに挿入した後、半田5で
接続する。
以上の構成によって、実装時の位置決めが容易で、実装
後の半導体パッケージの背が約半分の高さとなり、且つ
、プリント基板3に半導体パッケージ本体1が密着する
ので、プリント基板3への放熱特性が改善される。
後の半導体パッケージの背が約半分の高さとなり、且つ
、プリント基板3に半導体パッケージ本体1が密着する
ので、プリント基板3への放熱特性が改善される。
第2図は本発明による半導体パッケージとその実装方法
の第2の実施例を示す断面図で、半導体パッケージ本体
1をその高さまで、プリント基板3の凹み3aに埋め込
んだ場合である。
の第2の実施例を示す断面図で、半導体パッケージ本体
1をその高さまで、プリント基板3の凹み3aに埋め込
んだ場合である。
第2の実施例では、プリント基板3に設ける凹み3aの
深さを半導体パッケージ本体1の高さとほぼ等しくし、
これに挿入する半導体パッケージの方向を第1の実施例
と逆方向にする。
深さを半導体パッケージ本体1の高さとほぼ等しくし、
これに挿入する半導体パッケージの方向を第1の実施例
と逆方向にする。
このような構成により、実装後の半導体パッケージのプ
リント基板3からの高さはゼロとなる。
リント基板3からの高さはゼロとなる。
なお、本実施例では、リード2を半導体パッケージ本体
1の裏面方向に曲げ、裏面を下にして取り付けたが1表
面方向に曲げ、逆転せずそのまま表面を上にして取り付
けても同一の実装効果が期待できる。
1の裏面方向に曲げ、裏面を下にして取り付けたが1表
面方向に曲げ、逆転せずそのまま表面を上にして取り付
けても同一の実装効果が期待できる。
また、プリント基板3に設けた凹み3aの深さが、リー
ド2の先端がプリント基板3の表面より若干高くなるよ
うに設定すると、より強固な半田接着強度が期待できる
。
ド2の先端がプリント基板3の表面より若干高くなるよ
うに設定すると、より強固な半田接着強度が期待できる
。
上記の第1および第2の実施例は共に、プリント基板3
に凹み3aを設けたものであるが、プリント基板3が薄
い場合には、凹み3aに代って貫通孔を設けても、同様
な効果が得られる。
に凹み3aを設けたものであるが、プリント基板3が薄
い場合には、凹み3aに代って貫通孔を設けても、同様
な効果が得られる。
(発明の効果)
以上説明したように、本発明によれば、プリント基板に
は凹みを設け、半導体パッケージは上記の凹みに挿入で
きるようにそのリードを短く成形しであるので、取扱い
時のリードの変形も少なく、実装時の位置決めが容易で
、実装後の半導体パッケージの高さが低くなり、高密度
実装が可能となる。また、半導体パッケージ本体がプリ
ント基板に密着するので、放熱特性が改善される。
は凹みを設け、半導体パッケージは上記の凹みに挿入で
きるようにそのリードを短く成形しであるので、取扱い
時のリードの変形も少なく、実装時の位置決めが容易で
、実装後の半導体パッケージの高さが低くなり、高密度
実装が可能となる。また、半導体パッケージ本体がプリ
ント基板に密着するので、放熱特性が改善される。
第1図および第2図は本発明による半導体パッケージと
その実装方法の第1および第2の実施例を示す断面図、
第3図(a)、(b)=(c)および(d)は従来の半
導体パッケージとその実装方法を示す断面図である。 1・・・半導体パッケージ本体、 2・・・リード、3
・・・プリント基板、 3a・・・凹み、 4゜4a・
・・配線導体、 5・・・半田。 特許出願人 松下電子工業株式会社 第1図 第2図 5−−一士田 第3図 (a) (b) 第3図 (c) (d)
その実装方法の第1および第2の実施例を示す断面図、
第3図(a)、(b)=(c)および(d)は従来の半
導体パッケージとその実装方法を示す断面図である。 1・・・半導体パッケージ本体、 2・・・リード、3
・・・プリント基板、 3a・・・凹み、 4゜4a・
・・配線導体、 5・・・半田。 特許出願人 松下電子工業株式会社 第1図 第2図 5−−一士田 第3図 (a) (b) 第3図 (c) (d)
Claims (2)
- (1)半導体パッケージ本体の側面から取り出したリー
ドを側面に沿って直着方向に曲げ、その先端が半導体パ
ッケージの表面又は裏面とほぼ同一平面上にあるように
構成したことを特徴とする半導体パッケージ。 - (2)プリント基板に所定の凹み又は貫通孔を設け、そ
の両端側面に配線導体を形成し、上記の凹み又は貫通孔
に、半導体パッケージ本体の側面から取り出したリード
を側面に沿って直角方向に曲げその先端が半導体パッケ
ージの表面又は裏面とほぼ同一平面上にあるように構成
した半導体パッケージを挿入し、そのリードと上記の配
線導体とを接続することを特徴とする半導体パッケージ
の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10498486A JPS62262447A (ja) | 1986-05-09 | 1986-05-09 | 半導体パツケ−ジとその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10498486A JPS62262447A (ja) | 1986-05-09 | 1986-05-09 | 半導体パツケ−ジとその実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62262447A true JPS62262447A (ja) | 1987-11-14 |
Family
ID=14395355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10498486A Pending JPS62262447A (ja) | 1986-05-09 | 1986-05-09 | 半導体パツケ−ジとその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62262447A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044769A1 (en) * | 1997-03-27 | 1998-10-08 | Ford Motor Company | Moulded sockets for electronic component attachment |
US7880289B2 (en) | 2006-07-11 | 2011-02-01 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same and semiconductor module and method of fabricating the same |
WO2011113772A1 (fr) * | 2010-03-16 | 2011-09-22 | Gemalto Sa | Module electronique a contacts lateraux, dispositif le comportant et procede de fabrication d' un tel module |
KR101249071B1 (ko) | 2011-09-26 | 2013-04-01 | 주식회사 루멘스 | 발광소자 패키지 어셈블리 및 이를 구비한 백라이트 유닛 |
CN109842998A (zh) * | 2019-03-27 | 2019-06-04 | 深圳市中孚能电气设备有限公司 | Pcb板贴片方法及结构 |
-
1986
- 1986-05-09 JP JP10498486A patent/JPS62262447A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044769A1 (en) * | 1997-03-27 | 1998-10-08 | Ford Motor Company | Moulded sockets for electronic component attachment |
US5994648A (en) * | 1997-03-27 | 1999-11-30 | Ford Motor Company | Three-dimensional molded sockets for mechanical and electrical component attachment |
US7880289B2 (en) | 2006-07-11 | 2011-02-01 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same and semiconductor module and method of fabricating the same |
WO2011113772A1 (fr) * | 2010-03-16 | 2011-09-22 | Gemalto Sa | Module electronique a contacts lateraux, dispositif le comportant et procede de fabrication d' un tel module |
EP2369904A1 (fr) * | 2010-03-16 | 2011-09-28 | Gemalto SA | Module électronique à contacts latéraux, dispositif le comportant et procédé de fabrication d'un tel module |
KR101249071B1 (ko) | 2011-09-26 | 2013-04-01 | 주식회사 루멘스 | 발광소자 패키지 어셈블리 및 이를 구비한 백라이트 유닛 |
CN109842998A (zh) * | 2019-03-27 | 2019-06-04 | 深圳市中孚能电气设备有限公司 | Pcb板贴片方法及结构 |
WO2020192768A1 (zh) * | 2019-03-27 | 2020-10-01 | 深圳市中孚能电气设备有限公司 | Pcb板贴片方法及结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4951124A (en) | Semiconductor device | |
US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
JPH0570316B2 (ja) | ||
JP3907145B2 (ja) | チップ電子部品 | |
US5446317A (en) | Single in-line package for surface mounting | |
JPS62262447A (ja) | 半導体パツケ−ジとその実装方法 | |
JPS60109337U (ja) | 集積回路パツケージ | |
JPS6143857B2 (ja) | ||
JPH01232753A (ja) | 半導体装置 | |
JPS60109295A (ja) | 実装基板およびそれを用いた実装体 | |
JPH11145367A (ja) | 表面実装部品のリード端子 | |
JPS5827354A (ja) | 集積回路用キャリア | |
JPH0515729Y2 (ja) | ||
JP2591505B2 (ja) | 印刷配線板 | |
JP2570581B2 (ja) | 垂直型表面実装半導体パッケージ | |
JPH0442934Y2 (ja) | ||
JPS62195159A (ja) | 混成集積回路装置およびその製造に用いられるリ−ドフレ−ム | |
JP2991055B2 (ja) | 表面実装型電子部品 | |
JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
JPS62169354A (ja) | 半導体装置の実装構造 | |
JPS62262490A (ja) | 半導体パツケ−ジの実装方法 | |
JPH01161707A (ja) | チップ部品 | |
JPH05335437A (ja) | 半導体装置 | |
JPS62195160A (ja) | 混成集積回路装置製造方法およびその方法に用いられるリ−ドフレ−ム | |
JPS6352497A (ja) | 配線基板 |