JPS6352497A - 配線基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線基板に関し、特に、半導体装置。

コンデンサ等の電子装置を実装する技術に適用して有効
な技術に関するものである。

〔従来の技術〕

プラスチック・リーデツド・チップ・キャリア等の面付
小型パッケージ型の半導体装ｉにおいては、内部の半導
体チップと電気的な接続をしている複数の外部リードは
、そのパッケージから２方向又は４方向に導出され、か
つ、パッケージ面の内側に位置されるように、３字型の
ような形状シ；折り曲げられている。この半導体装置を
配！２基板に実装する場合、配線基板の半導体装置を載
置する所定位置、すなわち、電気的に接続して搭載する
パッド部に半田ペースト等を付着させ、前記半導体装置
を実装基板のパッド部にａｒＸ１シ、次に高温炉のよう
な加熱装置に通すようなりフロー半田法が採用される。

〔発明が解決しようとする問題点〕

しかしながら、かかる技術を検討した結果、前記配ａ基
板に半導体装置を実装する場合、特に、半導体装置のリ
ードを配線基板のパッド部に半田付けする１５合に、前
記パッド部と前記リードとをｔｆｆ度よく位置合せして
おくことが重要であるにもかかわらずに、実際は、この
リードとリードとの間隔が非常に狭いので、わずかの振
動で前記パッド部と前記リードの半田付時の位置合せが
ずれてしまう。また、半田ペーストの塗りすぎにより、
短絡、電気的接続不良等が生ずる。このため、半Ｅｎ付
は等の電気的特性の信頼性が悪いという間開点ｔ！、見
い出した。

本発明の目的は、半導体装置を実装する配線基板におい
て、該配ｖＡ基板のパッドと半導体装置のリードとの半
［Ｈ付等の電気的接続の信頼性を向上することができる
技術を提供することにある。

本発明の＠記ならびしこその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、半導体装Ｉ、コンデンサ等の電子装置を実装
する配線基板において、該配線基板に前記半導体装置の
リードピンが載置されるパッド部を凹状としたものであ
る。

〔作　用〕

前記した手段によれば、配ｖＡ基板に半導体装置のリー
ドピンが載置されるパッド部を凹状としたことにより、
前記パッド部と前記リードの半田付時の位置合せかずれ
てしまったり、半田ペーストの塗りすぎにより、短絡、
？！！気的接続不良等が生じないので、半田付は等の電
気的特性の信頼性を向上することができる。

以下、本発明を一実施例とともに説明する。

なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。

〔実施例〕

第１図は、本発明の一実施例の配ａ基板の概略（＋構成
を示す斜視図、 第２図は、第１図に示す配線基板に半導体装置を載置し
た状態で第１図に示す■−■切断線で切った断面図、 第３図は、第１図に示す配線基板の配線パターンを示す
平面図、 第４図は、５１図に示す配線基板でモジュールを構成し
た状態を示す斜視図である。

本実施例の配線基板は、第１図乃至第３図に示すように
、絶鑓体等から成る基板１上に半導体装置２のリードピ
ン２Ａ及びチップコンデンサ３の形状に対応するように
半田ペースト４が塗布された四辺状の凹状のパッド部５
．６が四方に一定のピッチで設けられる。そして、前記
基板ｌの配線パターンは、第３図に示すように、前記）
１図で示す凹状のパッド部５，６に対応している。５Ａ
は前記パッド部５内部に設けられた】極であり、６Ａは
前記パッド部６内部に設けられた電極である。そして、
前＝　Ｆ３−　＋’Ｘ　５　Ａ　、６　Ａは、配線７及
びスルーホール８を介してソケットコネクタ部９に電気
的に接続される。

なお、第３図中Ｉは、半導体装ｆｆ１２及びチップ：コ
ンデンサ３−個あたりのエリアである。

前記半導体装＝２は１例えば、面付小型の半導体装置で
あり、１賃記リードピン２Ａは、内曲げ形状のものであ
る。そして、この半導体装置２は、第２図に示すように
、例えば、タブ！＆板２Ｂに半導体チップ２Ｃを銀ペー
スト等で固着し、半導体チップ２Ｃとリードピン２Ａと
をボンディングワイヤ２Ｄで電気的に接続し、封止材２
Ｅでパッケージングして構成される。

また、第４図に本実施例の配、ａ　誌ＦＡを用いてモジ
ュールを構「戊した状態を示す。このように構成された
モジュールをＡ−Ａ、１３の方向に多層に設け、例えば
、コンピュータ等のメモリとして用いられる。

以上の説明かられかるように、この実施例によれば５次
の効果を奏することができる。

（１）半導体装置２．チップコンデンサ３等の電子装置
を実装する配線基板において、該配線基板に前記半導体
装置２のリードピン２Ａを電気的に接続するパッド部Ｓ
を凹状としたことｔ；より、前記パッド部５と前記リー
ドピン２人の半田付時の位置合せかずれてしまったり、
半田ペースト４の塗りすぎにより、短絡、電気的接続不
良等が生じないので、ｆ目付は等の電気的特性の４８頼
性を向上することができる。

（２）前記（１）により、半導体装置２のリードピン２
Ａが載置されるパッド部５を凹状としたので、モジュー
ルを構成して多層にした場合の実装密度が向上する。

（３）前記（１）により、モジュールの歩留りが向上す
る。

以上、本発明を実施例にもとずき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。

例えば、前記実施例では１本発明をＰＬＣＣ方式の半導
体装置に適用した例で説明したが、本発明は、フラット
・プラスチック・パッケージ（ＦＰＰ）方式の半導体装
置にも適用できることは勿論である。

〔発明の効果〕

本；須において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

（１）半導体装置、コンデンサ等の電子装置を実装する
配線基板において、該配線基板に前記半導体装置のリー
ドピンを電気的に接続するパッド部を凹状としたことに
より、前記パッド部と前記リードの半田付時の位置合せ
かずれてしまったり、半田ペース１−の塗りすぎにより
、短絡、電気的接続不良等が生じないので、半田付は等
の電気的特性の信頼性を向上することができる。

（２）前記（１）により、半導体装置のリードピンが載
置されるパッド部を凹状としたので、モジュールを構成
して多層にした場合の実装密度が向上する。

【図面の簡単な説明】

第１図は、本発明の一実施例の配ａ基板の概略構成を示
す斜視図、 第２図は、第１図に示す配線基板に半導体装置を載置し
た状態で第１図１；示すｎ−ｎ切断線で切った断面図、 第３図は、築１図に示す配線基板の配線パターンを示す
平面図、 第４図は、第１図に示す配線基板でモジュールを構成し
た状態を示す斜視図である。 図中、１・・基板、２・・・半導体装置、３・・チップ
コンデンサ、４・・・半田ペースト、５，６・・・パッ
ド部、５Ａ、６Ａ・・・電極、７・配線、８・・・スル
ーホール、９・・・ソケッ！−コネクタ部、１　・エリ
アである。 第　　１　　図 δハ゛・・Ｆ゛部 第　　２　　図 第　　３　　図 、ｓＡ ｙ　　　　　　　ユ

Claims (3)

【特許請求の範囲】
1. １．半導体装置，コンデンサ等の電子装置を実装する配
   線基板において、該配線基板の前記半導体装置のリード
   ピンを電気的に接続するパッド部を凹状としたことを特
   徴とする配線基板。
2. ２．前記半導体装置は、面付小型の半導体装置であるこ
   とを特徴とする特許請求の範囲第１項に記載の配線基板
   。
3. ３．前記半導体装置のリードピンは、内曲げ形状である
   ことを特徴とする特許請求の範囲第１項又は第２項に記
   載の配線基板。