JPH04236480A - 半導体パッケージのソルダレス実装接合構造及びその半導体パッケージ - Google Patents
半導体パッケージのソルダレス実装接合構造及びその半導体パッケージInfo
- Publication number
- JPH04236480A JPH04236480A JP507391A JP507391A JPH04236480A JP H04236480 A JPH04236480 A JP H04236480A JP 507391 A JP507391 A JP 507391A JP 507391 A JP507391 A JP 507391A JP H04236480 A JPH04236480 A JP H04236480A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- package
- semiconductor
- soldering
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 abstract description 14
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 239000012778 molding material Substances 0.000 abstract description 2
- 230000007257 malfunction Effects 0.000 abstract 3
- 230000007547 defect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体パッケージとプ
リント回路基板とのソルダレス実装接合構造、及びその
半導体パッケージに関する。
リント回路基板とのソルダレス実装接合構造、及びその
半導体パッケージに関する。
【0002】
【従来の技術】従来の半導体パッケージとプリント回路
基板との実装接合構造は、フラットIC、TAB、CO
B実装のようにプリント回路基板上へ、半導体のリード
端子を載せて半田付け、或は、PGA実装のように基板
のスルーホールを利用した半田付け、という各種加熱方
式で、半導体を半田付けする接合構造であった。
基板との実装接合構造は、フラットIC、TAB、CO
B実装のようにプリント回路基板上へ、半導体のリード
端子を載せて半田付け、或は、PGA実装のように基板
のスルーホールを利用した半田付け、という各種加熱方
式で、半導体を半田付けする接合構造であった。
【0003】
【発明が解決しようとする課題】しかし前述の従来技術
では、半導体の多ピン化、リード端子のファインピッチ
化に伴い、半田ブリッジ、リード浮きによる接触不良等
の半田付け不良が多発、半導体パッケージへの熱ストレ
ス印加による、パッケージ割れ、半導体ピッチの破壊等
の不良発生、という問題があった。そこで、本発明はこ
の様な問題点を解決するもので、その目的とするところ
は、半導体とプリント回路基板との実装接合において、
コネクタ構造を有する半導体パッケージを用いることに
より、半導体パッケージに熱ストレスを与える半田付け
工程をなくし、半田付け不良、半導体素子不良の撲滅を
可能とするものである。
では、半導体の多ピン化、リード端子のファインピッチ
化に伴い、半田ブリッジ、リード浮きによる接触不良等
の半田付け不良が多発、半導体パッケージへの熱ストレ
ス印加による、パッケージ割れ、半導体ピッチの破壊等
の不良発生、という問題があった。そこで、本発明はこ
の様な問題点を解決するもので、その目的とするところ
は、半導体とプリント回路基板との実装接合において、
コネクタ構造を有する半導体パッケージを用いることに
より、半導体パッケージに熱ストレスを与える半田付け
工程をなくし、半田付け不良、半導体素子不良の撲滅を
可能とするものである。
【0004】
【課題を解決するための手段】本発明の半導体パッケー
ジのソルダレス実装接合構造は、半導体パッケージにコ
ネクタ構造を持たせプリント回路基板上のコネクタと接
合させたことを特徴とする。
ジのソルダレス実装接合構造は、半導体パッケージにコ
ネクタ構造を持たせプリント回路基板上のコネクタと接
合させたことを特徴とする。
【0005】
【作用】本発明は、コネクタ構造を有するパッケージを
用いて、プリント回路基板上に実装されたコネクタと接
合させることにより、半導体への加熱工程となる半田付
けをなくし、チップ自体、及びパッケージングの信頼性
を損なうことなく、ファインピッチ半導体パッケージの
半田付け不良の発生をなくすことができる。
用いて、プリント回路基板上に実装されたコネクタと接
合させることにより、半導体への加熱工程となる半田付
けをなくし、チップ自体、及びパッケージングの信頼性
を損なうことなく、ファインピッチ半導体パッケージの
半田付け不良の発生をなくすことができる。
【0006】
【実施例】以下、本発明の実施例について詳細に説明す
る。
る。
【0007】図1は、多ピン構造を有する半導体パッケ
ージの簡略化断面図である。1はオスコネクタ構造、2
は金メッキリード、3は半導体チップである。金メッキ
リード2と半導体チップ3とは金ワイヤボンディング4
で接続されており、全体をモールド材5で、パッケージ
ングすることにより半導体パッケージPが構成されてい
る。金メッキリード2の先端部のモールドにオスコネク
タ構造を持たせ、プリント回路基板上のメスコネクタ(
図3参照)と接合させる。
ージの簡略化断面図である。1はオスコネクタ構造、2
は金メッキリード、3は半導体チップである。金メッキ
リード2と半導体チップ3とは金ワイヤボンディング4
で接続されており、全体をモールド材5で、パッケージ
ングすることにより半導体パッケージPが構成されてい
る。金メッキリード2の先端部のモールドにオスコネク
タ構造を持たせ、プリント回路基板上のメスコネクタ(
図3参照)と接合させる。
【0008】ここで、オスコネクタの構造、形状は、種
々で考えられる。例えば、図2のQuad Flat
コネクタ図のように、1〜N列のリードを並べ角の1つ
へ、誤挿入防止部6を設けておくことにより、方向を間
違える誤差しを防ぎながら、多ピン化に対応できる。
々で考えられる。例えば、図2のQuad Flat
コネクタ図のように、1〜N列のリードを並べ角の1つ
へ、誤挿入防止部6を設けておくことにより、方向を間
違える誤差しを防ぎながら、多ピン化に対応できる。
【0009】一方、プリント回路基板10上には、図3
のように、スルーホールメスコネクタ11、或は表面実
装メスコネクタ12を用いることにより、半導体パッケ
ージを加熱することになく、実装できる。従って、半導
体チップとパッケージへの熱ストレスの印加をなくし、
プリント回路基板との実装接合後の、信頼性を損なうこ
とがない。又、半田付け工程をなくすことにより、半田
付け不良の発生をなくすことができる。
のように、スルーホールメスコネクタ11、或は表面実
装メスコネクタ12を用いることにより、半導体パッケ
ージを加熱することになく、実装できる。従って、半導
体チップとパッケージへの熱ストレスの印加をなくし、
プリント回路基板との実装接合後の、信頼性を損なうこ
とがない。又、半田付け工程をなくすことにより、半田
付け不良の発生をなくすことができる。
【0010】
【発明の効果】本発明は、半導体パッケージにコネクタ
構造を持たせるという、簡単な構造によって、半田付け
工程をなくし、半導体チップ、及びパッケージを熱スト
レスからの解放をすることができ、またファインピッチ
多ピンリードの半田付け不良を撲滅することができると
いう効果を有する。
構造を持たせるという、簡単な構造によって、半田付け
工程をなくし、半導体チップ、及びパッケージを熱スト
レスからの解放をすることができ、またファインピッチ
多ピンリードの半田付け不良を撲滅することができると
いう効果を有する。
【図1】本発明のコネクタ構造を有する半導体パッケー
ジの簡略化断面図。
ジの簡略化断面図。
【図2】Quad Flatオスコネクタを有するパ
ッケージの2つの例を同時に示す平面図。
ッケージの2つの例を同時に示す平面図。
【図3】プリント回路基板上のスルーホールメスコネク
タ、表面実装メスコネクタを示す断面図。
タ、表面実装メスコネクタを示す断面図。
1 オスコネクタ部
2 金メッキリード部
3 半導体チップ
4 金ワイヤー
5 モールド
6 誤挿入防止部
Claims (2)
- 【請求項1】 半導体パッケージにコネクタ構造を持
たせ、プリント回路基板上のコネクタと接合させたこと
を特徴とする半導体パッケージのソルダレス実装結合構
造。 - 【請求項2】 プリント回路基板上のコネクタと接合
するコネクタ構造を有することを特徴とする半導体パッ
ケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP507391A JPH04236480A (ja) | 1991-01-21 | 1991-01-21 | 半導体パッケージのソルダレス実装接合構造及びその半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP507391A JPH04236480A (ja) | 1991-01-21 | 1991-01-21 | 半導体パッケージのソルダレス実装接合構造及びその半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04236480A true JPH04236480A (ja) | 1992-08-25 |
Family
ID=11601213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP507391A Pending JPH04236480A (ja) | 1991-01-21 | 1991-01-21 | 半導体パッケージのソルダレス実装接合構造及びその半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04236480A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992378B2 (en) * | 2000-12-30 | 2006-01-31 | Intel Corporation | Socket and package power/ground bar apparatus that increases current carrying capacity resulting in higher IC power delivery |
-
1991
- 1991-01-21 JP JP507391A patent/JPH04236480A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992378B2 (en) * | 2000-12-30 | 2006-01-31 | Intel Corporation | Socket and package power/ground bar apparatus that increases current carrying capacity resulting in higher IC power delivery |
US7161243B2 (en) | 2000-12-30 | 2007-01-09 | Intel Corporation | System and apparatus for socket and package power/ground bar to increase current carrying capacity for higher IC power delivery |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
JPH0553066B2 (ja) | ||
JPH02239651A (ja) | 半導体装置およびその実装方法 | |
JPH04167457A (ja) | 半導体装置 | |
JPH01217993A (ja) | 半導体装置 | |
JPH04273451A (ja) | 半導体装置 | |
JPH01191455A (ja) | 半導体装置 | |
US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
JPH04236480A (ja) | 半導体パッケージのソルダレス実装接合構造及びその半導体パッケージ | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
JPH08191111A (ja) | 電子部品パッケージ | |
JPH0936167A (ja) | 半導体装置 | |
JPH0233960A (ja) | 半導体装置 | |
KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
JPH038366A (ja) | 半導体装置用パッケージ | |
JP2567987B2 (ja) | 半導体集積回路 | |
JPH05144996A (ja) | 表面実装型半導体装置 | |
JP2001319988A (ja) | 半導体装置 | |
KR200331878Y1 (ko) | 반도체패키지의 실장구조 | |
JPS6352497A (ja) | 配線基板 | |
JPH0590335A (ja) | 半導体装置 | |
JPH0582947A (ja) | プリント基板 | |
JPH043454A (ja) | 半導体パッケージ | |
JPH03196554A (ja) | 半導体装置の実装方法 |