JP2570581B2 - 垂直型表面実装半導体パッケージ - Google Patents
垂直型表面実装半導体パッケージInfo
- Publication number
- JP2570581B2 JP2570581B2 JP5178055A JP17805593A JP2570581B2 JP 2570581 B2 JP2570581 B2 JP 2570581B2 JP 5178055 A JP5178055 A JP 5178055A JP 17805593 A JP17805593 A JP 17805593A JP 2570581 B2 JP2570581 B2 JP 2570581B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- bent
- surface mount
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リードが基板の表面に
はんだ付されることで基板に実装される垂直型表面実装
半導体パッケージに関する。
はんだ付されることで基板に実装される垂直型表面実装
半導体パッケージに関する。
【０００２】
【従来の技術】図４は、従来の垂直型表面実装パッケー
ジの概略斜視図である。図４に示すように従来の垂直表
面実装パッケージは、半導体素子（不図示）を樹脂封止
したパッケージ本体１０１の下面から下方に延出され
た、電極となる複数のアウターリード１０２とパッケー
ジ本体１０１の両端部に位置する複数のポストリード１
０５とを有し、これら各アウターリード１０２および各
ポストリード１０５は、一列に配列されている。また、
各アウターリード１０２および各ポストリード１０５は
それぞれ所定の部位で屈曲されて平板部１０４が形成さ
れ、これら平板部１０４をはんだ付することで垂直型表
面実装パッケージが基板（不図示）に実装される。
ジの概略斜視図である。図４に示すように従来の垂直表
面実装パッケージは、半導体素子（不図示）を樹脂封止
したパッケージ本体１０１の下面から下方に延出され
た、電極となる複数のアウターリード１０２とパッケー
ジ本体１０１の両端部に位置する複数のポストリード１
０５とを有し、これら各アウターリード１０２および各
ポストリード１０５は、一列に配列されている。また、
各アウターリード１０２および各ポストリード１０５は
それぞれ所定の部位で屈曲されて平板部１０４が形成さ
れ、これら平板部１０４をはんだ付することで垂直型表
面実装パッケージが基板（不図示）に実装される。
【０００３】これらアウターリード１０２およびポスト
リード１０５は、図５に示すように、薄板状の導電性部
材にプレス加工あるいはエッチング加工を施すことによ
り一体に形成されたもので、この各リード１０２、１０
５が一体に形成されたものをリードフレーム１０６とい
う。半導体素子は、リードフレーム１０６の状態で各ア
ウターリード１０２に電気的に接続され、その後、各ア
ウターリード１０２に接続された半導体素子を樹脂封止
することでパッケージ本体１０１が形成される。また、
リードフレーム１０６には各リード１０２、１０５間を
連結するダムバー１０７が形成されており、半導体素子
の樹脂封止前の各リード１０２、１０５の変形を防止し
ている。そして、半導体素子の樹脂封止後に、各リード
１０２、１０５をリードフレーム１０６から切り離すと
ともにダムバー１０７を切断除去し、次いで、上述した
ように各リード１０２、１０５を屈曲して垂直型表面実
装パッケージを得る。
リード１０５は、図５に示すように、薄板状の導電性部
材にプレス加工あるいはエッチング加工を施すことによ
り一体に形成されたもので、この各リード１０２、１０
５が一体に形成されたものをリードフレーム１０６とい
う。半導体素子は、リードフレーム１０６の状態で各ア
ウターリード１０２に電気的に接続され、その後、各ア
ウターリード１０２に接続された半導体素子を樹脂封止
することでパッケージ本体１０１が形成される。また、
リードフレーム１０６には各リード１０２、１０５間を
連結するダムバー１０７が形成されており、半導体素子
の樹脂封止前の各リード１０２、１０５の変形を防止し
ている。そして、半導体素子の樹脂封止後に、各リード
１０２、１０５をリードフレーム１０６から切り離すと
ともにダムバー１０７を切断除去し、次いで、上述した
ように各リード１０２、１０５を屈曲して垂直型表面実
装パッケージを得る。
【０００４】このとき、通常の生産工程ではダムバー１
０７を完全に除去することはできず、しかも、垂直型表
面実装パッケージを基板に実装したときのパッケージ本
体１０１の下面と基板との間隔が０．５ｍｍと小さい。
さらに、半導体素子を樹脂封止する際の樹脂流れ等の不
具合を防止するために、ダムバー１０７の位置はパッケ
ージ本体１０１になるべく近い部位に設けたほうが好ま
しい。そのため、図６に示すように、各アウターリード
１０２（ポストリード１０５についても同様であるが、
以降はアウターリード１０２について着目して説明す
る。）の屈曲部に、ダムバー１０７（図５参照）を切断
した跡であるダムバー残り１０３が発生してしまう。こ
れにより、各アウターリード１０２の屈曲部における各
アウターリード１０２間の間隔は狭くなっている。
０７を完全に除去することはできず、しかも、垂直型表
面実装パッケージを基板に実装したときのパッケージ本
体１０１の下面と基板との間隔が０．５ｍｍと小さい。
さらに、半導体素子を樹脂封止する際の樹脂流れ等の不
具合を防止するために、ダムバー１０７の位置はパッケ
ージ本体１０１になるべく近い部位に設けたほうが好ま
しい。そのため、図６に示すように、各アウターリード
１０２（ポストリード１０５についても同様であるが、
以降はアウターリード１０２について着目して説明す
る。）の屈曲部に、ダムバー１０７（図５参照）を切断
した跡であるダムバー残り１０３が発生してしまう。こ
れにより、各アウターリード１０２の屈曲部における各
アウターリード１０２間の間隔は狭くなっている。
【０００５】一方、この種の垂直型表面実装半導体パッ
ケージは、通常、はんだリフローによりアウターリード
が基板にはんだ付されて実装される。このとき図７に示
すように、はんだ１１０はアウターリード１０２と基板
１１５との間に浸透し、さらにアウターリード１０２の
屈曲部で吸い上げられてメニスカス１１１を形成してい
る。そして、このメニスカス１１１の部分がアウターリ
ード１０２の基板１１５との接合強度の大半を担ってい
る。ここで、はんだ１１０を供給しすぎると屈曲部で吸
い上げられるはんだ１１０の量も多くなるので、吸い上
げられたはんだ１１０が、屈曲部に位置するダムバー残
り１０３からはみ出てしまい、図８に示すように、隣接
するアウターリード１０２間にはんだブリッジ１１２が
発生してしまうことがある。これは、アウターリード１
０２のピッチが１ｍｍ以下の場合に特に顕著である。な
お、ポストリード１０５については、パッケージ本体１
０１を支持する目的が主であり、電気的な信号が流れる
ものではないので、ポストリード１０５間でのはんだブ
リッジは問題にならない。また、ポストリード１０５と
アウターリード１０２との間隔は、アウターリード１０
２間の間隔よりも大きいので、ポストリード１０５とア
ウターリード１０２との間でははんだブリッジは発生し
にくい。
ケージは、通常、はんだリフローによりアウターリード
が基板にはんだ付されて実装される。このとき図７に示
すように、はんだ１１０はアウターリード１０２と基板
１１５との間に浸透し、さらにアウターリード１０２の
屈曲部で吸い上げられてメニスカス１１１を形成してい
る。そして、このメニスカス１１１の部分がアウターリ
ード１０２の基板１１５との接合強度の大半を担ってい
る。ここで、はんだ１１０を供給しすぎると屈曲部で吸
い上げられるはんだ１１０の量も多くなるので、吸い上
げられたはんだ１１０が、屈曲部に位置するダムバー残
り１０３からはみ出てしまい、図８に示すように、隣接
するアウターリード１０２間にはんだブリッジ１１２が
発生してしまうことがある。これは、アウターリード１
０２のピッチが１ｍｍ以下の場合に特に顕著である。な
お、ポストリード１０５については、パッケージ本体１
０１を支持する目的が主であり、電気的な信号が流れる
ものではないので、ポストリード１０５間でのはんだブ
リッジは問題にならない。また、ポストリード１０５と
アウターリード１０２との間隔は、アウターリード１０
２間の間隔よりも大きいので、ポストリード１０５とア
ウターリード１０２との間でははんだブリッジは発生し
にくい。
【０００６】そこで、はんだブリッジ１１２を防止する
ことが可能な半導体パッケージとして、図９に示すよう
に、アウターリード１５２の平板部１５４に、基板１６
５との接合面側に開口する山形部１５８を形成し、この
開口内に余分なはんだを収容できるようにしたもの（特
開平３−１５６３号公報）や、アウターリードに孔を形
成し、その孔に余分なはんだを収容できるようにしたも
の（特開平１−２５８４５３号公報）が提案されてい
る。
ことが可能な半導体パッケージとして、図９に示すよう
に、アウターリード１５２の平板部１５４に、基板１６
５との接合面側に開口する山形部１５８を形成し、この
開口内に余分なはんだを収容できるようにしたもの（特
開平３−１５６３号公報）や、アウターリードに孔を形
成し、その孔に余分なはんだを収容できるようにしたも
の（特開平１−２５８４５３号公報）が提案されてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の垂直型表面実装半導体パッケージでは、以下に
示す問題点があった。
た従来の垂直型表面実装半導体パッケージでは、以下に
示す問題点があった。
【０００８】アウターリードに山形部を形成するもので
は、高密度実装の観点からいうとアウターリードの平板
部の長さは基板との接合強度を維持できる範囲でできる
だけ短いほうが好ましく、このようなアウターリード
に、実際に山形部を形成するのは非常に困難である。
は、高密度実装の観点からいうとアウターリードの平板
部の長さは基板との接合強度を維持できる範囲でできる
だけ短いほうが好ましく、このようなアウターリード
に、実際に山形部を形成するのは非常に困難である。
【０００９】また、アウターリードに孔を形成するもの
では、一般にアウターリードの幅は０．３ｍｍ程度のも
のであり、このようなアウターリードに孔を形成するの
は非常に困難であるし、孔を形成すること自体が、今後
の高密度実装技術の進歩に伴いアウターリードの幅を狭
くしていこうとした場合の障害となる。また、アウター
リードに孔を形成することにより、アウターリードその
もののの強度が低下してしまうし、基板への実装時には
んだのメニスカスが十分に発生しなくなり、アウターリ
ードの接合強度が不足してしまう。
では、一般にアウターリードの幅は０．３ｍｍ程度のも
のであり、このようなアウターリードに孔を形成するの
は非常に困難であるし、孔を形成すること自体が、今後
の高密度実装技術の進歩に伴いアウターリードの幅を狭
くしていこうとした場合の障害となる。また、アウター
リードに孔を形成することにより、アウターリードその
もののの強度が低下してしまうし、基板への実装時には
んだのメニスカスが十分に発生しなくなり、アウターリ
ードの接合強度が不足してしまう。
【００１０】すなわち、アウターリードに、余分なはん
だを収容するはんだ溜め部を形成することは、上述した
ような様々な問題点を抱えている。そこで本発明の目的
は、アウターリードの屈曲部にダムバー残りが存在して
も、簡単な構成で、しかもアウターリード自体の強度お
よびアウターリードの接合強度を維持しつつ、はんだブ
リッジの発生を抑えることのできる垂直型表面実装半導
体パッケージを提供することにある。
だを収容するはんだ溜め部を形成することは、上述した
ような様々な問題点を抱えている。そこで本発明の目的
は、アウターリードの屈曲部にダムバー残りが存在して
も、簡単な構成で、しかもアウターリード自体の強度お
よびアウターリードの接合強度を維持しつつ、はんだブ
リッジの発生を抑えることのできる垂直型表面実装半導
体パッケージを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明の垂直型表面実装半導体パッケージは、半導体素
子を封止したパッケージ本体と、前記半導体素子に電気
的に接続されるとともに前記パッケージ本体の下面から
延出され、かつ、基板の表面にはんだ付される平板部を
形成するために所定の部位で屈曲された複数本のリード
とを有し、前記各リードの屈曲部には、前記各リードに
一体に形成され、前記半導体素子の封止前には前記各リ
ードを連結し封止後に前記各リードから切断除去される
ダムバーの切断跡が位置し、前記平板部のはんだ付によ
って、前記屈曲部にはんだのメニスカスが形成される垂
直型表面実装パッケージにおいて、前記各リードは、前
記各平板部が同一平面上に存在し、かつ、それぞれ隣接
するリードのダムバーの切断跡が一列に並ばないように
屈曲されていることを特徴とする。
本発明の垂直型表面実装半導体パッケージは、半導体素
子を封止したパッケージ本体と、前記半導体素子に電気
的に接続されるとともに前記パッケージ本体の下面から
延出され、かつ、基板の表面にはんだ付される平板部を
形成するために所定の部位で屈曲された複数本のリード
とを有し、前記各リードの屈曲部には、前記各リードに
一体に形成され、前記半導体素子の封止前には前記各リ
ードを連結し封止後に前記各リードから切断除去される
ダムバーの切断跡が位置し、前記平板部のはんだ付によ
って、前記屈曲部にはんだのメニスカスが形成される垂
直型表面実装パッケージにおいて、前記各リードは、前
記各平板部が同一平面上に存在し、かつ、それぞれ隣接
するリードのダムバーの切断跡が一列に並ばないように
屈曲されていることを特徴とする。
【００１２】また、前記各リードは、１本または複数本
おきに同じ形状で屈曲されているものであったり、互い
に隣接するもの同志が逆向きに、かつ、同じ形状で屈曲
されているものであってもよい。
おきに同じ形状で屈曲されているものであったり、互い
に隣接するもの同志が逆向きに、かつ、同じ形状で屈曲
されているものであってもよい。
【００１３】
【作用】上記のとおり構成された本発明の垂直型表面実
装半導体パッケージでは、基板への実装は各リードの平
板部をはんだ付することで行なわれる。このとき、はん
だは各リードの屈曲部で吸い上げられてメニスカスを形
成し、このメニスカスの部分でリードと基板との接合強
度の大半を担っている。一方、リードに残存するダムバ
ーの切断跡はリードの屈曲部に位置しており、これによ
り各リードの間隔が小さくなっている。そこで、各リー
ドが、各平板部が同一平面上に存在し、かつ、それぞれ
隣接するリードのダムバーの切断跡が一列に並ばないよ
うに屈曲されることにより、隣接するリードのダムバー
の切断跡の間隔が大きくなる。その結果、はんだ付の際
にはんだを供給しすぎ、屈曲部で吸い上げられるはんだ
の量が多くなっても、はんだブリッジが発生しにくくな
る。
装半導体パッケージでは、基板への実装は各リードの平
板部をはんだ付することで行なわれる。このとき、はん
だは各リードの屈曲部で吸い上げられてメニスカスを形
成し、このメニスカスの部分でリードと基板との接合強
度の大半を担っている。一方、リードに残存するダムバ
ーの切断跡はリードの屈曲部に位置しており、これによ
り各リードの間隔が小さくなっている。そこで、各リー
ドが、各平板部が同一平面上に存在し、かつ、それぞれ
隣接するリードのダムバーの切断跡が一列に並ばないよ
うに屈曲されることにより、隣接するリードのダムバー
の切断跡の間隔が大きくなる。その結果、はんだ付の際
にはんだを供給しすぎ、屈曲部で吸い上げられるはんだ
の量が多くなっても、はんだブリッジが発生しにくくな
る。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】（第１実施例） 図１は、本発明の垂直型表面実装半導体パッケージの第
１実施例のアウターリード部の拡大斜視図であり、図２
は、図１に示した垂直型表面実装半導体パッケージのア
ウターリード部の側面図である。本実施例の垂直型表面
実装パッケージは、図１および図２に示すように、半導
体素子（不図示）を樹脂封止したパッケージ本体１の下
面から、電極となる複数のアウターリード２ａ、２ｂが
半導体素子に電気的に接続されて下方に延出されてい
る。各アウターリード２ａ、２ｂは、図５に示したよう
なリードフレームから形成されたものであり、それぞれ
両側部に、ダムバーを切断除去した跡であるダムバー残
り３が存在している。また、各アウターリード２ａ、２
ｂはそれぞれ所定の部位で屈曲されて、基板（不図示）
への実装時に基板とはんだ付される平板部４が形成さ
れ、ダムバー残り３は、各アウターリード２ａ、２ｂの
屈曲部に位置している。垂直型表面実装パッケージは上
記のように平板部４が基板に直接はんだ付されるので、
各平板部４は同一平面上に存在している。
１実施例のアウターリード部の拡大斜視図であり、図２
は、図１に示した垂直型表面実装半導体パッケージのア
ウターリード部の側面図である。本実施例の垂直型表面
実装パッケージは、図１および図２に示すように、半導
体素子（不図示）を樹脂封止したパッケージ本体１の下
面から、電極となる複数のアウターリード２ａ、２ｂが
半導体素子に電気的に接続されて下方に延出されてい
る。各アウターリード２ａ、２ｂは、図５に示したよう
なリードフレームから形成されたものであり、それぞれ
両側部に、ダムバーを切断除去した跡であるダムバー残
り３が存在している。また、各アウターリード２ａ、２
ｂはそれぞれ所定の部位で屈曲されて、基板（不図示）
への実装時に基板とはんだ付される平板部４が形成さ
れ、ダムバー残り３は、各アウターリード２ａ、２ｂの
屈曲部に位置している。垂直型表面実装パッケージは上
記のように平板部４が基板に直接はんだ付されるので、
各平板部４は同一平面上に存在している。
【００１６】さらに、各アウターリード２ａ、２ｂの曲
げ形状は、互いに隣接するアウターリード２ａ、２ｂ同
志ではダムバー残り３の位置が図示矢印方向にずれるよ
うに、すなわち互いに隣接するアウターリード２ａ、２
ｂのダムバー残り３が一列に並ばないように一つおきに
同じ曲げ形状となっている。その他の構成については図
４に示した従来の垂直型表面実装パッケージと同様でよ
いので、その説明は省略する。
げ形状は、互いに隣接するアウターリード２ａ、２ｂ同
志ではダムバー残り３の位置が図示矢印方向にずれるよ
うに、すなわち互いに隣接するアウターリード２ａ、２
ｂのダムバー残り３が一列に並ばないように一つおきに
同じ曲げ形状となっている。その他の構成については図
４に示した従来の垂直型表面実装パッケージと同様でよ
いので、その説明は省略する。
【００１７】以上説明したように、各アウターリード２
ａ、２ｂの曲げ形状を一つおきに同じ曲げ形状とするこ
とで、ある任意のアウターリード２ａのダムバー残り３
とそれに隣接するアウターリード２ｂのダムバー残り３
との間隔が大きくなる。例えば、図４に示した従来の垂
直表面実装パッケージでは、互いに隣接するダムバー残
りの間隔は０．２〜０．３ｍｍ程度であったが、本実施
例では、それを１．０５〜１．２５ｍｍ程度まで大きく
することができる。その結果、各アウターリード２ａ、
２ｂの平板部４を基板にはんだ付する際にはんだを供給
しすぎ、各アウターリード２ａ、２ｂの屈曲部で吸い上
げられるはんだの量が多くなっても、はんだブリッジは
発生しにくくなる。しかも、各アウターリード２ａ、２
ｂは、従来のものに比較して曲げ形状を変えただけなの
で、その強度が低下することはない。さらに、各アウタ
ーリード２ａ、２ｂの屈曲部に吸い上げられたはんだの
メニスカスの形成も損なわれないので、各アウターリー
ド２ａ、２ｂの接合強度も十分なものとなる。
ａ、２ｂの曲げ形状を一つおきに同じ曲げ形状とするこ
とで、ある任意のアウターリード２ａのダムバー残り３
とそれに隣接するアウターリード２ｂのダムバー残り３
との間隔が大きくなる。例えば、図４に示した従来の垂
直表面実装パッケージでは、互いに隣接するダムバー残
りの間隔は０．２〜０．３ｍｍ程度であったが、本実施
例では、それを１．０５〜１．２５ｍｍ程度まで大きく
することができる。その結果、各アウターリード２ａ、
２ｂの平板部４を基板にはんだ付する際にはんだを供給
しすぎ、各アウターリード２ａ、２ｂの屈曲部で吸い上
げられるはんだの量が多くなっても、はんだブリッジは
発生しにくくなる。しかも、各アウターリード２ａ、２
ｂは、従来のものに比較して曲げ形状を変えただけなの
で、その強度が低下することはない。さらに、各アウタ
ーリード２ａ、２ｂの屈曲部に吸い上げられたはんだの
メニスカスの形成も損なわれないので、各アウターリー
ド２ａ、２ｂの接合強度も十分なものとなる。
【００１８】本実施例では、各アウターリード２ａ、２
ｂの曲げ形状を一つおきに同じ曲げ形状としたものの例
を示したが、互いに隣接するアウターリード２ａ、２ｂ
のダムバー残り３が一列に並ばないように各アウターリ
ード２ａ、２ｂを屈曲すれば、複数おきに同じ曲げ形状
としてもよいし、さらには全てのアウターリード２ａ、
２ｂの曲げ形状をそれぞれ異なるものとしてもよい。
ｂの曲げ形状を一つおきに同じ曲げ形状としたものの例
を示したが、互いに隣接するアウターリード２ａ、２ｂ
のダムバー残り３が一列に並ばないように各アウターリ
ード２ａ、２ｂを屈曲すれば、複数おきに同じ曲げ形状
としてもよいし、さらには全てのアウターリード２ａ、
２ｂの曲げ形状をそれぞれ異なるものとしてもよい。
【００１９】（第２実施例）図３は、本発明の垂直型表
面実装半導体パッケージの第２実施例のアウターリード
部の側面図である。本実施例の垂直型表面実装半導体パ
ッケージも、第１実施例のものと同様にパッケージ本体
１１の下面から下方に延出された複数のアウターリード
１２ａ、１２ｂが、それぞれ互いに隣接するアウターリ
ード１２ａ、１２ｂのダムバー残り１３が一列に並ばな
いように屈曲されている。本実施例の、第１実施例と異
なる点は、各アウターリード１２ａ、１２ｂはそれぞれ
同じ形状に屈曲されているが、屈曲される向きが、互い
に隣接するもの同志が逆向きとなっている点である。そ
の他の構成は、第１実施例のものと同様である。
面実装半導体パッケージの第２実施例のアウターリード
部の側面図である。本実施例の垂直型表面実装半導体パ
ッケージも、第１実施例のものと同様にパッケージ本体
１１の下面から下方に延出された複数のアウターリード
１２ａ、１２ｂが、それぞれ互いに隣接するアウターリ
ード１２ａ、１２ｂのダムバー残り１３が一列に並ばな
いように屈曲されている。本実施例の、第１実施例と異
なる点は、各アウターリード１２ａ、１２ｂはそれぞれ
同じ形状に屈曲されているが、屈曲される向きが、互い
に隣接するもの同志が逆向きとなっている点である。そ
の他の構成は、第１実施例のものと同様である。
【００２０】このように、各アウターリード１２ａ、１
２ｂを隣接するもの同志が逆向きに、しかも同じ形状に
屈曲させることで、各アウターリード１２ａ、１２ｂの
長さを等しくして各アウターリード１２ａ、１２ｂの先
端位置を揃えることができるので、各アウターリード１
２あ、１２ｂ毎の電気容量の差をなくすることができ
る。
２ｂを隣接するもの同志が逆向きに、しかも同じ形状に
屈曲させることで、各アウターリード１２ａ、１２ｂの
長さを等しくして各アウターリード１２ａ、１２ｂの先
端位置を揃えることができるので、各アウターリード１
２あ、１２ｂ毎の電気容量の差をなくすることができ
る。
【００２１】以上説明した各実施例では、ダムバー残り
がリードの屈曲部に位置した場合の例について述べた
が、リードの平板部に位置する場合でも同様である。
がリードの屈曲部に位置した場合の例について述べた
が、リードの平板部に位置する場合でも同様である。
【００２２】
【発明の効果】以上説明したように本発明の垂直型表面
実装半導体パッケージは、各リードを各平板部が同一平
面上に存在し、かつ、それぞれ隣接するリードのダムバ
ーの切断跡が一列に並ばないように屈曲させるだけとい
う簡単な構成で、隣接するリードのダムバーの切断跡の
間隔を大きくし、基板への実装時のはんだブリッジの発
生を抑えることができる。また、各リードは、それぞれ
曲げ形状あるいは曲げる向きを変えているだけなので、
各リードの強度が低下することはないし、はんだ付の際
のリードの屈曲部でのはんだのメニスカスの形成も損な
われないので、リードと基板との接合強度も低下するこ
とはない。
実装半導体パッケージは、各リードを各平板部が同一平
面上に存在し、かつ、それぞれ隣接するリードのダムバ
ーの切断跡が一列に並ばないように屈曲させるだけとい
う簡単な構成で、隣接するリードのダムバーの切断跡の
間隔を大きくし、基板への実装時のはんだブリッジの発
生を抑えることができる。また、各リードは、それぞれ
曲げ形状あるいは曲げる向きを変えているだけなので、
各リードの強度が低下することはないし、はんだ付の際
のリードの屈曲部でのはんだのメニスカスの形成も損な
われないので、リードと基板との接合強度も低下するこ
とはない。
【図面の簡単な説明】
【図１】本発明の垂直型表面実装半導体パッケージの第
１実施例のアウターリード部の拡大斜視図である。
１実施例のアウターリード部の拡大斜視図である。
【図２】図１に示した垂直型表面実装半導体パッケージ
のアウターリード部の側面図である。
のアウターリード部の側面図である。
【図３】本発明の垂直型表面実装半導体パッケージの第
２実施例のアウターリード部の側面図である。
２実施例のアウターリード部の側面図である。
【図４】従来の垂直型表面実装半導体パッケージの一例
の斜視図である。
の斜視図である。
【図５】アウターリードおよびポストリードを一体に形
成したリードフレームを説明するための図である。
成したリードフレームを説明するための図である。
【図６】図４に示した垂直型表面実装半導体パッケージ
のアウターリード部の拡大斜視図である。
のアウターリード部の拡大斜視図である。
【図７】図４に示した垂直型表面実装半導体パッケージ
を基板にはんだ付したときの、はんだの状態を示すアウ
ターリード部の側面図である。
を基板にはんだ付したときの、はんだの状態を示すアウ
ターリード部の側面図である。
【図８】図４に示した垂直型表面実装半導体パッケージ
を基板にはんだ付したときに発生するはんだブリッジの
状態を示すアウターリード部の正面図である。
を基板にはんだ付したときに発生するはんだブリッジの
状態を示すアウターリード部の正面図である。
【図９】アウターリード間のはんだブリッジを防止する
ための、従来の垂直型表面実装半導体パッケージのアウ
ターリード部の斜視図である。
ための、従来の垂直型表面実装半導体パッケージのアウ
ターリード部の斜視図である。
１、１１ パッケージ本体 ２ａ、２ｂ、１２ａ、１２ｂ アウターリード ３、１３ ダムバー残り ４ 平板部
Claims (3)
- 【請求項１】 半導体素子を封止したパッケージ本体
と、前記半導体素子に電気的に接続されるとともに前記
パッケージ本体の下面から延出され、かつ、基板の表面
にはんだ付される平板部を形成するために所定の部位で
屈曲された複数本のリードとを有し、前記各リードの屈
曲部には、前記各リードに一体に形成され、前記半導体
素子の封止前には前記各リードを連結し封止後に前記各
リードから切断除去されるダムバーの切断跡が位置し、
前記平板部のはんだ付によって、前記屈曲部にはんだの
メニスカスが形成される垂直型表面実装パッケージにお
いて、前記各リードは、前記各平板部が同一平面上に存
在し、かつ、それぞれ隣接するリードのダムバーの切断
跡が一列に並ばないように屈曲されていることを特徴と
する垂直型表面実装パッケージ。 - 【請求項２】 前記各リードは、１本または複数本おき
に同じ形状で屈曲されている請求項１に記載の垂直型表
面実装半導体パッケージ。 - 【請求項３】 前記各リードは、互いに隣接するもの同
志が逆向きに、かつ、同じ形状で屈曲されている請求項
１に記載の垂直型表面実装半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178055A JP2570581B2 (ja) | 1993-07-19 | 1993-07-19 | 垂直型表面実装半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178055A JP2570581B2 (ja) | 1993-07-19 | 1993-07-19 | 垂直型表面実装半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738039A JPH0738039A (ja) | 1995-02-07 |
| JP2570581B2 true JP2570581B2 (ja) | 1997-01-08 |
Family
ID=16041819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5178055A Expired - Lifetime JP2570581B2 (ja) | 1993-07-19 | 1993-07-19 | 垂直型表面実装半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570581B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013202212A1 (de) * | 2012-02-10 | 2013-08-14 | Continental Teves Ag & Co. Ohg | Zweistufig gemoldeter Sensor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS516473A (ja) * | 1974-07-05 | 1976-01-20 | Hitachi Ltd | Jushifushigatahandotaisochino seizoho |
| JPH05267522A (ja) * | 1992-03-23 | 1993-10-15 | Matsushita Electric Ind Co Ltd | 電子部品及び電子部品の製造方法 |
-
1993
- 1993-07-19 JP JP5178055A patent/JP2570581B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738039A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7361983B2 (en) | Semiconductor device and semiconductor assembly module with a gap-controlling lead structure | |
| JPS6231836B2 (ja) | ||
| JP3907145B2 (ja) | チップ電子部品 | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| US6040529A (en) | Flexible substrate | |
| JP2570581B2 (ja) | 垂直型表面実装半導体パッケージ | |
| JPH06260582A (ja) | 半導体装置 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH11145367A (ja) | 表面実装部品のリード端子 | |
| JP4137782B2 (ja) | リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 | |
| JPS62262447A (ja) | 半導体パツケ−ジとその実装方法 | |
| JP2503911B2 (ja) | プリント配線板 | |
| JPH0227575Y2 (ja) | ||
| JP2991055B2 (ja) | 表面実装型電子部品 | |
| JP2782934B2 (ja) | Ｔａｂ内蔵型半導体装置並びにリードフレーム | |
| JP2591505B2 (ja) | 印刷配線板 | |
| JPH05335437A (ja) | 半導体装置 | |
| JP2873758B2 (ja) | フィルムキャリアの実装方法および実装構造 | |
| JPH0442934Y2 (ja) | ||
| JPH053275A (ja) | 半導体装置のリードフレーム | |
| JPH0440283Y2 (ja) | ||
| JPH0263111A (ja) | チップ電子部品の製造方法 | |
| JPH11214835A (ja) | プリント配線板 | |
| JPH0766524A (ja) | プリント基板 | |
| JPS62174997A (ja) | チツプ部品のプリント基板実装構造 |