JPH053275A - 半導体装置のリードフレーム - Google Patents

半導体装置のリードフレーム

Info

Publication number
JPH053275A
JPH053275A JP3153192A JP15319291A JPH053275A JP H053275 A JPH053275 A JP H053275A JP 3153192 A JP3153192 A JP 3153192A JP 15319291 A JP15319291 A JP 15319291A JP H053275 A JPH053275 A JP H053275A
Authority
JP
Japan
Prior art keywords
lead
frame
semiconductor device
leads
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3153192A
Other languages
English (en)
Inventor
Takanobu Yoshida
貴信 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3153192A priority Critical patent/JPH053275A/ja
Publication of JPH053275A publication Critical patent/JPH053275A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】リード先端面での半田の濡れ性(半田付け性)
を改善し、半導体装置のL形のリードとプリント基板と
の半田接合強度をアップする。 【構成】フレーム枠24aの内部で互いに平行に配列さ
れた複数個のリード24bを隣接するものどうしタイバ
ー24cで一連一体に連結してあるリードフレーム24
において、各リード24bの先端面を予めカットされた
フリー先端面24dとし、かつ、そのフリー先端面24
dの近傍で隣接するリード24bの側面どうしを補助タ
イバー24eで一連一体に連結している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置のリード
フレームに係り、特には、半導体装置をプリント基板に
対して実装する際のプリント基板に対するリードの半田
付け性の改良技術に関するものである。
【0002】
【従来の技術】図4は、従来において、半導体装置をリ
ードフレームにマウントし樹脂封止した状態を示す斜視
図であり、図5はその平面図である。
【0003】図において、2は樹脂封止された状態での
半導体装置、4はリードフレームである。リードフレー
ム4は、外周部分であるフレーム枠4aと、フレーム枠
4a内で平行に配列された複数個のリード4bと、隣接
するリード4bどうしを一連一体に連結しているタイバ
ー4cとから構成されている。
【0004】各リード4bは、その長手方向の端部がフ
レーム枠4aに対して一連一体に連結されている。タイ
バー4cは、隣接するリード4bを長手方向に対する直
交方向で互いに連結するものである。
【0005】図4,図5の状態においては、半導体チッ
プ(図示せず)がすでにリードフレーム4にマウントさ
れ、かつ、樹脂封止されている。その後、外装めっきが
施される。その状態から、破線イで示すようにタイバー
4cの部分を切断するとともに、破線ロで示すようにリ
ード4bの先端部分を切断し、リード4b付きの半導体
装置2をフレーム枠4aから分離する。
【0006】次いで、半導体装置2から突出しているリ
ード4bを折り曲げ成形することにより、プリント基板
に対して電気的かつ機械的に接合するためのL形のリー
ド6となす(図6参照)。
【0007】上述したように、このリード6には、その
切断先端面6aを除いて全表面に外装めっき8が施され
ている。リード6の切断先端面6aに外装めっき8が付
着していないのは、リード6を切断によって作る前のリ
ード4b(リードフレーム4)の段階で外装めっき8を
施すようにしてあるからである。
【0008】
【発明が解決しようとする課題】従来の半導体装置のリ
ードフレームは以上のように構成されているので、図6
に示すように、半導体装置2をプリント基板10に対し
て実装する際には、L形のリード6の先端部分をプリン
ト基板10の配線パターンのランドに対して半田12で
電気的かつ機械的に接合するとき、外周面6bとの半田
付け性は、外周面6bに外装めっき8が施されているの
で問題はないが、切断先端面6aについては、この切断
先端面6aに外装めっき8が施されていないために半田
12の濡れ性が悪く、半田12が付着しにくい。つま
り、切断先端面6aでの半田付け性が悪く、半田接合強
度が不足しがちになるという問題を有していた。
【0009】この発明は、上記のような問題点を解消す
るために創案されたものであって、リード先端面での半
田付け性を改善した半導体装置のリードフレームを得る
ことを目的とする。
【0010】
【課題を解決するための手段】この発明に係る半導体装
置のリードフレームは、外周部分であるフレーム枠と、
このフレーム枠内で互いに平行に配列された複数個のリ
ードと、隣接するリードどうしを一連一体に連結するタ
イバーとから構成されたリードフレームであって、前記
各リードにおける長手方向端部の先端面は予めカットさ
れたフリー先端面として構成されているとともに、その
フリー先端面の近傍において隣接するリードの先端部分
の側面どうしを補助タイバーで一連一体に連結してある
ことを特徴とするものである。
【0011】
【作用】この発明の構成によれば、このリードフレーム
に半導体チップをマウントし樹脂封止した後、外装めっ
きを行う。その後、タイバーの部分および補助タイバー
の部分で切断し、折り曲げ成形によってL形のリードと
なす。リード先端面は切断によって形成されるものでは
なく、当初からフリー先端面であり、このフリー先端面
には外周面と同様に外装めっきが施されている。したが
って、この外装めっきが施されているフリー先端面をプ
リント基板に対接させた状態で半田付けによって半導体
装置を実装する場合、濡れ性が良く、半田が付着しやす
くなる。
【0012】
【実施例】以下、この発明の一実施例を図面に基づいて
説明する。
【0013】図1は、この発明の一実施例に係るリード
フレームに半導体装置をマウントし樹脂封止した状態を
示す斜視図であり、図2は同状態を示す平面図である。
【0014】図において、22は樹脂封止された状態で
の半導体装置、24は本実施例でのリードフレームであ
る。
【0015】このリードフレーム24は、外周部分であ
るフレーム枠24aと、フレーム枠24a内で平行に配
列された複数個のリード24bと、隣接するリード24
bどうし、および、リード24bとフレーム枠24aと
の間を一連一体に連結するタイバー24cを有するが、
従来例と異なっているのは、各リード24bにおける長
手方向端部の先端面が予めカットされたフリー先端面2
4dとして構成され、かつ、そのフリー先端面24dの
近傍において隣接するリード24bの先端部分の側面ど
うし、および、リード24bとフレーム枠24aとの側
面どうしを補助タイバー24eによって一連一体に連結
してある点である。
【0016】タイバー24cおよび補助タイバー24e
は、それぞれリード24bの長手方向に対して直交して
いる。補助タイバー24eは、タイバー24cに比べて
細くなっている。そして、各リード24bそれぞれのフ
リー先端面24dを含めて、リードフレーム24の全表
面に対し、樹脂封止後、外装めっき26が施されている
(図3参照)。
【0017】以上のように構成されたリードフレーム2
4に対して半導体チップをマウントし、樹脂封止して半
導体装置22を実装した後に、タイバー24cの部分お
よび補助タイバー24eの部分を切断し、各リード24
bを互いに分離するとともに、リード24b付きの半導
体装置22をフレーム枠24aから分離する。
【0018】そして、個々のリード24bは、折り曲げ
成形によってL形のリード24b1とする。この状態を
図3に示す。図3で明らかなように、リード24b1
先端面は切断によって形成されたものではなく、当初か
らのフリー先端面24dであり、そこにはリード24b
1 の外周面24b2 と同様に外装めっき26が施されて
いるのである。
【0019】半導体装置22をプリント基板28に対し
て半田付けによって実装する場合、各L形のリード24
1 のフリー先端面24dには外周面24b2 と同様に
外装めっき26が付着しているため、フリー先端面24
dをプリント基板28の配線パターンのランドに対して
対接させた状態で、半田30によってリード24b
プリント基板28とを電気的かつ機械的に接合しようと
すると、半田30がリード24b の外周面24b2
に対してと同様、フリー先端面24dに対しても良好な
濡れ性をもつことになる。したがって、良好な半田付け
性のもとで半田30を介して半導体装置22のリード2
4b1 をプリント基板28に対して充分に高い接合強度
のもとで半田付けすることができる。
【0020】
【発明の効果】以上のように、この発明によれば、リー
ド先端面を切断して形成するのではなく当初からのフリ
ー先端面としてあるので、このフリー先端面には外周面
と同様に外装めっきが施されていることになり、半導体
装置をプリント基板に実装する際の先端面に対する半田
付け性(濡れ性)が外周面に対するのと同様に良好なも
のとなり、したがって、半田接合強度を高めてプリント
基板に対する半導体装置の電気的かつ機械的な接合を強
固なものにすることができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体装置のリードフ
レームを示す斜視図である。
【図2】実施例の半導体装置のリードフレームを示す平
面図である。
【図3】実施例においてL形のリードをプリント基板に
半田付けする様子を示す要部の断面図である。
【図4】従来例の半導体装置のリードフレームを示す斜
視図である。
【図5】従来例の半導体装置のリードフレームを示す平
面図である。
【図6】従来例においてL形のリードをプリント基板に
半田付けする様子を示す要部の断面図である。
【符号の説明】
22 半導体装置 24 リードフ
レーム 24a フレーム枠 24b リード 24b1 L形のリード 24b2 外周面 24c タイバー 24d フリー
先端面 24e 補助タイバー 26 外装め
っき 28 プリント基板 30 半田

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 外周部分であるフレーム枠と、このフレ
    ーム枠内で互いに平行に配列された複数個のリードと、
    隣接するリードどうしを一連一体に連結するタイバーと
    から構成されたリードフレームであって、前記各リード
    における長手方向端部の先端面は予めカットされたフリ
    ー先端面として構成されているとともに、そのフリー先
    端面の近傍において隣接するリードの先端部分の側面ど
    うしを補助タイバーで一連一体に連結してあることを特
    徴とする半導体装置のリードフレーム。
JP3153192A 1991-06-25 1991-06-25 半導体装置のリードフレーム Pending JPH053275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3153192A JPH053275A (ja) 1991-06-25 1991-06-25 半導体装置のリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3153192A JPH053275A (ja) 1991-06-25 1991-06-25 半導体装置のリードフレーム

Publications (1)

Publication Number Publication Date
JPH053275A true JPH053275A (ja) 1993-01-08

Family

ID=15557062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3153192A Pending JPH053275A (ja) 1991-06-25 1991-06-25 半導体装置のリードフレーム

Country Status (1)

Country Link
JP (1) JPH053275A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019077874A1 (ja) * 2017-10-19 2019-04-25 株式会社デンソー リードフレーム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208258A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 電子装置の製造方法
JPS63208257A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd リ−ドフレ−ム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208258A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 電子装置の製造方法
JPS63208257A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd リ−ドフレ−ム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019077874A1 (ja) * 2017-10-19 2019-04-25 株式会社デンソー リードフレーム
JP2019075524A (ja) * 2017-10-19 2019-05-16 株式会社デンソー リードフレーム

Similar Documents

Publication Publication Date Title
JP3915794B2 (ja) 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JPH09129779A (ja) 超微細電導極を有する半導体パッケージ
JPH053275A (ja) 半導体装置のリードフレーム
JP2000036621A (ja) 側面型電子部品の電極構造
JPS63250163A (ja) 半導体集積回路装置
JPH06112395A (ja) 混成集積回路装置
JPH05335437A (ja) 半導体装置
JP2991174B2 (ja) 半導体装置用リードフレームおよびその半導体装置の製造方法
JP2774566B2 (ja) 半導体装置のリードフレーム
JP2731584B2 (ja) リードフレーム及びこれを用いた電子部品パッケージの製造方法
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JP2570581B2 (ja) 垂直型表面実装半導体パッケージ
JP3230318B2 (ja) 半導体装置用リードフレーム
JPH087645Y2 (ja) 面実装用icパッケージ
JPH0442934Y2 (ja)
JPH10223822A (ja) 半導体装置
JPH0513011Y2 (ja)
JPS62266859A (ja) 混成集積回路装置
JPH06209065A (ja) 電子部品搭載装置
JPH0214558A (ja) 半導体集積回路装置
JPH11214835A (ja) プリント配線板
JPH04162466A (ja) 半導体装置用リードフレーム
JPH09213856A (ja) 半導体装置
JPH04199739A (ja) 半導体装置用リードフレーム
JPH0582664A (ja) 半導体チツプ搭載基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071101

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081101

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091101

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20101101

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20101101

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111101

LAPS Cancellation because of no payment of annual fees