JPS63208258A - 電子装置の製造方法 - Google Patents

電子装置の製造方法

Info

Publication number
JPS63208258A
JPS63208258A JP4026987A JP4026987A JPS63208258A JP S63208258 A JPS63208258 A JP S63208258A JP 4026987 A JP4026987 A JP 4026987A JP 4026987 A JP4026987 A JP 4026987A JP S63208258 A JPS63208258 A JP S63208258A
Authority
JP
Japan
Prior art keywords
lead
solder plating
electronic device
frame
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4026987A
Other languages
English (en)
Inventor
Sumio Okada
澄夫 岡田
Tomio Yamada
富男 山田
Kazuo Shimizu
一男 清水
Akiro Hoshi
星 彰郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4026987A priority Critical patent/JPS63208258A/ja
Publication of JPS63208258A publication Critical patent/JPS63208258A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置の製造方法、特に、表面実装型パッ
ケージを備えている電子装置の製造方法に関し、例えば
、ガル(Gulf)  ・ウィング(Wing)形のア
ウタリードを有する半導体集積回路装置(以下、ICと
いう。)を製造するのに利用して有効な技術に関する。
〔従来の技術〕
表面実装型パッケージを備えているICとして、ガル・
ウィング形のアウタリードを有するものがある。このI
Cを製造するのに使用されるリードフレームにおいては
、組立作業やパッケージ成形作業における一体性を維持
するとともに、変形を防止するために各アウタリードの
先端は外枠にそれぞれ連結されている。
一方、表面実装型パッケージを備えているICにおいて
は、表面実装時におけるソルダビリティ−を良くさせる
ため、ガル・ウィング形アウタリードにはその表面には
んだめっき処理が施されている。このめっき処理はリー
ドフレームにパッケージが成形された後に実施される。
そして、このめっき処理後、リードフレームにおけるア
ウタリードと外枠との接続部が切断され、アウタリード
のガル・ウィング形状が屈曲成形される。
なお、表面実装型パッケージを述べである例としては、
日経マグロウヒル社「マイクロデバイゼスNo、2J昭
和59年6月11日発行 PL48〜P154、がある
〔発明が解決しようとする問題点〕
このようなガル・ウィング形アウタリードを有する表面
実装型パッケージICにおいては、アウタリードと外枠
との接続部についての切断痕にはんだめっき処理が施さ
れていないため、表面実装時に当該切断痕箇所における
ソルダビリティ−が悪くなり、実装後における接続につ
いての信頼性や外観が低下するという問題点があること
が、本発明者によって明らかにされた。
本発明の目的は、表面実装時におけるソルダビリティ−
を向上させるため、アウタリードの表面実装部にはんだ
めっき被膜が全体にわたって被着されている電子装置を
製造する方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、表面実装型パッケージを備えている電子装置
の製造方法において、はんだめっき処理前にアウタリー
ドを外枠から離しておき、はんだめっき処理工程におい
てアウタリードの実装部全体にはんだめっき被膜が形成
されるようにしたものである。
〔作用〕
前記した手段によれば、アウタリードの表面実装部には
んだめっき処理が全体にわたって施されるため、はんだ
材料がアウタリードの実装部に吸い上がるようになって
全体的かつ均一に付着する。
したがって、実装後における接続についての信頼性や外
観の低下は抑制されることになる。
〔実施例〕
第1図は本発明の一実施例であるIC製造方法にかかる
ガル・ウィング形アウタリードを有する表面実装型パッ
ケージICを示す斜視図、第2図はそれに使用されてい
るリードフレームを示す平面図、第3図および第4図は
その製造途中を示す各模式図、第5図、第6図および第
7図はその作用を説明するための各拡大部分斜視図であ
る。
本実施例において、このICIの製造方法に使用されて
いるリードフレーム2はアウタリード成形以前には第2
図に示されているように構成されている。すなわち、リ
ードフレーム2は中央部に略正方形の空所3が残るよう
に略放射形状に配設されている複数本のインナリード4
と、各インナリード4にそれぞれ一体的に連結されて2
列に並べている複数本のアウタリード5と、隣り合うア
ウタリード5.5間に架設されているダム6と、略四角
形の枠形状に形成され、その対辺のそれぞれに最も外側
のダム6を連設されている外枠7と、空所3に配されて
これよりも若干小さめの略正方形の平盤形状に形成され
ているタブ8と、外枠7から突設されてタブ8を吊持し
ているタブ吊りリード9とを備えている。
そして、このリードフレーム2において、各アウタリー
ド5の先端は外枠7から離されて開放構造に構成されて
いる。また、各ダム6はパッケージ成形時にダム6に作
用する成形材料による押し出し力を支持し得るように充
分幅広に構成されている。リードフレーム2は打ち抜き
プレス加工により形成される。そこで、例えば、ダム6
を打ち抜くプレス金型の刃を所望の強度が得られる幅寸
法に形成させておくことにより、幅広のダム6はリード
フレーム2の打ち抜き加工と同時に形成される。
タブ8上には集積回路を作り込まれたペレット12が適
当な手段によりボンディングされており、ペレット12
の電極バンド(図示せず)には各インナリード4との間
にワイヤ13がそれぞれボンディングされている。ペレ
ット12の集積回路は電極パッド、ワイヤ13、インナ
リード4およびアウタリード5を介して電気的に外部に
引き出されるようになっている。
次に、このように構成されたリードフレームを使用した
ガル・ウィング形アウタリードを有する表面実装型パッ
ケージICの製造方法並びにその作用を説明する。
前記のように構成されてペレット12が搭載されたリー
ドフレーム2にはパッケージ14が、第3図に示されて
いるように、トランスファ成形装置15により成形材料
として樹脂を使用して略長方形の平盤形状に一体成形さ
れ、このパッケージ14により前記リードフレーム2の
一部、ペレット12、ワイヤ13およびタブ8が非気密
封止される。すなわち、タブ8等以外のアウタリード群
はパッケージ14の2側面からそれぞれ突出されている
このパッケージ成形作業中、各ダム6にはそれらを外側
に押し出そうとする力がキャビティー内に圧送された樹
脂により付勢されるが、ダム6は充分幅広に構成されて
いるため、ダム6が押し出し力によって変形されること
は防止される。
そして、万一、ダムが変形された場合にはそれに一体的
に連結されているアウタリードおよびインナリードも追
従して変形されることにより、ボンディングワイヤの短
絡や断線等の二次的障害が発生するが、本実施例におい
ては、ダム6の変形が防止されるため、このような障害
の発生は未然に回避されることになる。
その後、パッケージ14が成形されたリードフレーム2
には予備はんだめっき被膜17が、第4図に示されてい
るように電解めっき処理装置16を使用することにより
、パッケージ14から突出した部分の表面に全体にわた
って形成される。このとき、アウタリード5ばその先端
が外枠7がら離れているため、先端部全体にわたっては
んだめっき被膜17を被着されることになる。
そして、リードフレーム2は外枠7およびダム6をそれ
ぞれ切り落とされるとともに、アウタリード5群をパッ
ケージ14の外部において下方に屈曲され、かつ水平方
向に屈曲されることにより、第5図に示されているよう
に所謂ガル・ウィング形状に形成される。
次に、前記のようにして製造されたICIの使用方法並
びに作用を説明する。
第1図に示されているように、ICIは配線基板21上
に、その基板21に配線されて形成された各ランドパッ
ド22に各アウタリード5の表面実装部としての先端部
が整合するように配されて搭載されるとともに、第7図
に示されているようにランドバンド22とアウタリード
5との間をはんだ付は処理される。このばんだ付は部2
3により、ICIは配線基板21に電気的かつ機械的に
接続されて表面実装された状態になる。
ところで、アウタリードの先端が外枠に接続されている
リードフレームが使用された場合、はんだめっき処理後
に切断が実施されるため、第6図に示されているように
、アウタリードの先端部における外務との切断痕(切り
口) 18の表面にはんだめっき被膜17が被着されて
いないことになる。そして、切断痕18にはんだめっき
被膜17が被着されていないと、ランドパッド22から
のはんだ材料の吸い上がりが悪くなるため、切断痕18
にははんだ付は部23゛が部分的に形成されないことが
ある。
このように、はんだ付は部がアウタリード先端部におい
て全体にわたって適正に形成されない場合、実装後にお
けるはんだ付は部23°が部分的に欠損された形態にな
るため、外観が悪くなるばかりでなく、電気的かつ機械
的接続性能の低下が招来される。
しかし、本実施例においては、アウタリード5の先端は
外枠7から予め離されているため、前述したようにはん
だめっき被膜17は先端部の全体にわたって被着されて
いることになり、その結果、第7図に示されているよう
に、はんだ付は部23が全体にわたって均一に形成され
ることになる。
すなわち、アウタリード5の先端部全体にはんだめっき
被膜17が形成されているため、はんだ材料はその表面
に効果的に吸い上がって表面張力で肥大化し、互いに架
橋することになる。
前記実施例によれば次の効果が得られる。
+11  リードフレームにおいてはんだめっき処理前
にアウタリードの先端を外枠から切り離しておくことに
より、アウタリードの表面実装部にはんだめっき被膜を
全体にわたって被着させることができるため、表面実装
時にランドパッドとの間でアウタリード表面実装部には
んだ付は部を全体的に、かつ均一に形成させることがで
きるため、表面実装後における接続の信頼性や外観性能
を高めることができる。
(2)ダムを幅広に形成することにより、パッケージ成
形時に成形材料による押し出し力に抗してダムを支持す
ることができるため、パッケージ成形時におけるダムの
変形、およびこれに伴うインナリードやアウタリードの
変形を防止することができる。
(3)  ダムの変形およびインナリードやアウタリー
ドの変形を防止することにより、パッケージの成形を適
正に実施することができるとともに、ボンディングワイ
ヤの短絡や断線等の発生を防止することができる。
(4)  ダムを幅広に形成しておくだけでパッケージ
成形時における変形を防止することができるため、生産
性ないしは作業性の低下を回避することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を進段しない範囲で種々変更可能
であることはいうまでもない。
例えば、パッケージ成形時においてダムの変形を防止す
る手段としては、ダムを幅広に形成して成る構造を使用
するに限らず、ダムに支持片をパッケージ成形時におけ
る成形材料による押し出し力に抗するように連結して成
る構造等を使用してもよい。
アウタリードの先端部はパッケージ成形以前から開放構
造にリードフレームにおいて予め形成しておく必要はな
く、パッケージ成形後、はんだめっき処理前に、アウタ
リードの先端部を外枠から切り離す工程を専用的に介在
させてもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるガル・ウィング形リ
ードを有する表面実装型パッケージICを製造するのに
適用した場合について説明したが、それに限定されるも
のではなく、Jベント形リードやビーム形リードを有す
る表面実装型ICや、その他の表面実装型の電子装置を
製造する方法全般に適用することができる。
(発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
リードフレームにおいてはんだめっき処理前にアウタリ
ードの先端を外枠から切り離しておくことにより、アウ
タリードの表面実装部にはんだめっき被膜を全体にわた
って被着させることができるため、表面実装時にランド
パッドとの間でアウタリード表面実装部にはんだ付は部
を全体的に、かつ均一に形成させることができるため、
表面実装後における接続の信頼性や外観性能を高めるこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるrc製造方法にかかる
ガル・ウィング形アウタリードを有する表面実装型パッ
ケージICを示す斜視図、第2図はそれに使用されてい
るリードフレームを示す平面図、 第3図および第4図はその製造途中を示す各模式図、 第5図、第6図および第7図はその作用を説明するため
の各部分斜視図である。 1・・・IC(電子装置)、2・・・リードフレーム、
3・・・空所、4・・・インナリード、5・・・アウタ
リード、6・・・ダム、7・・・外枠、8・・・クプ、
9・・・タブ吊りリード、12・・・ペレット、13・
・・ボンディングヮイヤ、14・・・パッケージ、15
・・・トランスファ成形装置、16・・・電解めっき処
理装置、17・・・はんだめっき被膜、18・・・切断
痕、21・・・配線基板、22・・・ランドパッド、2
3・・・はんだ付は部。

Claims (1)

  1. 【特許請求の範囲】 1、アウタリードの表面実装部にはんだめっき被膜が全
    体的に被着されている表面実装型パッケージを備えてい
    る電子装置の製造方法であって、はんだめっき処理前に
    アウタリードがリードフレームの外枠から離れた開放構
    造に構成されていることを特徴とする電子装置の製造方
    法。 2、アウタリードは、リードフレームの成形時に外枠か
    ら離されていることを特徴とする特許請求の範囲第1項
    記載の電子装置の製造方法。 3、隣り合うアウタリード間に架設されたダムが、パッ
    ケージ成形時における成形材料による押し出し力に抗す
    るように幅広に形成されていることを特徴とする特許請
    求の範囲第2項記載の電子装置の製造方法。 4、アウタリードが、パッケージ成形後、はんだめっき
    処理前に外枠との接続部を切断されて開放構造に構成さ
    れることを特徴とする特許請求の範囲第1項記載の電子
    装置の製造方法。
JP4026987A 1987-02-25 1987-02-25 電子装置の製造方法 Pending JPS63208258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4026987A JPS63208258A (ja) 1987-02-25 1987-02-25 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4026987A JPS63208258A (ja) 1987-02-25 1987-02-25 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63208258A true JPS63208258A (ja) 1988-08-29

Family

ID=12575921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4026987A Pending JPS63208258A (ja) 1987-02-25 1987-02-25 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63208258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053275A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 半導体装置のリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053275A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 半導体装置のリードフレーム

Similar Documents

Publication Publication Date Title
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2009152620A (ja) 半導体装置
JPH11354705A (ja) 半導体装置及び半導体装置の製造方法
KR20000048011A (ko) 반도체 장치
JP2003282809A (ja) 半導体装置およびその製造方法
US20040084757A1 (en) Micro leadframe package having oblique etching
JP3250900B2 (ja) 半導体装置及びその製造方法及びリードフレーム
JPS63208258A (ja) 電子装置の製造方法
JPS63208257A (ja) リ−ドフレ−ム
GB2247988A (en) Lead frame for semiconductor device
JPS63239851A (ja) 電子装置
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JP3214619B2 (ja) 半導体パッケージの製造方法
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
JPS63208256A (ja) 電子装置
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JPS62198143A (ja) リ−ドフレ−ム
KR100493038B1 (ko) 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JP4311294B2 (ja) 電子装置およびその製造方法