JPS63239851A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS63239851A JPS63239851A JP7144487A JP7144487A JPS63239851A JP S63239851 A JPS63239851 A JP S63239851A JP 7144487 A JP7144487 A JP 7144487A JP 7144487 A JP7144487 A JP 7144487A JP S63239851 A JPS63239851 A JP S63239851A
- Authority
- JP
- Japan
- Prior art keywords
- outer lead
- lead
- leads
- land pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 abstract description 14
- 239000000463 material Substances 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 2
- 238000005476 soldering Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電子装置、特に、表面実装型パフケージを備
えている電子装置に関し、例えば、ガル(Qull)・
ウィング(Wing)形のアウタリードを有する半導体
集積回路装置(以下、ICという、)に利用して有効な
技術に関する。
えている電子装置に関し、例えば、ガル(Qull)・
ウィング(Wing)形のアウタリードを有する半導体
集積回路装置(以下、ICという、)に利用して有効な
技術に関する。
表面実装型パッケージを備えているICとして、ガル・
ウィング形のアウタリードを有するものがあり、表面実
装密度を高めるため、このガル・ウィンド形アウタリー
ドを有するICにおいてはアウタリードのピッチ寸法が
縮小化される傾向にある。これに対応して、このICが
実装される配線基板においては、隣り合うリード間にお
ける橋絡不良を防止するため、ランドパッドのピンチ寸
法および幅寸法が縮小化されている。
ウィング形のアウタリードを有するものがあり、表面実
装密度を高めるため、このガル・ウィンド形アウタリー
ドを有するICにおいてはアウタリードのピッチ寸法が
縮小化される傾向にある。これに対応して、このICが
実装される配線基板においては、隣り合うリード間にお
ける橋絡不良を防止するため、ランドパッドのピンチ寸
法および幅寸法が縮小化されている。
なお、表面実装型パッケージを述べである例としては、
日経マグロウヒル社[マイクロデバイセスNO,2J昭
和59年6月11日発行 PL48〜P154、がある
。
日経マグロウヒル社[マイクロデバイセスNO,2J昭
和59年6月11日発行 PL48〜P154、がある
。
このようにピッチ寸法が縮小化されたアウタリ−ドを有
する表面実装型パッケージICにおいては、アウタリー
ド幅とランドパッド幅との差が減少するため、表面実装
時にはんだ材料がぬれ上がる領域が小さくなり、実装後
における接続についての信頼性や外観が低下するという
問題点があることが、本発明者によって明らかにされた
。
する表面実装型パッケージICにおいては、アウタリー
ド幅とランドパッド幅との差が減少するため、表面実装
時にはんだ材料がぬれ上がる領域が小さくなり、実装後
における接続についての信頼性や外観が低下するという
問題点があることが、本発明者によって明らかにされた
。
本発明の目的は、表面実装におけるアウタリードのソル
ダビリティ−を向上させることができる電子装置を提供
することにある。
ダビリティ−を向上させることができる電子装置を提供
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
を説明すれば、次の通りである。
すなわち、表面実装型パフケージを備えている電子装置
において、各リードをそのアウタリードのランドパッド
との接触面の面積がアウタリードの横断面面積よりも小
さくなるように構成したものである。
において、各リードをそのアウタリードのランドパッド
との接触面の面積がアウタリードの横断面面積よりも小
さくなるように構成したものである。
前記した手段によれば、アウタリードのランドパッドと
の接触面の面積がアウタリードの断面面積よりも小さく
形成されているため、ランドパッドの幅がアウタリード
の幅に対応して狭く形成されていても、表面実装時にお
いて、そのランドパッドの脇にアウタリード側面が対向
することになり、その結果、はんだ材料がアウタリード
の側面に吸い上がるようになって効果的に付着する。し
たがって、実装後におけるはんだ接続についての信頼性
や外観の低下は抑制されることになる。
の接触面の面積がアウタリードの断面面積よりも小さく
形成されているため、ランドパッドの幅がアウタリード
の幅に対応して狭く形成されていても、表面実装時にお
いて、そのランドパッドの脇にアウタリード側面が対向
することになり、その結果、はんだ材料がアウタリード
の側面に吸い上がるようになって効果的に付着する。し
たがって、実装後におけるはんだ接続についての信頼性
や外観の低下は抑制されることになる。
第1図は本発明の一実施例であるガル・ウィング形アウ
タリードを有する表面実装型パッケージICを示す斜視
図、第2図はそれに使用されているリードフレームを示
す平面図、第3図は第2図の■部を示す拡大部分斜視図
、第4図、第5図および第6図はその作用を説明するた
めの各部分斜視図である。
タリードを有する表面実装型パッケージICを示す斜視
図、第2図はそれに使用されているリードフレームを示
す平面図、第3図は第2図の■部を示す拡大部分斜視図
、第4図、第5図および第6図はその作用を説明するた
めの各部分斜視図である。
本実施例において、■C1はリードフレーム2を備えて
おり、リードフレーム2はアウタリード成形以前には第
2図に示されているように構成されている。すなわち、
リードフレーム2は中央部に略正方形の空所3が残るよ
うに略放射形状に配設されている複数本のインナリード
4と、各インナリード4にそれぞれ一体的に連設されて
2列に並べられている複数本のアウタリード5と、隣り
合うアウタリード5.5間に架設されているダム6と、
略四角形の枠形状に形成され、その対辺のそれぞれにア
ウタリード5群を連設されている外枠7と、空所3に配
されてこれよりも若干小さめの略正方形の平盤形状に形
成されているタブ8と、外枠7から突設されてタブ8を
吊持しているタブ吊りリード9とを備えている。
おり、リードフレーム2はアウタリード成形以前には第
2図に示されているように構成されている。すなわち、
リードフレーム2は中央部に略正方形の空所3が残るよ
うに略放射形状に配設されている複数本のインナリード
4と、各インナリード4にそれぞれ一体的に連設されて
2列に並べられている複数本のアウタリード5と、隣り
合うアウタリード5.5間に架設されているダム6と、
略四角形の枠形状に形成され、その対辺のそれぞれにア
ウタリード5群を連設されている外枠7と、空所3に配
されてこれよりも若干小さめの略正方形の平盤形状に形
成されているタブ8と、外枠7から突設されてタブ8を
吊持しているタブ吊りリード9とを備えている。
各アウタリード5における外枠7との接続部付近には切
欠部11が一対、アウタリード5の両側端辺にそれぞれ
配されて略直角三角形状に切設されており、この切欠部
11.11によりアウタリード5の先端部はそのランド
パッドとの接触面10の幅が狭くなる断面略台形形状に
形成されている。リードフレーム2は打ち抜きプレス加
工により形成される。そこで、例えば、アウタリード5
および外枠7を打ち抜くプレス金型の刃を切欠部11に
対応する所望の形状に形成させておくことにより、切欠
部11はタブ8の打ち抜き加工と同時に形成される。ま
た、アウタリード5および外枠7の接続部付近にエツチ
ング加工を施しても切欠部11を形成することができる
。
欠部11が一対、アウタリード5の両側端辺にそれぞれ
配されて略直角三角形状に切設されており、この切欠部
11.11によりアウタリード5の先端部はそのランド
パッドとの接触面10の幅が狭くなる断面略台形形状に
形成されている。リードフレーム2は打ち抜きプレス加
工により形成される。そこで、例えば、アウタリード5
および外枠7を打ち抜くプレス金型の刃を切欠部11に
対応する所望の形状に形成させておくことにより、切欠
部11はタブ8の打ち抜き加工と同時に形成される。ま
た、アウタリード5および外枠7の接続部付近にエツチ
ング加工を施しても切欠部11を形成することができる
。
タブ8上には集積回路を作り込まれたベレット12が適
当な手段によりボンディングされており、ペレット12
の電極パッド(図示せず)には各インナリード4との間
にワイヤ13がそれぞれボンディングされている。ベレ
ット12の集積回路は電極パッド、ワイヤ13、インナ
リード4およびアウタリード5を介して電気的に外部に
引き出されるようになっている。
当な手段によりボンディングされており、ペレット12
の電極パッド(図示せず)には各インナリード4との間
にワイヤ13がそれぞれボンディングされている。ベレ
ット12の集積回路は電極パッド、ワイヤ13、インナ
リード4およびアウタリード5を介して電気的に外部に
引き出されるようになっている。
そして、このように構成されてペレット12が搭載され
たリードフレーム2にはパッケージ14が、トランスフ
ァ成形装置により成形材料として樹脂を使用して略長方
形の平盤形状に一体成形され、このパフケージ14によ
り前記リードフレーム2の一部、ペレット12、ワイヤ
13およびタブ8が非気密封止される。すなわち、27
8等以外のアウタリード5群はパッケージ14の2側面
からそれぞれ突出されている。
たリードフレーム2にはパッケージ14が、トランスフ
ァ成形装置により成形材料として樹脂を使用して略長方
形の平盤形状に一体成形され、このパフケージ14によ
り前記リードフレーム2の一部、ペレット12、ワイヤ
13およびタブ8が非気密封止される。すなわち、27
8等以外のアウタリード5群はパッケージ14の2側面
からそれぞれ突出されている。
その後、パンケージ14が成形されたリードフレーム2
には予備はんだめっき被膜15が、電解めっき処理装置
を使用することにより、パッケージ14から突出した部
分の表面に全体にわたって形成される。
には予備はんだめっき被膜15が、電解めっき処理装置
を使用することにより、パッケージ14から突出した部
分の表面に全体にわたって形成される。
そして、リードフレーム2はアウタリード5と外枠7と
の接続部、およびダム6をそれぞれ切断されるとともに
、アウタリード5群をパッケージ14の外部において下
方に屈曲され、かつ、水平外方向に屈曲されることによ
り、第4図に示されているように所謂ガル・ウィング形
状に形成される。このとき、アウタリード5と外枠7と
の接続部にはリードフレームの素材が切断痕(切り口)
18として露出するため、この切断痕18の表面にはは
んだ被膜17が被着されていないことにな次ぎに、前記
のようにして製造されたIC1の使用方法並びに作用を
説明する。
の接続部、およびダム6をそれぞれ切断されるとともに
、アウタリード5群をパッケージ14の外部において下
方に屈曲され、かつ、水平外方向に屈曲されることによ
り、第4図に示されているように所謂ガル・ウィング形
状に形成される。このとき、アウタリード5と外枠7と
の接続部にはリードフレームの素材が切断痕(切り口)
18として露出するため、この切断痕18の表面にはは
んだ被膜17が被着されていないことにな次ぎに、前記
のようにして製造されたIC1の使用方法並びに作用を
説明する。
第1図に示されているように、rClは配線基板21上
に、その基板21に配線されて形成された各ランドパッ
ド22に各アウタリード5が整合するように配されて搭
載されるとともに、第5図に示されているようにランド
パッド22とアウタリード5との間をはんだ付は処理さ
れる。このはんだ付は部23により、ICIは配線基板
21に電気的かつ機械的に接続されて表面実装された状
態になる。
に、その基板21に配線されて形成された各ランドパッ
ド22に各アウタリード5が整合するように配されて搭
載されるとともに、第5図に示されているようにランド
パッド22とアウタリード5との間をはんだ付は処理さ
れる。このはんだ付は部23により、ICIは配線基板
21に電気的かつ機械的に接続されて表面実装された状
態になる。
ところで、第6図に示されているように、アウタリード
の先端部における断面形状が四角形に形成されていた場
合、高密度実装の要求により、アウタリードおよびラン
ドパッドにおける幅およびピッチの寸法が縮小化される
と、アウタリードの接触面幅とランドバンドの全体幅の
差しが小さくなってはんだ付は代が小さくなるため、ラ
ンドパッド22からのはんだ材料の吸い上がりが悪くな
り、はんだ付は部23゛ において部分的に形成されな
い部分が発生したり、はんだ付は部23°の厚さが薄く
なったりすることがある。
の先端部における断面形状が四角形に形成されていた場
合、高密度実装の要求により、アウタリードおよびラン
ドパッドにおける幅およびピッチの寸法が縮小化される
と、アウタリードの接触面幅とランドバンドの全体幅の
差しが小さくなってはんだ付は代が小さくなるため、ラ
ンドパッド22からのはんだ材料の吸い上がりが悪くな
り、はんだ付は部23゛ において部分的に形成されな
い部分が発生したり、はんだ付は部23°の厚さが薄く
なったりすることがある。
このように、はんだ付は部がアウタリード先端部におい
て全体にわたって適正に形成されない場合、実装後にお
けるはんだ付は部23°が部分的に欠損された形態にな
るため、外観が悪くなるばかりでなく、電気的かつ機械
的接続性能の低下が招来される。
て全体にわたって適正に形成されない場合、実装後にお
けるはんだ付は部23°が部分的に欠損された形態にな
るため、外観が悪くなるばかりでなく、電気的かつ機械
的接続性能の低下が招来される。
しかし、本実施例においては、アウタリード5における
ランドパッド22との接触面部の幅はアウタリード5の
全体幅よりも小さく構成されているため、アウタリード
5とランドパッド22との幅の差が小さいにもかかわら
ず、第5図に示されているように、はんだ付は部23は
全体にわたって厚く、かつ均一に形成されることになる
。すなわち、アウタリード5の両側面に切設された切欠
部11はランドパッド22の上面に対向するように開先
されており、その表面に哄はんだめっき被膜15がそれ
ぞれ形成されているため、ランドパッド22における接
触面10の両脇のはんだ材料はその切欠部11の表面に
効果的に吸い上がって表面張力で肥大化し、きわめて厚
い層のはんだ付は部23を構成することになる。
ランドパッド22との接触面部の幅はアウタリード5の
全体幅よりも小さく構成されているため、アウタリード
5とランドパッド22との幅の差が小さいにもかかわら
ず、第5図に示されているように、はんだ付は部23は
全体にわたって厚く、かつ均一に形成されることになる
。すなわち、アウタリード5の両側面に切設された切欠
部11はランドパッド22の上面に対向するように開先
されており、その表面に哄はんだめっき被膜15がそれ
ぞれ形成されているため、ランドパッド22における接
触面10の両脇のはんだ材料はその切欠部11の表面に
効果的に吸い上がって表面張力で肥大化し、きわめて厚
い層のはんだ付は部23を構成することになる。
前記実施例によれば次の効果が得られる。
(1) アウタリードにおけるランドパッドとの接触
面の面積をアウタリードの横断面面積よりも小さく形成
することにより、アウタリードとランドパッドとの幅の
差が小さくなった場合でも表面実装時にランドバンドと
の間でアウタリード先端部にはんだ付は部を厚くかつ均
一に形成させることができるため、表面実装後における
接続の信頼性や外観性能を高めることができる。
面の面積をアウタリードの横断面面積よりも小さく形成
することにより、アウタリードとランドパッドとの幅の
差が小さくなった場合でも表面実装時にランドバンドと
の間でアウタリード先端部にはんだ付は部を厚くかつ均
一に形成させることができるため、表面実装後における
接続の信頼性や外観性能を高めることができる。
(2) アウタリードとランドパッドの幅およびピン
チの縮小化を促進させることができるため、高密度実装
を一層促進させることができる。
チの縮小化を促進させることができるため、高密度実装
を一層促進させることができる。
(3)パンケージの成形時およびはんだめっき処理時に
おいて、アウタリードは外枠に接続部によって連結され
ているため、一体性および剛性を維持することになり、
生産性ないしは作業性の低下を回避することができる。
おいて、アウタリードは外枠に接続部によって連結され
ているため、一体性および剛性を維持することになり、
生産性ないしは作業性の低下を回避することができる。
(4) リードフレームのアウタリード側面に切欠部
を切設しておくことにより、ランドパッドとの接触面の
面積をアウタリードの横断面面積よりも小さく形成する
ことができるため、生産性ないしは作業性の低下を招く
ことなしに、表面実装時におけるソルダビリティ−を高
めることができる。
を切設しておくことにより、ランドパッドとの接触面の
面積をアウタリードの横断面面積よりも小さく形成する
ことができるため、生産性ないしは作業性の低下を招く
ことなしに、表面実装時におけるソルダビリティ−を高
めることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、アウタリードにおけるランドバンドとの接触面
を小さくする手段はアウタリードの両側端辺に略直角三
角形の切欠部をそれぞれ配して成る構造を使用するに限
らず、第7図、第8図、第9図、第10図および第11
図に示されているように構成してもよい。
を小さくする手段はアウタリードの両側端辺に略直角三
角形の切欠部をそれぞれ配して成る構造を使用するに限
らず、第7図、第8図、第9図、第10図および第11
図に示されているように構成してもよい。
第7図において、アウタリード5Aの両側面には三角形
形状の切欠部11Aがアラタリー3ド5Aの断面形状が
略正三角形形状になるように幅一杯に切設されている。
形状の切欠部11Aがアラタリー3ド5Aの断面形状が
略正三角形形状になるように幅一杯に切設されている。
第8図において、アウタリード5Bの両側面には円弧形
状の切欠部11Bがアウタリード5Bの断面形状が略半
円形状になるように切設されている。
状の切欠部11Bがアウタリード5Bの断面形状が略半
円形状になるように切設されている。
第9図において、アウタリード5Cの両側面には正方形
形状の切欠部11Cがアウタリード5Cの断面形状が逆
ハ字形状になるように切設されている。
形状の切欠部11Cがアウタリード5Cの断面形状が逆
ハ字形状になるように切設されている。
第10図において、アウタリード5Dはランドパッド2
2側が凸側となるように弯曲成形されている。
2側が凸側となるように弯曲成形されている。
第11図において、アウタリード5Eはその側面がラン
ドパッド接触面になるように捩り変形されている。この
場合、アウタリード5の横断面面積は捩り部位よりも基
端帯りに求められることになる。
ドパッド接触面になるように捩り変形されている。この
場合、アウタリード5の横断面面積は捩り部位よりも基
端帯りに求められることになる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野、であるガル・ウィング形
リードを有する表面実装型パッケージICに適用した場
合について説明したが、それに限定されるものではなく
、Jベント形リードやビーム形リードを有する表面実装
型パッケージICや、その他の表面実装型の電子装置全
般に適用することができる。
をその背景となった利用分野、であるガル・ウィング形
リードを有する表面実装型パッケージICに適用した場
合について説明したが、それに限定されるものではなく
、Jベント形リードやビーム形リードを有する表面実装
型パッケージICや、その他の表面実装型の電子装置全
般に適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
て得られる効果を簡単に説明すれば、次の通りである。
アウタリードのランドパッドとの接触面の面積をアウタ
リードの横断面面積よりも小さく形成することにより、
アウタリードとランドパッドとの幅の差が小さくなった
場合でも表面実装時にランドパッドとの間でアウタリー
、ド先端部にはんだ付は部を厚くかつ均一に形成させる
ことができるため、表面実装後における接続の信頼性や
外観性能を高めることができるとともに、アウタリード
とランドパッドの幅およびと・ノチ寸法の縮小化を促進
させることにより高密度実装を実現することができる。
リードの横断面面積よりも小さく形成することにより、
アウタリードとランドパッドとの幅の差が小さくなった
場合でも表面実装時にランドパッドとの間でアウタリー
、ド先端部にはんだ付は部を厚くかつ均一に形成させる
ことができるため、表面実装後における接続の信頼性や
外観性能を高めることができるとともに、アウタリード
とランドパッドの幅およびと・ノチ寸法の縮小化を促進
させることにより高密度実装を実現することができる。
第1図は本発明の一実施例であるガル・ウィング形アウ
タリードを有する表面実装型パッケージtCを示す斜視
図、 第2図はそれに使用されているリードフレームを示す平
面図、 第3図は第2図の■部を示す拡大部分斜視図、第4図、
第5図および第6図はその作用を説明するための各部分
斜視図、 第7図、第8図、第9図、第1O図および第11図は変
形例を示す各拡大部分断面図である。 1・・・IC(電子装置)、2・・・リードフレーム、
3・・・空所、4・・・インナリード、5〜5E・・・
アウタリード、6・・・ダム、7・・・外枠、8・・・
タブ、9・・・タブ吊りリード、10・・・ランドパッ
ドとの接触面、11、IIA、IIB、IIC・・・切
欠部、12・・・ペレフト、13・・・ボンディングワ
イヤ、14・・・パッケージ、15・・・はんだめっき
被膜、2]・・・配線基板、22・・・ランドパッド、
23・・・はんだ′付は部。 第 1 図 ヱ r4 /−IC<5子長下) 2−リーY°フレーZ・ /Z−ヘーμ、・lト 23−1dん1て=゛イー1−人11ツ15第2図
タリードを有する表面実装型パッケージtCを示す斜視
図、 第2図はそれに使用されているリードフレームを示す平
面図、 第3図は第2図の■部を示す拡大部分斜視図、第4図、
第5図および第6図はその作用を説明するための各部分
斜視図、 第7図、第8図、第9図、第1O図および第11図は変
形例を示す各拡大部分断面図である。 1・・・IC(電子装置)、2・・・リードフレーム、
3・・・空所、4・・・インナリード、5〜5E・・・
アウタリード、6・・・ダム、7・・・外枠、8・・・
タブ、9・・・タブ吊りリード、10・・・ランドパッ
ドとの接触面、11、IIA、IIB、IIC・・・切
欠部、12・・・ペレフト、13・・・ボンディングワ
イヤ、14・・・パッケージ、15・・・はんだめっき
被膜、2]・・・配線基板、22・・・ランドパッド、
23・・・はんだ′付は部。 第 1 図 ヱ r4 /−IC<5子長下) 2−リーY°フレーZ・ /Z−ヘーμ、・lト 23−1dん1て=゛イー1−人11ツ15第2図
Claims (1)
- 【特許請求の範囲】 1、表面実装型パッケージを備えている電子装置であっ
て、各リードがそのアウタリードにおけるランドパッド
との接触面の面積がアウタリードの横断面面積よりも小
さくなるように構成されていることを特徴とする電子装
置。 2、各リードが、アウタリードの側面に切欠部を形成さ
れることによりランドパッド接触面の面積を小さく構成
されていることを特徴とする特許請求の範囲第1項記載
の電子装置。 3、各リードが、アウタリードを弯曲されることにより
ランドパッド接触面の面積を小さく構成されていること
を特徴とする特許請求の範囲第1項記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7144487A JPS63239851A (ja) | 1987-03-27 | 1987-03-27 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7144487A JPS63239851A (ja) | 1987-03-27 | 1987-03-27 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63239851A true JPS63239851A (ja) | 1988-10-05 |
Family
ID=13460722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7144487A Pending JPS63239851A (ja) | 1987-03-27 | 1987-03-27 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63239851A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01164673U (ja) * | 1988-05-07 | 1989-11-16 | ||
EP1005085A3 (en) * | 1998-11-19 | 2000-12-13 | Matsushita Electronics Corporation | Resin-encapsulated electronic device |
-
1987
- 1987-03-27 JP JP7144487A patent/JPS63239851A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01164673U (ja) * | 1988-05-07 | 1989-11-16 | ||
EP1005085A3 (en) * | 1998-11-19 | 2000-12-13 | Matsushita Electronics Corporation | Resin-encapsulated electronic device |
US6504097B2 (en) | 1998-11-19 | 2003-01-07 | Matsushita Electric Industrial Co., Ltd. | Electronic device |
EP1276150A3 (en) * | 1998-11-19 | 2003-10-08 | Matsushita Electric Industrial Co., Ltd. | Resin-encapsulated electronic device |
US6779264B2 (en) | 1998-11-19 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3710633B2 (ja) | 半導体集積回路装置 | |
US5895969A (en) | Thin type semiconductor device, module structure using the device and method of mounting the device on board | |
US6670220B2 (en) | Semiconductor device and manufacture method of that | |
US20020119603A1 (en) | Semiconductor device and method of manufacturing same | |
US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
JP2006294809A (ja) | 半導体装置 | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
JP2003282809A (ja) | 半導体装置およびその製造方法 | |
US20040084757A1 (en) | Micro leadframe package having oblique etching | |
JP2000114295A (ja) | 半導体装置の製造方法 | |
JPS63239851A (ja) | 電子装置 | |
KR950034696A (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
JP2539432B2 (ja) | 樹脂封止型半導体装置 | |
JP2004235217A (ja) | 半導体装置及び電子装置の製造方法 | |
JP3214619B2 (ja) | 半導体パッケージの製造方法 | |
JPS63208257A (ja) | リ−ドフレ−ム | |
JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
JPS63208258A (ja) | 電子装置の製造方法 | |
JPS63208256A (ja) | 電子装置 | |
JPH01128456A (ja) | 面実装型半導体デバイスおよびリードフレーム | |
JP3230318B2 (ja) | 半導体装置用リードフレーム | |
JP2516394Y2 (ja) | 半導体装置 | |
JPS622560A (ja) | 樹脂封止型半導体装置 | |
JPS6342860B2 (ja) | ||
JPH011265A (ja) | リ−ドフレ−ム |