JPS61131494A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS61131494A JPS61131494A JP25161684A JP25161684A JPS61131494A JP S61131494 A JPS61131494 A JP S61131494A JP 25161684 A JP25161684 A JP 25161684A JP 25161684 A JP25161684 A JP 25161684A JP S61131494 A JPS61131494 A JP S61131494A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrodes
- printed circuit
- protruding
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、部品のチップ化及び自動マウント化に適した
小型部品用回路基板に関し、より具体的には、複数の回
路素子（抵抗器、コンデンサ、半導体など）から成る小
型回路部品をチップ化し、プリント基板への半田付を容
易化した、新規な回 −路基板構造に関する。
小型部品用回路基板に関し、より具体的には、複数の回
路素子（抵抗器、コンデンサ、半導体など）から成る小
型回路部品をチップ化し、プリント基板への半田付を容
易化した、新規な回 −路基板構造に関する。
特に、プリント基板の高密度配線パターンに対応できる
集積回路（抵抗アレーを含む）等の小型部品用回路基板
である。
集積回路（抵抗アレーを含む）等の小型部品用回路基板
である。
従来の技術
近年、機器の小型化が要望され、電子部品のチップ化が
行なわれている。電子機器を小型化するために、回路部
品の小型化及び高密度実装が図られるが、これらは共に
１、回路部品をプリント板に半田付する際の作業性、信
号取出し用電極及び半田が一定の空間を占有すること、
並びに、電極間の半田ショート等の問題によって制限さ
れている。
行なわれている。電子機器を小型化するために、回路部
品の小型化及び高密度実装が図られるが、これらは共に
１、回路部品をプリント板に半田付する際の作業性、信
号取出し用電極及び半田が一定の空間を占有すること、
並びに、電極間の半田ショート等の問題によって制限さ
れている。
特に抵抗、コンデンサなどの単体チップ部品は−対の対
抗電極を具備し、その７Ｆ２極は互いに一定距離を隔て
ているため、ウェーブソルダーによる電極間の半田ショ
ートもなくプリント基板へのマウント半田付が可能であ
る。しかし、多端子を有する集積回路や抵抗アレーのチ
ップ製品は、隣接型１ｉ１１１が狭くリフロー半田付や
ウェーブ半田付時に電極間で半田ショートし易く、また
半田付用取出し端子を必要とするため、高密度実装の妨
げとなり、最終的には、半田付の作業性の悪さも加わっ
て、電子機器のコストアップとなる。
抗電極を具備し、その７Ｆ２極は互いに一定距離を隔て
ているため、ウェーブソルダーによる電極間の半田ショ
ートもなくプリント基板へのマウント半田付が可能であ
る。しかし、多端子を有する集積回路や抵抗アレーのチ
ップ製品は、隣接型１ｉ１１１が狭くリフロー半田付や
ウェーブ半田付時に電極間で半田ショートし易く、また
半田付用取出し端子を必要とするため、高密度実装の妨
げとなり、最終的には、半田付の作業性の悪さも加わっ
て、電子機器のコストアップとなる。
発明が―決Ｃようとする問題点
その従来例を第１図及び第２図を用いて説明する。第１
図の矩形型回路基板の側面に取出し用各電極を形成し、
底面をプリント基板上にマウントし、半田付を行なうと
、隣接電極間で半田ショートし、回路機能を果たずこと
ができない。また第２図のＳＯパッケージ型取出し端子
部骨品は、端子装備に伴う材料コストアップと、プリン
ト基板への半田取付占有面積を大きく必要とするなどの
欠点を有する。
図の矩形型回路基板の側面に取出し用各電極を形成し、
底面をプリント基板上にマウントし、半田付を行なうと
、隣接電極間で半田ショートし、回路機能を果たずこと
ができない。また第２図のＳＯパッケージ型取出し端子
部骨品は、端子装備に伴う材料コストアップと、プリン
ト基板への半田取付占有面積を大きく必要とするなどの
欠点を有する。
本発明は、上記従来の欠点を解消するもので、プリント
基板の小さな占有面積で半田付を可能にし、しかも隣接
電極間に半田シ」−トを生じず、高密度に回路構成でき
るようにした小型回路部品用回路基板を提供することを
目的とする。
基板の小さな占有面積で半田付を可能にし、しかも隣接
電極間に半田シ」−トを生じず、高密度に回路構成でき
るようにした小型回路部品用回路基板を提供することを
目的とする。
問題点を解決するための手段
上記目的を達成するため、本発明の回路基板は、電気、
接続用の取出し電極部して底面に突出した突起電極を具
備し、各電極間は、空隙をもって分離されており、且つ
突起電極の先端の底面を平滑にしである。従っ′で、各
電極間の空隙により、隣接電極間の＊田ショートを防止
でき、平滑な底面の故に、プリント基板表面へ直接マウ
ントすることができる。
接続用の取出し電極部して底面に突出した突起電極を具
備し、各電極間は、空隙をもって分離されており、且つ
突起電極の先端の底面を平滑にしである。従っ′で、各
電極間の空隙により、隣接電極間の＊田ショートを防止
でき、平滑な底面の故に、プリント基板表面へ直接マウ
ントすることができる。
実施例
以下、本発明の一実施例について図面に基づいて説明す
る。
る。
第３図乃至第４図は、本発明の一実施例の構造を示す。
これらの図において、１は絶縁体基板、２は該基板底面
の突起電極部であり、各突起電極部２の間には、空隙３
を設置ブである。、４は内部に電子回路（図示せず）を
有し□、・ガラスコート、又はｒｕｍコートなどで外被
された回路網、５はマウント後、プリント基゛板の導体
パターンに半田接続される信号取出し゛ｍ電極であり、
厚膜電極の上に半田メッキ層が形成され□ている。６は
前記突起電極部２の底面中央付近に塗布でれるマウント
用接着剤の１布箇所を示す。 □ 第４図及び第５図は、突起電極部２に形成された信号取
出し用電極５が、７′クントされるべきプリント基板７
へ半ｉ取付された状態を示す。図示のように、半田フィ
レット８が各突起電極部２の周辺に形成され、空１３に
、より半田付時に半田切れが良くなり、隣接電極間に半
田ショートは蛋じない。
の突起電極部であり、各突起電極部２の間には、空隙３
を設置ブである。、４は内部に電子回路（図示せず）を
有し□、・ガラスコート、又はｒｕｍコートなどで外被
された回路網、５はマウント後、プリント基゛板の導体
パターンに半田接続される信号取出し゛ｍ電極であり、
厚膜電極の上に半田メッキ層が形成され□ている。６は
前記突起電極部２の底面中央付近に塗布でれるマウント
用接着剤の１布箇所を示す。 □ 第４図及び第５図は、突起電極部２に形成された信号取
出し用電極５が、７′クントされるべきプリント基板７
へ半ｉ取付された状態を示す。図示のように、半田フィ
レット８が各突起電極部２の周辺に形成され、空１３に
、より半田付時に半田切れが良くなり、隣接電極間に半
田ショートは蛋じない。
第６図は、′本発明の回路基板の両側面に独立に回路を
配設した例を示す。ただし、各突起電極２は、必要によ
り中間に絶縁材又は空隙を配して両側面間の導通を□防
いでいるセとＧｊ云うまでもない。
配設した例を示す。ただし、各突起電極２は、必要によ
り中間に絶縁材又は空隙を配して両側面間の導通を□防
いでいるセとＧｊ云うまでもない。
簡明の効果
以上のように本発明によれば、突起電極、ｍの空隙によ
り、信号取出し電極の隣接Ｎ極間で半田ショートが生じ
ず、また、突起電極部の底面を平滑にし、且つ半田゛コ
ートシ゛であるため、ブリ・′・ント基板の導体パター
ンに容易に半田付することができ、半田付強度が増す。
り、信号取出し電極の隣接Ｎ極間で半田ショートが生じ
ず、また、突起電極部の底面を平滑にし、且つ半田゛コ
ートシ゛であるため、ブリ・′・ント基板の導体パター
ンに容易に半田付することができ、半田付強度が増す。
し・かも、突起電極は複数個で構成され、且つ各突起電
極の周辺部も半田メッキコートされているため、半田付
体積が大きく、良好な半田フィレットを生じ、半田付強
度を増すことになる。
極の周辺部も半田メッキコートされているため、半田付
体積が大きく、良好な半田フィレットを生じ、半田付強
度を増すことになる。
また側面に信号取出し用端子が存在しないことかう、第
６図に示すように本発明の回路基板の両 −側面
に独立に回路を配設し、プリント基板に個別に半田付す
ることで、より高密度な回路゛形成が可能となる。本発
明の回“路基板は、信号取出し用端子を別に半田付する
必要がなく、直接、プリント基板への半田付が可能とな
るため、プリント基板上の取付占有面積が小さくて済む
。ざらに応用例として、突起電極部を穴聞きプリント基
板に挿入・半田付して取付けることも可能である。
６図に示すように本発明の回路基板の両 −側面
に独立に回路を配設し、プリント基板に個別に半田付す
ることで、より高密度な回路゛形成が可能となる。本発
明の回“路基板は、信号取出し用端子を別に半田付する
必要がなく、直接、プリント基板への半田付が可能とな
るため、プリント基板上の取付占有面積が小さくて済む
。ざらに応用例として、突起電極部を穴聞きプリント基
板に挿入・半田付して取付けることも可能である。
さらに、基板底面に電極を構成する際、突起電極部の先
端は、空隙をもって各々分離されており、電極ペースト
（銀や銀パラジウム系）を塗イ［シたり導電メッキ（？
ｌｌｆ気メッキメツキ解メッキ゛など）を施す場合に、
浸漬法により底面に電極を構成できるなど、生産性に秀
れている。
端は、空隙をもって各々分離されており、電極ペースト
（銀や銀パラジウム系）を塗イ［シたり導電メッキ（？
ｌｌｆ気メッキメツキ解メッキ゛など）を施す場合に、
浸漬法により底面に電極を構成できるなど、生産性に秀
れている。
第１図、第２図は従来例を示す。第３図は本発明の構成
を示す構造図である。第４図はプリント基板に半田取付
された状態を示ず正面図、第５図はその側面図である。 第６図は、実施例として回路基板の両側面に別々の回路
を配置した抵抗アレーを示す。
を示す構造図である。第４図はプリント基板に半田取付
された状態を示ず正面図、第５図はその側面図である。 第６図は、実施例として回路基板の両側面に別々の回路
を配置した抵抗アレーを示す。
Claims (5)
- （１）回路網を支持する絶縁体基板の底面に、信号取出
し用電極として突出した複数の突起電極部を設けたこと
を特徴とする回路基板。 - （２）前記突起電極の各々は、プリント基板上に直接載
置できるように、底面を平滑にしてあることを特徴とす
る特許請求の範囲第（１）項に記載の回路基板。 - （３）前記回路網を、該回路基板側面の片方、又は両方
に配設したことを特徴とする特許請求の範囲第（１）項
又は第（２）項に記載の回路基板。 - （４）前記突起電極部は、プリント基板と導通すべき面
に導電体を厚膜印刷してあることを特徴とする特許請求
の範囲第（１）項乃至第（３）項のいずれか１項に記載
の回路基板。 - （５）前記突起電極部は、プリント基板と導通すべき面
に金属メッキを施してあることを特徴とする特許請求の
範囲第（１）項乃至第（３）項のいずれか１項に記載の
回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25161684A JPS61131494A (ja) | 1984-11-30 | 1984-11-30 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25161684A JPS61131494A (ja) | 1984-11-30 | 1984-11-30 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131494A true JPS61131494A (ja) | 1986-06-19 |
Family
ID=17225470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25161684A Pending JPS61131494A (ja) | 1984-11-30 | 1984-11-30 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131494A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860565A (ja) * | 1981-09-14 | 1983-04-11 | テキサス・インスツルメンツ・インコ−ポレイテツド | 集積回路用キヤリア |
| JPS58184746A (ja) * | 1982-04-22 | 1983-10-28 | Toshiba Corp | 外囲器 |
| JPS5947749A (ja) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | レジンパツケ−ジ型半導体装置 |
| JPS59161851A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Tokyo Electronics Co Ltd | 電子部品 |
-
1984
- 1984-11-30 JP JP25161684A patent/JPS61131494A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860565A (ja) * | 1981-09-14 | 1983-04-11 | テキサス・インスツルメンツ・インコ−ポレイテツド | 集積回路用キヤリア |
| JPS58184746A (ja) * | 1982-04-22 | 1983-10-28 | Toshiba Corp | 外囲器 |
| JPS5947749A (ja) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | レジンパツケ−ジ型半導体装置 |
| JPS59161851A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Tokyo Electronics Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563572A (en) | SMD resistor | |
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| US4288840A (en) | Printed circuit board | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JPH06216487A (ja) | フレキシブルパターンの接続端子部 | |
| US5119272A (en) | Circuit board and method of producing circuit board | |
| JPH071821B2 (ja) | 配線基板 | |
| JPH05343878A (ja) | 高密度回路モジュールの製造方法 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2789406B2 (ja) | 回路基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPS61131494A (ja) | 回路基板 | |
| JPS6384190A (ja) | チツプ部品搭載基板 | |
| JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
| JPH05102621A (ja) | 導電パターン | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH08236889A (ja) | 電子回路装置およびその実装構造 | |
| JPH0710516Y2 (ja) | 混成集積回路基板モジュール | |
| JPH0227573Y2 (ja) | ||
| JPH0347341Y2 (ja) | ||
| JPH0249741Y2 (ja) | ||
| JPH0963816A (ja) | ネットワーク電子部品 |