JP2005537663A - 被覆リードを備えるパッケージ半導体、及びパッケージ方法。 - Google Patents

被覆リードを備えるパッケージ半導体、及びパッケージ方法。 Download PDF

Info

Publication number
JP2005537663A
JP2005537663A JP2004532828A JP2004532828A JP2005537663A JP 2005537663 A JP2005537663 A JP 2005537663A JP 2004532828 A JP2004532828 A JP 2004532828A JP 2004532828 A JP2004532828 A JP 2004532828A JP 2005537663 A JP2005537663 A JP 2005537663A
Authority
JP
Japan
Prior art keywords
coating
package
leads
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004532828A
Other languages
English (en)
Inventor
ディ． ボー、ナット
エイチ． ウーズリー、アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005537663A publication Critical patent/JP2005537663A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

半導体ダイ（４２５）はパッケージ本体（１１５）内に収容されている。半導体ダイに対して電気的に接続されているリード（１１０）はパッケージ本体から延びて、プリント回路基板（５１０）、又は他のデバイスに接続されている。リードは、該リードを酸化から保護する材料にて被覆されている。被膜（４３０）は、パッケージ半導体をプリント回路基板に実装する際に使用されるはんだ技術に適合性を備える。数個の実施形態にて、被膜は１８０℃よりも低温で乾燥された後に除去され得る。このことにより、少なくとも１８０℃で実行されるはんだ工程によって被膜を除去して、酸化から保護されていたリードを露出させ、プリント回路基板に対してリードをはんだ付けし得る。数個の実施形態にて、被覆材料は有機材料を含有する。数個の実施形態にて、被覆材料ははんだ可能な有機保存剤（ＯＳＰ）を含有する。

Description

本発明はパッケージングされた半導体に関し、より詳細にはパッケージングされた半導体のリード被覆に関する。
リードを備えたパッケージ半導体は、銅合金、又は金属合金等の金属材料から形成されたリードを有している。パッケージ半導体の問題の一つは、該パッケージ半導体を回路基板に実装するに先だってリード材料が酸化し得ることにある。
先行技術による酸化防止法では、例えば錫−鉛、ニッケル−パラジウム、ニッケル−パラジウム金、錫、及び錫合金等の金属でリードを被覆する。これら金属は余分な重量を付加し、コストを上昇させ、さらに被膜の適用後、「ホイスカー（髭）」が形成されることがある。ホイスカーは自然に発生して被覆材料料の単一結晶フィラメントを形成する。ホイスカーは、パッケージ半導体の回路内で短絡を発生させる場合がある。
リードの酸化の問題を低減し、かつ上述した被覆に関連する従来からの問題を生じさせない技術が必要とされている。
以下に、本発明を実行するモードについて詳細に説明する。以下の説明は本発明を解説することを意図し、限定を意図するものと解釈されるべきではない。
図１は、本発明の一実施形態による、リードを備えたパッケージ半導体の平面図である。パッケージ半導体１０５は、パッケージ本体１１５で封入された半導体のダイ（図１に、図示せず）を有する。ダイ（図示せず）に対して電気的に接続されたリード１１０がパッケージ本体から延びている。リード１１０は半導体ダイを外部デバイス（図示せず）に対して電気的に接続している。一実施形態にて、リード１１０は銅合金から形成されている。別の一実施形態にて、リード１１０は合金４２（４２％のニッケルと、その他の鉄とを含む）から形成されている。
パッケージ半導体を回路基板（図１に図示せず）、又は他のデバイスに対して実装するに先だって、リード１１０に該リードを酸化から防止する被膜が施される。数個の実施形態では、被覆材料は有機材料を含有する。被覆材料は、数個の実施形態では非導電性を備えるが、別の実施形態では導電性を備える。被覆材料は、数個の実施形態において非金属であるが、別の実施形態では数種の金属材料を含有してもよい。数個の実施形態において、被膜は、１８０℃よりも低温にて乾燥された後、リードから除去されることが可能である。数個の実施形態において、被覆材料は室温で液体である。被覆材料はホイスカーを形成する傾向を有さない。この被覆材料の一例としては、はんだ可能な有機保存剤（ＯＳＰ）が挙げられる。ＯＳＰ材料は従来、製造中に回路基板の表面に塗布されて、基板に電子デバイスを実装するに先だって回路基板の露出されたはんだパッドを保護する。一実施形態にて、被覆材料は、英国ロンドン所在のＣＯＯＫＳＯＮ ＧＲＯＵＰ ＰＬＣのＣＯＯＫＳＯＮ ＥＬＥＣＴＲＯＮＩＣＳ ＤＩＶＩＳＩＯＮ所有の、商品名ＥＮＴＥＣ ＰＬＵＳ ＣＵ−１０６Ａ ＴＭとして販売されている被覆材料であってもよい。
図２に、パッケージ半導体の製造プロセスの一実施形態の一部を示す。図３は、製造プロセスの一段階における、３個のパッケージ半導体の平面図である。図４は、図２の製造プロセス段階完了後のパッケージ半導体の断面図である。
図２を参照すると、製造プロセスの段階２０５において、リードフレーム長尺片３１５（図３）上のダイ位置に配置された半導体ダイ（例、図４、符号４２５）は、パッケージ本体（例、符号３０６）にて封入される。図４を参照すると、半導体ダイ（例、符号４２５）は、ワイヤ（例符号４２０）とリードフィンガー（例、符号４３５）とを介して、パッケージ半導体（例、符号３０５）のリードフレームのリード（例、符号３１０）に対して電気的に接続されている。段階２１０において、リードフレーム長尺片３１５（図３）からダムバー（図示せず）を除去した後、段階２１５で、リードフレーム長尺片３１５（例、符号３１０のリードを含む）の露出部分を洗浄する。段階２２０において、リードの酸化を防止する被覆材料（例、ＯＳＰ）をリードフレーム長尺片３１５（例、符号３１０のリードを含む）の露出表面に被覆して、該露出表面上に被膜４３０（図４参照）を形成する。被覆材料は、例えば噴霧、又は浸漬等の従来の方法を用いて被覆され得る。次いで、段階２２５において、リードフレーム長尺片３１５をトリミングして個別のパッケージ半導体に切り離し、かつリード（例、符号３１０）を成形する。
その後、段階２３０において、各パッケージ半導体の電気試験を行った後、段階２３５において、パッケージのバーンイン中、高温にて電気ストレスを付与する。その後、段階２４０において、パッケージをベーキングして乾燥し、図４に示すように、出荷可能にする。
図５は、回路基板５１０に実装されたパッケージ半導体３０５の断面図である。実装プロセス中、パッケージ半導体３０５のリード（例、符号３１０）は、回路基板５１０表面上に配置されたパッド（例、符号５１５）にはんだ付けされる。被膜４３０（図４参照）の被覆材料は、はんだ接合に対して適合性を有するため、該被覆材料により被覆されたリード（例、符号３１０）は、はんだ工程を妨害することなく他の一構成要素にはんだ付けされることが可能である。
被膜４３０の被覆材料は除去可能であるため、はんだ付けプロセスにてリード（例、符号３１０）に付与された熱がリード（例、符号３１０）から大部分の被膜４３０を除去する。一実施形態において、被膜４３０の被覆材料は、１８０℃よりも低温で（１８０℃以上の温度でも）乾燥された後に除去され得る。これら実施形態において、被覆材料は１８０℃よりも低温で乾燥された後に除去され得るため、はんだ付けプロセスにて生成された熱により、殆ど全部の被膜４３０が除去され得る。
しかしながら、被覆リードを１８０℃よりも高温に晒した場合でも、被膜は除去可能である。別の実施形態では、被膜に使用される材料は、はんだリフロープロセスに要する温度にて除去可能であることを条件に選択される。
図６に、パッケージ半導体の別の製造プロセスの一部を示す。図７は、図６のプロセスにて製造されたパッケージ半導体の断面図である。図６のプロセスでは、電気試験段階６２０とバーンイン段階６２５の後に、リード（例、符号７２５）に対して被膜（例、図７、符号７３０）が施される。段階６３５の被膜（例、符号７３０）の被覆工程に先立って、段階６３０でリードが洗浄される。被覆段階６３５の後、段階６４０で、パッケージ半導体（例、符号７０５）は出荷可能となる。図２のプロセスと図６のプロセスとの相違は、図６のプロセスでは、リード終端部（例、図７、符号７３５）も被覆されることである。
電気試験段階６２０、及びバーンイン段階６２５後に被膜を施すことの利点の一つは、被膜がこれらのプロセスを妨害せず、またこれらのプロセスを行うための装置を汚染しないことにある。
当業者は本願の教授をもとに、製造工程の異なる段階にてリードに被服材料を被覆し得ることを理解するであろう。例えば、図６にて、洗浄段階６３０と被覆段階６３５とは、切り離し段階６１５後、電気試験段階６２０に先立って実行することが可能である。切り離し段階直後に被膜の適用を行うと、試験段階６２０とバーンイン段階６２５中の酸化発生の防止が補助され、引いては製造プロセスが補助され得る。別の一実施形態では、リードフレーム長尺片にダイを装着するに先立って、リードフレーム長尺片３１５（図３参照）に被膜を施し得る。
本発明の特定の実施形態について説明してきたが、当業者は、本願の教授をもとに、本発明と本発明のより広い概念とから逸脱せずに、本発明に更なる変更と改良とを加え得ることを理解するであろう。従って、添付の特許請求の範囲は、本発明の趣旨、及び範囲内のものとして、これら全ての変更と改良とを包含するものとする。
本発明の一実施形態によるパッケージ半導体の平面図。 本発明の一実施形態によるパッケージ半導体の製造方法の一部を示すフロ−チャート。 一実施形態による３個のパッケージ半導体の製造工程の一段階における平面図。 本発明の一実施形態によるパッケージ半導体の断面図。 本発明の一実施形態による回路基板に取り付けられたパッケージ半導体の断面図。 本発明の別の一実施形態によるパッケージ半導体の製造方法の一部のフローチャート。 本発明の別の一実施形態によるパッケージ半導体の断面図。

Claims (29)

  1. パッケージ本体によって封入された半導体ダイと、
    前記半導体ダイに対して電気的に接続され、かつパッケージ本体から延びる複数のリードとを有し、前記複数のリードは、有機材料を含有する被膜を備えるパッケージ半導体。
  2. 前記被膜は、はんだ可能な有機保存剤（ＯＳＰ）を含有する請求項１に記載のパッケージ半導体。
  3. 前記被膜は、はんだ接合に適合性を有する請求項１に記載のパッケージ半導体。
  4. 前記被膜は、非金属である請求項１に記載のパッケージ半導体。
  5. 前記被膜は、１８０℃よりも低温で乾燥された後、除去され得る請求項４に記載のパッケージ半導体。
  6. 前記被膜は、非導電性を備える請求項１に記載のパッケージ半導体。
  7. 前記リードは、銅を含有する請求項６に記載のパッケージ半導体。
  8. 前記被膜は、導電性を備える請求項１に記載のパッケージ半導体。
  9. 半導体ダイをリードフレームの一部とともに封入する工程と、
    前記リードフレームの少なくともリードに対して、１８０℃よりも低温で乾燥された後、リードから除去され得る被膜を被覆する工程と、
    前記半導体ダイを電気試験する工程とを含む、パッケージ半導体の製造方法。
  10. 前記被覆工程は、１８０℃よりも低温で乾燥された後、除去され得る被覆材料中にリードを浸漬する工程を含む請求項９に記載の方法。
  11. 前記被覆工程は、１８０℃よりも低温で乾燥された後、除去され得る被覆材料をリードに噴霧する工程を含む請求項９に記載の方法。
  12. 前記被覆工程は、電気試験工程後に行われる請求項９に記載の方法。
  13. 前記被覆工程は、電気試験工程に先立って実行される請求項９に記載の方法。
  14. 前記パッケージ半導体を回路基板に実装する工程をさらに含み、同実装工程は、回路基板のはんだ可能な表面に対して、１８０℃よりも高温でリードをはんだ付けする工程を含む請求項９に記載の方法。
  15. 前記被覆工程は、封入工程に先立って実行される請求項９に記載の方法。
  16. 前記被覆工程に先立ってリードを洗浄する工程が実行される請求項９に記載の方法。
  17. 前記リードフレームは、複数のダイ装着場所を有するリードフレーム長尺片の一部で、前記方法は、該ダイ装着場所を個別に切り離す工程をさらに含み、前記被覆工程は、該切り離し工程の後、かつ試験工程に先立って実行される請求項９に記載の方法。
  18. 前記リードフレームは、複数のダイ装着場所を有するリードフレーム長尺片の一部で、
    前記方法は、該ダイ装着場所を個別に切り離す工程をさらに含み、前記被覆工程は、該切り離し工程に先立って実行される請求項９に記載の方法。
  19. 前記被膜は、有機材料を含有する請求項９に記載の方法。
  20. 前記被膜は、はんだ可能な有機保存剤（ＯＳＰ）を含有する請求項９に記載の方法。
  21. 半導体ダイと、
    前記半導体ダイを包囲するパッケージ本体と、
    前記半導体ダイに対して電気的に接続され、かつパッケージ本体から延びる複数のリードと、
    前記複数のリードを被覆する被覆材料とを備え、
    前記被覆材料は、複数のリードを酸化から防止し、かつ１８０℃よりも低温で乾燥された後、除去され得るパッケージ半導体。
  22. 前記被覆材料は、有機材料を含有する請求項２１に記載のパッケージ半導体。
  23. 前記被覆材料は、非金属である請求項２１に記載のパッケージ半導体。
  24. 前記複数のリードは、銅、及び合金４２のうちの少なくとも一方を含有する請求項２１に記載のパッケージ半導体。
  25. 前記複数のリードの各々は、長尺面と、該長尺面と比較して小さい終端面とを有し、前記長尺面は被覆材料で被覆されるが、終端面は被覆材料で被覆されない請求項２１に記載のパッケージ半導体。
  26. 前記複数のリードの各々は、長尺面と、該長尺面と比較して小さい終端面とを有し、前記複数のリードの各リードの長尺面と終端面とが被覆材料で被覆される請求項２１に記載のパッケージ半導体。
  27. 前記被覆材料は、はんだ可能な有機保存剤（ＯＳＰ）を含有する請求項２１に記載のパッケージ半導体。
  28. 半導体ダイと、
    前記半導体ダイを包囲するパッケージ本体と、
    銅を含有し、かつ半導体ダイに対して電気的に接続されて前記パッケージ本体から延びる複数のリードと、
    前記複数のリードを被覆する被覆材料とを備え、前記被覆材料は、複数のリードを酸化から防止し、かつ有機材料を含有し、さらに１８０℃よりも低温で乾燥後に除去され得るパッケージ半導体。
  29. 前記被覆材料は、はんだ可能な有機保存剤（ＯＳＰ）を含有する請求項２８に記載のパッケージ半導体。
JP2004532828A 2002-08-29 2003-07-25 被覆リードを備えるパッケージ半導体、及びパッケージ方法。 Withdrawn JP2005537663A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/230,743 US7105383B2 (en) 2002-08-29 2002-08-29 Packaged semiconductor with coated leads and method therefore
PCT/US2003/023339 WO2004021436A1 (en) 2002-08-29 2003-07-25 A packaged semiconductor with coated leads and method therefore

Publications (1)

Publication Number Publication Date
JP2005537663A true JP2005537663A (ja) 2005-12-08

Family

ID=31976573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004532828A Withdrawn JP2005537663A (ja) 2002-08-29 2003-07-25 被覆リードを備えるパッケージ半導体、及びパッケージ方法。

Country Status (7)

Country Link
US (1) US7105383B2 (ja)
JP (1) JP2005537663A (ja)
KR (1) KR20050057094A (ja)
CN (1) CN1679163A (ja)
AU (1) AU2003254176A1 (ja)
TW (1) TW200403820A (ja)
WO (1) WO2004021436A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7785928B2 (en) * 2005-07-09 2010-08-31 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7566592B2 (en) * 2006-03-07 2009-07-28 Schlumberger Technology Corporation Method and process of manufacturing robust high temperature solder joints
US20070267745A1 (en) * 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
US20070287023A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Multi-phase coatings for inhibiting tin whisker growth and methods of making and using the same
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same
US20070284700A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Coatings and methods for inhibiting tin whisker growth
US20070295530A1 (en) * 2006-06-07 2007-12-27 Honeywell International, Inc. Coatings and methods for inhibiting tin whisker growth
US20090008796A1 (en) * 2006-12-29 2009-01-08 United Test And Assembly Center Ltd. Copper on organic solderability preservative (osp) interconnect
US7989930B2 (en) * 2007-10-25 2011-08-02 Infineon Technologies Ag Semiconductor package
CN101425468B (zh) * 2007-10-29 2012-07-04 飞思卡尔半导体（中国）有限公司 经过涂敷的引线框
US8247272B2 (en) * 2007-12-27 2012-08-21 United Test And Assembly Center Ltd. Copper on organic solderability preservative (OSP) interconnect and enhanced wire bonding process
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
JP2011138968A (ja) 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
KR101175909B1 (ko) 2011-07-27 2012-08-22 삼성전기주식회사 인쇄회로기판의 표면처리 방법 및 인쇄회로기판
JP2013101043A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 半導体装置の製造方法
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US9070669B2 (en) 2012-11-09 2015-06-30 Freescale Semiconductor, Inc. Wettable lead ends on a flat-pack no-lead microelectronic package
US8535982B1 (en) 2012-11-29 2013-09-17 Freescale Semiconductor, Inc. Providing an automatic optical inspection feature for solder joints on semiconductor packages
CN104461101A (zh) * 2013-09-25 2015-03-25 宸鸿科技(厦门)有限公司 一种具有导电保护层的触控面板及其制作方法
CN105895611B (zh) 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
CN106132086A (zh) * 2016-07-08 2016-11-16 广东小天才科技有限公司 一种电路板结构及电子元件焊接方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100459A (en) 1980-01-16 1981-08-12 Mitsubishi Electric Corp Electronic component
JPS6148953A (ja) 1984-08-16 1986-03-10 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
JPS62187656A (ja) 1986-02-12 1987-08-17 Honda Motor Co Ltd 車両の前後輪操舵装置
US4743956A (en) * 1986-12-15 1988-05-10 Thomson Components-Moster Corporation Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging
JPS63187656A (ja) * 1987-01-30 1988-08-03 Furukawa Electric Co Ltd:The 半導体装置
US5447267A (en) * 1993-02-08 1995-09-05 Matsushita Electric Industrial Co., Ltd. Method of soldering electronic part using a bond for tacking the electronic part
DE19525708C1 (de) 1995-07-14 1997-01-30 Rmh Polymers Gmbh & Co Kg Temporärer Anlaufschutz für Kupfer und Kupferlegierungen
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
US6048744A (en) * 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US5837558A (en) * 1997-11-04 1998-11-17 Texas Instruments Incorporated Integrated circuit chip packaging method
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
JP2002270721A (ja) * 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
US6930136B2 (en) * 2001-09-28 2005-08-16 National Starch And Chemical Investment Holding Corporation Adhesion promoters containing benzotriazoles

Also Published As

Publication number Publication date
CN1679163A (zh) 2005-10-05
TW200403820A (en) 2004-03-01
AU2003254176A1 (en) 2004-03-19
US20040041241A1 (en) 2004-03-04
KR20050057094A (ko) 2005-06-16
US7105383B2 (en) 2006-09-12
WO2004021436A1 (en) 2004-03-11

Similar Documents

Publication Publication Date Title
JP2005537663A (ja) 被覆リードを備えるパッケージ半導体、及びパッケージ方法。
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US20140211442A1 (en) Pre-soldered leadless package
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
JP2002118205A (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
TWI405307B (zh) 晶片封裝及其製程
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
US7887928B2 (en) Coated lead frame
JPH02298056A (ja) 集積回路の信頼性の高いプラスチック・パッケージ
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
JP4852276B2 (ja) 半導体装置の製造方法
JPH0590465A (ja) 半導体装置
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
KR100386636B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JP2001267484A (ja) 半導体装置およびその製造方法
JPS5947749A (ja) レジンパツケ−ジ型半導体装置
JPS60109256A (ja) プラスチツク型半導体装置
KR950034702A (ko) 멀티 칩 패키지 및 그 제조방법
JP2000138315A (ja) Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法
JPH03154344A (ja) 樹脂封止型半導体素子
JPH0855946A (ja) 半導体装置並びに外部接続用リード及び配線パターン
JPH08213540A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JPH06232319A (ja) 半導体パッケ−ジ
JPH03195048A (ja) 半導体装置の製造方法
JPH01181452A (ja) 半導体装置のエージング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070705