JPH01181452A - 半導体装置のエージング方法 - Google Patents
半導体装置のエージング方法Info
- Publication number
- JPH01181452A JPH01181452A JP63002607A JP260788A JPH01181452A JP H01181452 A JPH01181452 A JP H01181452A JP 63002607 A JP63002607 A JP 63002607A JP 260788 A JP260788 A JP 260788A JP H01181452 A JPH01181452 A JP H01181452A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- external lead
- tip
- aging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 230000032683 aging Effects 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000002788 crimping Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 abstract description 3
- 238000004299 exfoliation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置のエージング技術およびそれに用
いる半導体装置に適用して有効な技術に関するものであ
る。
いる半導体装置に適用して有効な技術に関するものであ
る。
半導体装置のパッケージ構造に関する改良技術として、
本出願人による特開昭６０−２０５４６号公報記載の発
明がある。
本出願人による特開昭６０−２０５４６号公報記載の発
明がある。
上記公報には、パッケージの側面から外方に延在する外
部リードを所定形状に折り曲げる際、外部リード基端部
に加えられた曲げ応力によってパッケージ側面の外部リ
ード基端部近傍にクラックなどの欠陥が発生するのを防
止するため、外部リード基端部の折り曲げ側（下側）の
パッケージ幅を反対側（上側〉のパッケージ幅よりも広
くしたパッケージ構造が開示されている。
部リードを所定形状に折り曲げる際、外部リード基端部
に加えられた曲げ応力によってパッケージ側面の外部リ
ード基端部近傍にクラックなどの欠陥が発生するのを防
止するため、外部リード基端部の折り曲げ側（下側）の
パッケージ幅を反対側（上側〉のパッケージ幅よりも広
くしたパッケージ構造が開示されている。
ところで、樹脂あるいはセラミックなどのパッケージに
封止された半導体装置は、基板などへの実装に先立ち、
その電気特性を安定化させるため一定時間、動作状態に
しておく、いわゆるエージングを行うのが通例である。
封止された半導体装置は、基板などへの実装に先立ち、
その電気特性を安定化させるため一定時間、動作状態に
しておく、いわゆるエージングを行うのが通例である。
上記エージングは、半導体装置の外部リードをソケット
に挿着し、ソケット端子を外部リードのしかしながら、
上記したエージング方法には、下記のような問題がある
。
に挿着し、ソケット端子を外部リードのしかしながら、
上記したエージング方法には、下記のような問題がある
。
すなわち、半導体装置の外部リードをソケットに挿着す
る作業は、通常、手作業によって行われるため、外部リ
ードをソケットに挿脱する際、あるいはソケット端子を
外部リード先端部に圧着する際などに外部リードが変形
したり、その先端部が傷ついてメツキが剥離するなどの
問題が生じている。
る作業は、通常、手作業によって行われるため、外部リ
ードをソケットに挿脱する際、あるいはソケット端子を
外部リード先端部に圧着する際などに外部リードが変形
したり、その先端部が傷ついてメツキが剥離するなどの
問題が生じている。
本発明の目的は、半導体装置のエージングを行う際、外
部リードの変形やその先端部の損傷を防止することがで
きる技術を提供することにある。
部リードの変形やその先端部の損傷を防止することがで
きる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らか本願において開
示される発明のうち代表的なものの概要を簡単に説明す
れば、次の通りである。
明細書の記述および添付図面から明らか本願において開
示される発明のうち代表的なものの概要を簡単に説明す
れば、次の通りである。
すなわち、パッケージの側面から外方に延在する外部リ
ードを有し、この外部リードの下面側のパッケージ幅を
上面側のパッケージ幅よりも幅広に形成した半導体装置
を、ソケット本体の受け部上に載置し、ソケット本体の
押さえ部を半導体装置の上方から下降せしめ、押さえ部
の下端に設けられたソケット端子の先端を外部リードの
基端部に圧着してエージングを行うものである。
ードを有し、この外部リードの下面側のパッケージ幅を
上面側のパッケージ幅よりも幅広に形成した半導体装置
を、ソケット本体の受け部上に載置し、ソケット本体の
押さえ部を半導体装置の上方から下降せしめ、押さえ部
の下端に設けられたソケット端子の先端を外部リードの
基端部に圧着してエージングを行うものである。
上記した手段によれば、ソケット端子が半導体装置の外
部リード先端部に接触しないので、外部リード先端部の
損傷を確実に防止することができる。
部リード先端部に接触しないので、外部リード先端部の
損傷を確実に防止することができる。
また、半導体装置の外部リード基端部の下面がパッケー
ジに支持されるので、ソケット端子を上方から外部リー
ドの基端部に圧着しても外部リードが変形する虞れはな
い。
ジに支持されるので、ソケット端子を上方から外部リー
ドの基端部に圧着しても外部リードが変形する虞れはな
い。
第１図は、本発明の一実施例であるエージング方法を示
すソケットおよび半導体装置の要部破断断面図、第２図
は、本実施例のエージング方法に用いる半導体装置の断
面図である。
すソケットおよび半導体装置の要部破断断面図、第２図
は、本実施例のエージング方法に用いる半導体装置の断
面図である。
まず、本実施例のエージング方法に用いる半導体装置の
構造を説明する。
構造を説明する。
本実施例の半導体装置１は、第２図に示すように、平面
形状が長方形をなすパッケージ２の対向する一対の側面
から多数（その一部のみ図示）の外部リード３が外方に
延在する、いわゆるＳＯＰ（ｓｍａｌｌ ｏｕｔｌｉｎ
ｅ ｐａｃｋａｇｅ）と称される二方向フラット・パッ
ケージである。
形状が長方形をなすパッケージ２の対向する一対の側面
から多数（その一部のみ図示）の外部リード３が外方に
延在する、いわゆるＳＯＰ（ｓｍａｌｌ ｏｕｔｌｉｎ
ｅ ｐａｃｋａｇｅ）と称される二方向フラット・パッ
ケージである。
エポキシ樹脂などの合成樹脂をトランスファモールド成
形してなるパッケージ２の側面は、外部リード３の下面
側がその上面側よりも幅広の形状をなし、外部リード３
０基端部の下面が段差部４に接するようになっている。
形してなるパッケージ２の側面は、外部リード３の下面
側がその上面側よりも幅広の形状をなし、外部リード３
０基端部の下面が段差部４に接するようになっている。
パッケージ２の内部中央には、所定の集積回路（図示せ
ず）が形成されたシリコンなどの半導体ペレット５が、
例えば、４２７０イのような導電性材料からなるタブ６
の上面に接合された状態で封止されている。
ず）が形成されたシリコンなどの半導体ペレット５が、
例えば、４２７０イのような導電性材料からなるタブ６
の上面に接合された状態で封止されている。
パッケージ２の内部に埋設された外部リード３の一端と
半導体ペレット５との間には、金（Ａｕ）などからなる
ワイヤ７がボンディングされ、外部リード３と半導体ペ
レット５とが電気的に接続されるようになっている。
半導体ペレット５との間には、金（Ａｕ）などからなる
ワイヤ７がボンディングされ、外部リード３と半導体ペ
レット５とが電気的に接続されるようになっている。
タブ６と同質の導電性材料からなる外部リード３は、パ
ッケージ２の外部においてその中途個所が下方に、さら
に、先端部が水平方向にそれぞれ折り曲げ形成された、
いわゆる、ガルウィング形状をなしている。
ッケージ２の外部においてその中途個所が下方に、さら
に、先端部が水平方向にそれぞれ折り曲げ形成された、
いわゆる、ガルウィング形状をなしている。
外部リード３の先端部には、金（Ａｕ＞などのメツキが
施され、基板などに実装する際、半田との接着性が向上
するようになっている。
施され、基板などに実装する際、半田との接着性が向上
するようになっている。
次に、上記半導体装置ｌを用いたエージング方法を説明
する。
する。
まず、第１図に示すように、半導体装置１をソケット本
体８の受け部８ａに載置する。
体８の受け部８ａに載置する。
この受け部８ａは、その外径がパッケージ２の幅よりも
狭くなっており、半導体装置１を載置する際、外部リー
ド３の先端部がこの受け部８ａに接触しないようになっ
ている。
狭くなっており、半導体装置１を載置する際、外部リー
ド３の先端部がこの受け部８ａに接触しないようになっ
ている。
次いで、ソケット本体８の押さえ部８ｂを半導体装置１
の上方から下降させ、押さえ部８ｂの下端に設けられた
ソケット端子９の先端を外部り一ド３の基端部に圧着す
る。
の上方から下降させ、押さえ部８ｂの下端に設けられた
ソケット端子９の先端を外部り一ド３の基端部に圧着す
る。
そして、この状態で半導体装置１に電流を供給し、所定
時間、動作状態を継続することによって電気特性の安定
化を図る。
時間、動作状態を継続することによって電気特性の安定
化を図る。
以上のような方法によってエージングを行うことにより
、下記の効果を得ることができる。
、下記の効果を得ることができる。
（１）、ソケット端子９やソケット本体８の受け部８ａ
が外部リード３の先端部に接触するのを回避することが
できる。
が外部リード３の先端部に接触するのを回避することが
できる。
従って、外部リード３の先端部が損傷を受けてメツキが
剥離する虞れを確実に防止することができるので、半導
体装置１を基板などの上に強固に半田付けすることがで
きる。
剥離する虞れを確実に防止することができるので、半導
体装置１を基板などの上に強固に半田付けすることがで
きる。
（２）、外部リード３０基端部の下面がパッケージ２の
段差部４に接するようになっているので、ソケット端子
９を上方から外部リード３の基端部に圧着する際、外部
リード３の変形を確実に防止することができる。
段差部４に接するようになっているので、ソケット端子
９を上方から外部リード３の基端部に圧着する際、外部
リード３の変形を確実に防止することができる。
従って、半導体装置１を基板などに実装する際、外部リ
ード３と基板などの電極との接続不良を確実に防止する
ことができる。
ード３と基板などの電極との接続不良を確実に防止する
ことができる。
（３）、上記（１）、（２）により、エージング完了後
、半導体装置１を基板などに実装する際の実装信頼性が
向上する。
、半導体装置１を基板などに実装する際の実装信頼性が
向上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、デュアル・イン・ラインパッケージ（ＤＩＰ）
やパッケージの西側面に外部リードが設けられた四方向
フラット・パッケージなどの樹脂封止形半導体装置、さ
らに、セラミック封止形半導体装置など、パッケージの
側面から外方向に外部リードが延在された各種の半導体
装置に適用することが可能であり、いずれの場合も、外
部リードの下面側のパッケージ幅を上面側のパッケージ
幅よりも幅広に形成して前述した方法でエージングを行
うことにより、同様の効果を得ることができる。
やパッケージの西側面に外部リードが設けられた四方向
フラット・パッケージなどの樹脂封止形半導体装置、さ
らに、セラミック封止形半導体装置など、パッケージの
側面から外方向に外部リードが延在された各種の半導体
装置に適用することが可能であり、いずれの場合も、外
部リードの下面側のパッケージ幅を上面側のパッケージ
幅よりも幅広に形成して前述した方法でエージングを行
うことにより、同様の効果を得ることができる。
また、外部リードの下面側のパッケージ幅を上面側のパ
ッケージ幅よりも幅広に形成したパッケージ構造の半導
体装置とすることにより、エージングの際のみならず、
例えば、電気特性試験を行う際や、ロボットアームで搬
送する際などにも、外部リードの変形を防止することが
できる。
ッケージ幅よりも幅広に形成したパッケージ構造の半導
体装置とすることにより、エージングの際のみならず、
例えば、電気特性試験を行う際や、ロボットアームで搬
送する際などにも、外部リードの変形を防止することが
できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、パッケージの側面から外方に延在する外部リ
ードを有し、この外部リードの下面側のパッケージ幅を
上面側のパッケージ幅よりも幅広に形成した半導体装置
をソケット本体の受け部上 −に載置し、ソケッ
ト本体の押さえ部を半導体装置の上方から下降せしめ、
押さえ部の下端に設けられたソケット端子の先端を外部
リードの基端部に圧着してエージングを行うようにした
ので、外部リード先端部の損傷ならびに外部リードの変
形が確実に防止され、これにより、半導体装置の実装信
頼性が向上する。
ードを有し、この外部リードの下面側のパッケージ幅を
上面側のパッケージ幅よりも幅広に形成した半導体装置
をソケット本体の受け部上 −に載置し、ソケッ
ト本体の押さえ部を半導体装置の上方から下降せしめ、
押さえ部の下端に設けられたソケット端子の先端を外部
リードの基端部に圧着してエージングを行うようにした
ので、外部リード先端部の損傷ならびに外部リードの変
形が確実に防止され、これにより、半導体装置の実装信
頼性が向上する。
第１図は、本発明の一実施例であるエージング方法を示
すソケットおよび半導体装置の要部破断断面図、 第２図は、本実施例のエージング方法に用いる半導体装
置の断面図である。 ｌ・・・半導体装置、２・・・パッケージ、３・・・外
部リード、４・・・段差部、５・・・半導体ペレット、
６・・・タブ、７・・・ワイヤ、８・・・ソケット本体
、８ａ・・・受け部、８ｂ・・・押さえ部、９・・・ソ
ケット端子。 第１図 第２図
すソケットおよび半導体装置の要部破断断面図、 第２図は、本実施例のエージング方法に用いる半導体装
置の断面図である。 ｌ・・・半導体装置、２・・・パッケージ、３・・・外
部リード、４・・・段差部、５・・・半導体ペレット、
６・・・タブ、７・・・ワイヤ、８・・・ソケット本体
、８ａ・・・受け部、８ｂ・・・押さえ部、９・・・ソ
ケット端子。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、パッケージの側面から外方に延在する外部リードを
有し、前記外部リードの下面側のパッケージ幅を上面側
のパッケージ幅よりも幅広に形成してなる半導体装置を
ソケット本体の受け部上に載置し、前記ソケット本体の
押さえ部を前記半導体装置の上方から下降せしめ、前記
押さえ部の下端に設けられたソケット端子の先端を前記
外部リードの基端部に圧着せしめることを特徴とするエ
ージング方法。 ２、ソケット本体の受け部の外径をパッケージ幅よりも
狭くすることを特徴とする特許請求の範囲第１項記載の
エージング方法。 ３、パッケージの側面から外方に延在する外部リードを
有し、前記外部リードの下面側のパッケージ幅を上面側
のパッケージ幅よりも幅広に形成してなる半導体装置。 ４、外部リードがパッケージの下方に折り曲げ形成され
ていることを特徴とする特許請求の範囲第３項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002607A JP2613233B2 (ja) | 1988-01-11 | 1988-01-11 | 半導体装置のエージング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002607A JP2613233B2 (ja) | 1988-01-11 | 1988-01-11 | 半導体装置のエージング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181452A true JPH01181452A (ja) | 1989-07-19 |
| JP2613233B2 JP2613233B2 (ja) | 1997-05-21 |
Family
ID=11534083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63002607A Expired - Fee Related JP2613233B2 (ja) | 1988-01-11 | 1988-01-11 | 半導体装置のエージング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613233B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012145354A (ja) * | 2011-01-07 | 2012-08-02 | Mitsubishi Electric Corp | 熱抵抗測定方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582048A (ja) * | 1981-06-29 | 1983-01-07 | Toshiba Corp | 樹脂封止半導体装置 |
| JPS6088557A (ja) * | 1983-09-16 | 1985-05-18 | ア−ル ピ− シエラ− コ−ポレ−シヨン | ゼラチンカプセル、その超音波溶接方法および装置 |
-
1988
- 1988-01-11 JP JP63002607A patent/JP2613233B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582048A (ja) * | 1981-06-29 | 1983-01-07 | Toshiba Corp | 樹脂封止半導体装置 |
| JPS6088557A (ja) * | 1983-09-16 | 1985-05-18 | ア−ル ピ− シエラ− コ−ポレ−シヨン | ゼラチンカプセル、その超音波溶接方法および装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012145354A (ja) * | 2011-01-07 | 2012-08-02 | Mitsubishi Electric Corp | 熱抵抗測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2613233B2 (ja) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010017410A1 (en) | Mounting multiple semiconductor dies in a package | |
| JPH10242360A (ja) | 半導体装置 | |
| JPH01196153A (ja) | 樹脂封止半導体装置 | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JPH01181452A (ja) | 半導体装置のエージング方法 | |
| GB2174543A (en) | Improved packaging of semiconductor devices | |
| JPH0817870A (ja) | 半導体装置 | |
| US20030102548A1 (en) | Member for semiconductor package and semiconductor package using the same, and fabrication method thereof | |
| US6404216B1 (en) | Test contact | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| US5242838A (en) | Method of manufacturing a semiconductor device | |
| EP1018762A3 (en) | Semiconductor device and fabrication method thereof | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPH0451056B2 (ja) | ||
| US6045369A (en) | Device for mounting semiconductor package and method of fabricating same | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2542675B2 (ja) | 半導体装置 | |
| JP2924858B2 (ja) | リードフレームとその製造方法 | |
| KR100546697B1 (ko) | 반도체 패키지의 와이어 오픈/쇼트 테스터 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPH05291739A (ja) | 接続用端子及びこれを用いた装置の接続方法 | |
| JP3257266B2 (ja) | 半導体装置 | |
| JP2000138315A (ja) | Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法 | |
| JPH01124227A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |