JPS60109256A - プラスチツク型半導体装置 - Google Patents

プラスチツク型半導体装置

Info

Publication number
JPS60109256A
JPS60109256A JP58216275A JP21627583A JPS60109256A JP S60109256 A JPS60109256 A JP S60109256A JP 58216275 A JP58216275 A JP 58216275A JP 21627583 A JP21627583 A JP 21627583A JP S60109256 A JPS60109256 A JP S60109256A
Authority
JP
Japan
Prior art keywords
frame
semiconductor device
hole
resin body
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58216275A
Other languages
English (en)
Inventor
Seietsu Tanaka
田中　誠悦
Tomiichi Shibata
柴田　富一
Akira Sukai
須貝　晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP58216275A priority Critical patent/JPS60109256A/ja
Publication of JPS60109256A publication Critical patent/JPS60109256A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明はグラスチック型半導体装置に関するものであ
る。
（従来技術） 従来のプラスチック型半導体装置を第１図に示す。この
図の（ａ）は断面図、（ｂ）は封止樹脂体を除去した状
態における平面図である＠この図に示すように、プラス
チック型半導体装置は、フレーム１のアイランド部２上
に工、全素子３を搭載した後、そのＩ１０素子３の電極
と７レーム１の外部導出端子４との間を金属細線５で接
続し、しかる後。
■、全素子部と配線部とを樹脂体６で封止して製造され
る。
ここで、フレームｌは一般にＦｅ　（鉄）、Ｎｉにッケ
ル）系の合金、例えばコバールまたは４２合金からなる
。それらの膨張係門は５０〜７０　Ｘ　ｌ　Ｏ−’／℃
の範囲である。また、その他の材料、材質ぺしてＣｕ（
銅）系材料が用いられる。その膨張係数は１００〜１５
０　Ｘ　１０””／’Ｃである。封止樹脂体６は、エポ
キシ系のレジンを用いてトランス７アモールドにより形
成される。レジンの膨張係数は１５０〜２５０　Ｘ　１
０−７／℃である。
上述のようにして製造されたプラスチック型半導体装置
は、上記そ−ルド工程の後で、外部導出端子４の化学処
理、半田処理、さらに捺印と電気的特性の測定を行って
製品となる。そして、この製品となった半導体装置が、
各ユーザーにおいて回路部品として各種回路基板に取付
けられる。
この取付は方法は種々あるが、大部分は、半田を利用し
て取付ける方法である。しかし、取付は温度が高いと、
上記従来のプラスチック型半導体装置では、破壊するこ
とがしばしば起こる。特に近年、Ｉｌｏの実装密度を上
げる目的で封止樹脂体６の外形を小さく、かつ厚みも薄
くする傾向にあるが、このようにすると、半田付けのた
めに赤外線を照射した時に、封止樹脂体６にクラックが
発生したり、クラックに至らないまでも、フレーム１と
樹脂（レジン）間にすき間が生じたシし、半導体装置の
耐湿性を劣化させる現象がしばしば起こる。この現象は
、プラスチック型半導体装置が、フレーム１、”／ｃ素
子３および封止樹脂体６のように１膨張係数の異なる材
料から構成されているからにほかならない。しかし、同
一材料でプラスチック型半導体装置を構成させることは
現状では不可能に近く、よって設計上の工夫が必要とな
る。
その他に、上記従来のプラスチック型半導体装置では、
樹脂体６の樹脂の収縮応力でしばしば■２仝素子３の表
面または内部に形成されている回路が破壊したり、その
回路上の抵抗や容量が変動することによ夕、電気的特性
に変動をきたすことがしばしばある。
線やＡ！！（アルミ）線からなる金属細線５が熱ショッ
クでｔ！ｆ＋線するという現象がしばしばあった。
（発明の目的）□ この発明は上記の点に鑑みなされたもので、その目的は
、上記従来の欠点を解決したプラスチック型半導体装置
を提供することにある。
（発明の概要） コノ発明は、フレームの素子搭載部としてのアイランド
部を、穴を明けたアイランド部とするが、このアイラン
ド部の代フに軟質性絶縁物でフレームの素子搭載部を構
成することにょシ、膨張、収縮によ９生じる応力を吸収
できるようにして、プラスチック型半導体装置を回路基
板へ取付ける際の熱による破壊などを防止するようにし
たものである〇 （実施例） 以下この発明の実施例を図面を参照して説明する０第２
図はこの発明の第１の実施例を示す図で、（＆）は断面
図、（ｂ）は封止樹脂体を除去した状態における平面図
、（Ｃ）はフレームのアイランド部分を示す斜視図であ
る。これらの図において、１１は４２合金などからなる
フレームで、外部導出端子１２と、素子搭載部としての
アイランド部１３を有する。アイランド部１３には、中
央部分に円形の穴１４が明けられる。この人１４を形成
したアイランド部１３上には、Ａｕ−８ｉの共晶または
ＡｇペーストなどでＩ１０素子（半導体素子）１５がボ
ンディングされる。このボンディングされたＩ／ｃ素子
１５の電極と、７レーム１１の外部導出端子１２のポス
ト部（アイランド部１３に近い側の端）とは、Ａｕまた
はＭからなる金属細線１６によシ配線される０そして、
この配線部と前記Ｉ／ｃ素子部は樹脂体１７で封止され
る。
以上のようにこの発明の第１の実施例では、７Ｖ−Ａｌ
ｌの素子搭載部としてのアイランド部１３に円形の穴１
４を明けるもので、それによシ、膨張、収縮によシ生じ
る応力を吸収することができて、半導体装置を回路基板
へ取付ける際の熱による破壊などを防止できる。
上記円形の穴１４は、エツチング加工、プレス加工ある
いは放電加工によシアイランド部１３に形成される。ま
た、穴１４は、［Ｆ］搭載する、■、全素子１５のサイ
ズ、■同Ｉ／ｃ素子１５の要求電気的特性、■封止樹脂
体１７の形状を充分考慮して、基板取付は時の温度変化
に対して発生応力を最小にするように、サイズを決定す
る。ここでは、次のような実験で穴サイズを決定した。
半田槽を用意し、温度を２６０℃に上昇させておく。一
方、アイランド部の穴径を数種類に変えて、それぞれプ
ラスチック型半導体装置を製造した。
ただし、この半導体装置においては、Ａｕメッキしたフ
レームを用い、かつそのアイランド部にＡｕとＳｌの共
晶でＩ／Ｃ素子をボンディングした。そして、その製造
されたプラスチック型半導体装置を、前に準備した半田
槽に順次１個ずつ浸漬し、観察し、封止樹脂体が１ふく
れｌまたは１クラツクＩに至るまでの時間をカウントし
た。その結果、アイランド部に円形の穴を形成する方法
で最もよい結果は、■ｌ０１１ＸＩＯ朋の封止樹脂体で
厚みが１．５ｍｍ。
■Ｉ１０素子ｔ　（、ｌ’カ５．９４　Ｘ４．５５＝２
７．０７ｄ、■厚み０．２５１１１１の４２合金のフレ
ーム、■アイランド部サイズが６．２　Ｘ　５．２　＝
　３２．２４−で、円形の穴の径は３．６１１Ｉ＋φ以
上であつ九。そのものは、２６０℃で約６分以上の耐熱
性がある。もし、この穴がない場合は、通常２６０℃で
僅か４〜５秒でクランクが生じる。
第３図はこの発明の第２の実施例を示し、（ａ）は断面
図、（ｂ）は封止樹脂体を除去した状態における平面図
である。この第２の実施例では、フレーム１１のアイラ
ンド部１３に形成する穴１４の形状を四角形とする。そ
の他は第１の実施例と同一である。
このように、穴１４を四角形とする場合において、穴１
４の面積は、上記第１の実施例の円形穴の例でアイラン
ド部に占める穴の面積が約３２％であるから、この例に
見合った穴面積が適当である。穴面積が定量値で規定で
きないのは、Ｉ／ｃ素子サイズや封止樹脂体の厚みなど
で異なるからである。四角形の穴１４とした、この発明
の第２の実施例においても、上記第１の実施例と同一の
効果を得られることは勿論である。
上記第１および第２の実施例では、フレーム１１のアイ
ランド部１３に穴１４を明けることによシ耐熱性を向上
させたが、本発明者らの実験によると、フレームのアイ
ランド部がなければ、２６０℃の耐熱テストで１ふくれ
ｌや１クラツクｌが全く発生しない事実が判明した。そ
こで、次の第３の実施例では、フレームのアイランド部
を除去し、代シに、軟質性絶縁物、例えば絶縁テープを
フレームの素子搭載部として用いる。
その第３の実施例を第４図に示し、　（りは断面図、（
ｂ）は封止樹脂体を除去した状態における平面図である
。この図において、１８はフレーム１１の素子搭載部と
しての絶縁テープでアシ、具体例としてはカプトンチー
ブである。この絶縁テープ１８は、フレーム１１の四方
に延出している外部導出端子１２のボスト部相互間の空
間を、その外側にさらに数龍の幅で大きく覆うような大
きさに設定されている。また、この絶縁テープ１８は片
面に接着剤、例えば熱可塑性接着剤がコーティングされ
ている。そして、そのような絶縁テープ１８は、前記四
方に延出した外部導出端子１２のポスト部に下面側から
周辺部を接着して、ボスト部相互間の空間部を覆うよう
に設けられる。そして、この絶縁テープ１８上にＩ／ｃ
素子１５がボンディングされる。その際、■、全素子１
５は、絶縁テープ１８の接着剤を利用して絶縁テープ１
８上にボンディングすることができる。あるいはｓ　Ａ
ｇペーストや絶縁ペーストを用いてボンディングするこ
とができる０以上の外は第１および第２の実施例と同一
であり、同一部分には同一符号′を付してその説明を省
略する。
なお、前記絶縁テープ１８の貼着は自動機で行うことが
できる。その場合は、長い帯状の絶縁テーフヲ用意し、
その一部をフレーム素材の駄豊郁に押し当てながら接着
し、切断する。この時、フレーム素材の全体は、絶縁テ
ープ上の熱可塑性接着剤を溶融させるため、１５０’Ｃ
〜２００℃に加熱しておく。
しかして、第３の実施例によれば、フレーム１１の素子
搭載部を絶縁テープ１８で構成したから。
取付は時の温度と想定される２６０℃の半田槽へ浸漬さ
せても、′ふ（れ′や１クラツク′は発生しない＠ただ
し、第３の実施例は、接着剤コートの絶縁テープ１８が
高価なため、先に述べた第１および第２の実施例に比較
し少しコスト高となる〇なお、第１および第２の実施例
は、第３の実施例に比較して廉価になるだけでなく、第
３の実施例と対比すればアイランド部を残す方法である
から、主としてＩ１０素子の裏面から電気的導通をとる
場合、あるいはＩ／Ｃ素子の放熱をよシ有効的に行わせ
る場合に効果的である。
（発明の効果） 以上詳述したようにこの発明のプラスチック型半導体装
置によれば、フレームの素子搭載部としてのアイランド
部を、穴を明けたアイランド部とするか、このアイラン
ド部の代りに軟質性絶縁物でフレームの素子搭載部を構
成するようにしたので、半導体装置が厳しい条件下で各
種回路基板に半田付けされても、その時の影響を受けて
破損、破壊したシ、耐湿特性および電気的特性が劣化す
るということはなくなる。つまシ、穴の存在が、また素
子搭載部を軟質性絶縁物で構成することが、ショックア
プンーパーの役割を有していると言える◎したがって、
取付けを厳しい熱条件下で行える利点がある。また、フ
レームのアイランド部に穴を明ける方法によれば、メッ
キする面積が小さくなるので、メッキ費用が安くなる利
点もある。
さらに、一般に半導体装置にかかる熱に対して防御する
方法としては、封止樹脂体の厚みを厚くするのが一般的
な方法であるが、厚くすることは実装密度を下げること
であるから、この発明によれば実装密度を上げられる利
点もある。
【図面の簡単な説明】
第１図は従来のプラスチック型半導体装置を示し、（ａ
）は断面図、（ｂ）は封止樹脂体を除去した状態におけ
る平面図、第２図はこの発明のプラスチック型半導体装
置の第１の実施例を示し、（ａ）は断面図、（ｂ）は封
止樹脂体を除去した状態における平面図、（Ｃ）はフレ
ームのアイランド部分の斜視図、第３図および第４図は
この発明の第２および第３の実施例を示し、それぞれ（
ａ）は断面図、それぞれ（ｂ）は封止樹脂体を除去した
状態における平面図である。 １１・・・フレーム、１２・・・外部導出端子、１３・
・・アイランド部、１４・・・穴、１５・・・工、全素
子、１６・・・金属細線、１７・・・樹脂体、１８・・
・絶縁テープ。 第１図 第２図 第３図 第４図 手続補正書 昭和５椰　６月−７日 特許庁長官若杉和夫　殿 １、事件の表示　。 昭和５８年　特　許　願第　２１６２７５　号２、発明
の名称 グラスチック屋半導体装置 ３、補正をする者 事件との関係　特　許　出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付　昭和　年　月　日　（自発）６、
補正の対象 図　面 ７　補正の内容、 １）図面第４図（ｂ）に符号「１８」を別紙朱書で示す
ように加える。

Claims (1)

    【特許請求の範囲】
  1. 穴を明けたアイランド部またはそのアイランド部の代シ
    に軟質性絶縁物を素子搭載部として有するフレームと、
    このフレームの前記素子搭載部上に配置され、電極が前
    記フレームの外部導出端子に配線さハた半導体素子と、
    この半導体素子部および前記配線部を封止する樹脂体と
    を具備してなるグラスチック型半導体装置。
JP58216275A 1983-11-18 1983-11-18 プラスチツク型半導体装置 Pending JPS60109256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58216275A JPS60109256A (ja) 1983-11-18 1983-11-18 プラスチツク型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58216275A JPS60109256A (ja) 1983-11-18 1983-11-18 プラスチツク型半導体装置

Publications (1)

Publication Number Publication Date
JPS60109256A true JPS60109256A (ja) 1985-06-14

Family

ID=16685982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58216275A Pending JPS60109256A (ja) 1983-11-18 1983-11-18 プラスチツク型半導体装置

Country Status (1)

Country Link
JP (1) JPS60109256A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249342A (ja) * 1987-04-06 1988-10-17 Tomoegawa Paper Co Ltd 半導体装置
JPS63249340A (ja) * 1987-04-06 1988-10-17 Tomoegawa Paper Co Ltd 半導体装置
JPS63278356A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体集積回路
EP0510905A1 (en) * 1991-04-22 1992-10-28 Motorola, Inc. Semiconductor package which does not delaminate or crack

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249342A (ja) * 1987-04-06 1988-10-17 Tomoegawa Paper Co Ltd 半導体装置
JPS63249340A (ja) * 1987-04-06 1988-10-17 Tomoegawa Paper Co Ltd 半導体装置
JPS63278356A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体集積回路
JPH0570305B2 (ja) * 1987-05-11 1993-10-04 Nippon Electric Co
EP0510905A1 (en) * 1991-04-22 1992-10-28 Motorola, Inc. Semiconductor package which does not delaminate or crack

Similar Documents

Publication Publication Date Title
US10224138B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication method thereof
US5043534A (en) Metal electronic package having improved resistance to electromagnetic interference
US4891687A (en) Multi-layer molded plastic IC package
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPH03225854A (ja) 半導体デバイス及びその製造方法
GB2199988A (en) Multi-layer molded plastic ic package
JPS60109256A (ja) プラスチツク型半導体装置
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
JPS5819385B2 (ja) ロウヅケホウホウ
JP3297959B2 (ja) 半導体装置
JPS6097654A (ja) 封止型半導体装置
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR100269238B1 (ko) 류테늄도금리드프레임
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JPH0513011Y2 (ja)
JPH0341473Y2 (ja)
JPS5835953A (ja) 半導体装置
JPS60242647A (ja) 混成集積回路の実装方法