JPS63249342A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63249342A JPS63249342A JP62083027A JP8302787A JPS63249342A JP S63249342 A JPS63249342 A JP S63249342A JP 62083027 A JP62083027 A JP 62083027A JP 8302787 A JP8302787 A JP 8302787A JP S63249342 A JPS63249342 A JP S63249342A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- leads
- semiconductor device
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関するもので、特にダイパッドを
排除したリードフレームと、これに固定し半導体ペレッ
トを搭載するための特定の構造のダイパッドテープを用
い、半導体ペレットの背面への通電を必要とする半導体
装置に関するものである。
排除したリードフレームと、これに固定し半導体ペレッ
トを搭載するための特定の構造のダイパッドテープを用
い、半導体ペレットの背面への通電を必要とする半導体
装置に関するものである。
従来の半導体装置の多くは第１図および第２図に示すよ
うなダイパッド１、リード２およびサポートパー３から
構成されるリードフレームのダイパッドの上に第２図に
示すようにダイボンディング接着層５を介して半導体ペ
レット４を載置し、該ペレットの上部に形成された電極
７とリードとを接続したボンディングワイヤー６と共に
封止樹脂８により一体化した構成を有する。
うなダイパッド１、リード２およびサポートパー３から
構成されるリードフレームのダイパッドの上に第２図に
示すようにダイボンディング接着層５を介して半導体ペ
レット４を載置し、該ペレットの上部に形成された電極
７とリードとを接続したボンディングワイヤー６と共に
封止樹脂８により一体化した構成を有する。
この場合、リードフレームを構成するダイパッドは、多
種多様をきわめる半導体ペレットの大きさ、形状に対応
すべくその寸法、形状を変更する必要があり、これに付
随してリードの寸法、形状にも変更を余儀なくされる。
種多様をきわめる半導体ペレットの大きさ、形状に対応
すべくその寸法、形状を変更する必要があり、これに付
随してリードの寸法、形状にも変更を余儀なくされる。
このように多種多様の半導体ペレットに合わせてリード
フレームの設計変更をすることは、リードフレームの金
型を何種類も作製しなければならず金型の費用、ひいて
、はリードフレームが高価となって問題が多い。
フレームの設計変更をすることは、リードフレームの金
型を何種類も作製しなければならず金型の費用、ひいて
、はリードフレームが高価となって問題が多い。
上記の対応策として第２図に示す半導体装置を構成する
ダイパッドを排除し、その代わりに絶縁性のダイパッド
テープをリードとダイボンディング接着層の間に介在さ
せることが提案されている。
ダイパッドを排除し、その代わりに絶縁性のダイパッド
テープをリードとダイボンディング接着層の間に介在さ
せることが提案されている。
しかしながら半導体素子の中には、その設計上ペレット
の背面にグラウンド電極を設け、ペレットの背面とリー
ドとの間に電気的な接続もしくは導通を要求される場合
がある。その場合は従来提案されていたダイパッドを排
除した半導体装置では不満足であった。
の背面にグラウンド電極を設け、ペレットの背面とリー
ドとの間に電気的な接続もしくは導通を要求される場合
がある。その場合は従来提案されていたダイパッドを排
除した半導体装置では不満足であった。
然るにダイパッドのない形式の半導体装置にあっては、
半導体ペレットの上面からボンディングワイヤーでリー
ドと接続するものは考えられていたが、ペレットの裏面
からリードと電気的に接続する形式のものは未だ充分に
満足できる構造のものは見出されていない。
半導体ペレットの上面からボンディングワイヤーでリー
ドと接続するものは考えられていたが、ペレットの裏面
からリードと電気的に接続する形式のものは未だ充分に
満足できる構造のものは見出されていない。
本発明の概要は前記問題点を解決するためになされたも
ので、その概要はダイパッドの排除されたリードフレー
ムおよび該リードフレームのリード先端を含んで覆う大
きさのダイパッドテープに半導体ペレットを搭載し、封
止してなる半導体装置であって、前記ダイパッドテープ
が耐熱性支持体と、該支持体をリードに固定するための
接着層と、ダイボンディング接着剤側の金属層とからな
っている半導体装置にして、その実施態様には第４図に
示すようにダイパッドが単に排除されたリードフレーム
、第５図（イ）、（ロ）に示すようにリードフレームを
構成するリードの内所望の本数のリードがダイパッド空
隙部に向かって突出し、かつ突出したリードの先端部が
他のリードに比べて広い面積に構成されているもの、お
よび第６図（イ）、（ロ）に示すようにリードフレーム
を構成するリードのうち所望の本数のリードがダイパッ
ド空隙部に向かって突出し、かつ突出した先端が該空隙
部の中心近傍において他の突出リードの先端と結合して
架橋部を形成している半導体装置を含む。
ので、その概要はダイパッドの排除されたリードフレー
ムおよび該リードフレームのリード先端を含んで覆う大
きさのダイパッドテープに半導体ペレットを搭載し、封
止してなる半導体装置であって、前記ダイパッドテープ
が耐熱性支持体と、該支持体をリードに固定するための
接着層と、ダイボンディング接着剤側の金属層とからな
っている半導体装置にして、その実施態様には第４図に
示すようにダイパッドが単に排除されたリードフレーム
、第５図（イ）、（ロ）に示すようにリードフレームを
構成するリードの内所望の本数のリードがダイパッド空
隙部に向かって突出し、かつ突出したリードの先端部が
他のリードに比べて広い面積に構成されているもの、お
よび第６図（イ）、（ロ）に示すようにリードフレーム
を構成するリードのうち所望の本数のリードがダイパッ
ド空隙部に向かって突出し、かつ突出した先端が該空隙
部の中心近傍において他の突出リードの先端と結合して
架橋部を形成している半導体装置を含む。
次に本発明を図面により説明する。
本発明の半導体装置の一例は第３図に示す断面図のとお
りで、ダイパッドテープとしては第７図のように耐熱性
の支持体ｌＯの下面に支持体をリードに固定するための
接着層１１を設け、かつダイボンディング接着剤側に金
属層１２を設けである。これを用いた第３図の半導体装
置では半導体ペレット４の下面に導電性ペーストからな
るダイボンディング接着層５を設け、これを上面に金属
層６を設けたダイパッドテープの上に載置し接合すると
ともに、その側面で半導体素子の下面からリードにボン
ディングワイヤーで電気的に接続し、かつ樹脂等の封止
材料８で封止して構成されている。なお本発明の半導体
装置は樹脂による封止に限定されるものではなく、例え
ばサーディンブタイプあるいはサーバツクタイプによる
封止であってもよい。
りで、ダイパッドテープとしては第７図のように耐熱性
の支持体ｌＯの下面に支持体をリードに固定するための
接着層１１を設け、かつダイボンディング接着剤側に金
属層１２を設けである。これを用いた第３図の半導体装
置では半導体ペレット４の下面に導電性ペーストからな
るダイボンディング接着層５を設け、これを上面に金属
層６を設けたダイパッドテープの上に載置し接合すると
ともに、その側面で半導体素子の下面からリードにボン
ディングワイヤーで電気的に接続し、かつ樹脂等の封止
材料８で封止して構成されている。なお本発明の半導体
装置は樹脂による封止に限定されるものではなく、例え
ばサーディンブタイプあるいはサーバツクタイプによる
封止であってもよい。
なお本発明でいうダイパッドテープはダイパッドを排除
した構成を有するリードフレームに適用するもので、そ
の空隙部９の位置においてリード２の上に半導体ペレッ
トの形状、大きさに合わせて任意の寸法に作成されて接
着載置されるものである。この場合ダイパッドテープの
寸法は第５図および第６図に示した突出リード１３およ
びり−ド２の先端すべてを覆う大きさにて設定されても
よいし、又突出リード１３とリード２の一部を覆う大き
さに設定されてもよい。
した構成を有するリードフレームに適用するもので、そ
の空隙部９の位置においてリード２の上に半導体ペレッ
トの形状、大きさに合わせて任意の寸法に作成されて接
着載置されるものである。この場合ダイパッドテープの
寸法は第５図および第６図に示した突出リード１３およ
びり−ド２の先端すべてを覆う大きさにて設定されても
よいし、又突出リード１３とリード２の一部を覆う大き
さに設定されてもよい。
本発明でいうダイパッドを排除したリードフレームの形
状は前記第４図〜第６図に示す実施態様に限定されるも
のではないが、第５図に示すようにリードフレームを構
成するリードの内所望の本数のリードがダイパッド空隙
部に向かって突出し、かつ突出したリードの先端部が他
のリードに比べて広い面積に構成されているもの、およ
び第６図に示すようにリードフレームを構成するリード
の内所望の本数のリードがダイパッド空隙部に向かフて
突出し、かつ突出した先端が該空隙部において他の突出
リードの先端と結合して架橋部を形成しているものを適
用すれば、リードフレームの空隙部にダイパッドテープ
を載せた場合、良好な平坦性が得られかつテープのたる
みを防止できるので好ましい。
状は前記第４図〜第６図に示す実施態様に限定されるも
のではないが、第５図に示すようにリードフレームを構
成するリードの内所望の本数のリードがダイパッド空隙
部に向かって突出し、かつ突出したリードの先端部が他
のリードに比べて広い面積に構成されているもの、およ
び第６図に示すようにリードフレームを構成するリード
の内所望の本数のリードがダイパッド空隙部に向かフて
突出し、かつ突出した先端が該空隙部において他の突出
リードの先端と結合して架橋部を形成しているものを適
用すれば、リードフレームの空隙部にダイパッドテープ
を載せた場合、良好な平坦性が得られかつテープのたる
みを防止できるので好ましい。
以下本発明において用いられるダイパッドテープを構成
する材料について述べる。
する材料について述べる。
支持体は例えば厚さ１０〜１５０μｍ１好ましくは２５
〜７５μｍのポリイミド、ポリエーテルイミド、ポリフ
ェニレンサルファイド、ポリエーテル・エーテルケトン
等の耐熱性フィルムや、エポキシ樹脂をガラスクロスに
含浸し、加熱硬化もしくは半硬化したエポキシガラスク
ロス、エポキシ・ポリイミド・ガラスクロス、ガラスク
ロスにビスマレイミドトリアジン樹脂（ＢＴレジン）を
含浸させたＢＴレジンガラスクロス等の耐熱テープが用
いられる。
〜７５μｍのポリイミド、ポリエーテルイミド、ポリフ
ェニレンサルファイド、ポリエーテル・エーテルケトン
等の耐熱性フィルムや、エポキシ樹脂をガラスクロスに
含浸し、加熱硬化もしくは半硬化したエポキシガラスク
ロス、エポキシ・ポリイミド・ガラスクロス、ガラスク
ロスにビスマレイミドトリアジン樹脂（ＢＴレジン）を
含浸させたＢＴレジンガラスクロス等の耐熱テープが用
いられる。
支持体フィルム上にアルミニウム、銅、銀、錫等を蒸着
もしくはメッキするか、アルミニウム、銅等の箔を耐熱
接着剤にて張り合わせて設けるか、或いは銅箔等の上に
銀メッキを施してダイボンディング接着剤との接着性を
向上したり、高温時の表面酸化を防止することもできる
。
もしくはメッキするか、アルミニウム、銅等の箔を耐熱
接着剤にて張り合わせて設けるか、或いは銅箔等の上に
銀メッキを施してダイボンディング接着剤との接着性を
向上したり、高温時の表面酸化を防止することもできる
。
ダイパッドテープの下面の接着層には耐熱性エポキシ樹
脂、ポリイミド樹脂等を５〜５０μｍ。
脂、ポリイミド樹脂等を５〜５０μｍ。
好ましくは２０〜３０μｍの塗布厚となるように半硬化
の状態で塗布して形成される。 前記のような層構成お
よび材料よりなるダイパッドテープは通常例えば原反を
幅３〜１０ＩＩＩＩ１１長さ２００〜３００ｍのテープ
状に加工され、リールに巻回されて供給することができ
、その場合半導体ペレットの寸法に合わせて裁断した上
で所定のリードフレームに適用され接着される。このよ
うにしで得られたダイパッドテープ／リードフレーム積
層体は前記第３図に示した構成に組み込まれ、本発明の
半導体装置を得ることができる。
の状態で塗布して形成される。 前記のような層構成お
よび材料よりなるダイパッドテープは通常例えば原反を
幅３〜１０ＩＩＩＩ１１長さ２００〜３００ｍのテープ
状に加工され、リールに巻回されて供給することができ
、その場合半導体ペレットの寸法に合わせて裁断した上
で所定のリードフレームに適用され接着される。このよ
うにしで得られたダイパッドテープ／リードフレーム積
層体は前記第３図に示した構成に組み込まれ、本発明の
半導体装置を得ることができる。
なおダイボンディング接着剤５は、ダイパッドテープを
構成する金属層に十分接着力のあるものを選択使用する
のが望ましい。
構成する金属層に十分接着力のあるものを選択使用する
のが望ましい。
本発明で用いられるリードフレームの形状は前記のとお
りであるが、特に第５図、第６図の如く突出するリード
はなるべく隣り合せにならないよう、例えば１本おきと
か、２本おき等に配置することが半導体ペレットを搭載
したダイパッドテープのバランスをとる上で好ましい。
りであるが、特に第５図、第６図の如く突出するリード
はなるべく隣り合せにならないよう、例えば１本おきと
か、２本おき等に配置することが半導体ペレットを搭載
したダイパッドテープのバランスをとる上で好ましい。
実施例１８
ビスマレイミドトリアジン樹脂（ＢＴレジン）をガラス
クロスに含浸してなる耐熱性支持体の片面に銅箔を貼り
合わせ、該支持体のもう一方の面に接着層として超耐熱
性ポリイミド樹脂（ｒＬＡＲＣ−ＴＰＩＪ三井東圧化学
社製）のＮ、Ｎ−ジメチルアセトアミド２０重量％溶液
を半硬化（Ｂステージ）になるように、かつ１５０℃３
分間の加熱条件で乾燥後の塗布厚が２５μｍとなるよう
に塗布し、ダイパッドテープを作成した。 得られたダ
イパッドテープを所望の大きさに切断して第４図に示す
形状の、鉄系の金属板例えばコバール板を打ち抜き加工
してなるリードフレームに接着層により加熱接着した後
、第３図に示すような半導体装置を組立てた。
クロスに含浸してなる耐熱性支持体の片面に銅箔を貼り
合わせ、該支持体のもう一方の面に接着層として超耐熱
性ポリイミド樹脂（ｒＬＡＲＣ−ＴＰＩＪ三井東圧化学
社製）のＮ、Ｎ−ジメチルアセトアミド２０重量％溶液
を半硬化（Ｂステージ）になるように、かつ１５０℃３
分間の加熱条件で乾燥後の塗布厚が２５μｍとなるよう
に塗布し、ダイパッドテープを作成した。 得られたダ
イパッドテープを所望の大きさに切断して第４図に示す
形状の、鉄系の金属板例えばコバール板を打ち抜き加工
してなるリードフレームに接着層により加熱接着した後
、第３図に示すような半導体装置を組立てた。
得られた半導体装置について、実装試験による信顛性を
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又、ワイヤーボンダビリティ−
も良好で、又半導体ペレット背面からのオーミックコン
タクトも良好であり、信鯨性のある半導体装置を構成す
ることができた。
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又、ワイヤーボンダビリティ−
も良好で、又半導体ペレット背面からのオーミックコン
タクトも良好であり、信鯨性のある半導体装置を構成す
ることができた。
実施例２゜
実施例１にて使用した銅箔の上に銀メッキ処理を施した
以外は全て実施例１と同様にしてグイパラドテープを作
成し、得られたダイパッドテープを第５図（イ）に示す
ようにダイパッド空隙部９に向かって延在する複数のリ
ードのうちダイパッドテープを表面から保持するに必要
な本数のり一部１３が他のり−ド２に比べて突出し、か
つ突出したリードの先端１４が広い面積を有するものを
用いて第３図に示す半導体装置を組立てた。
以外は全て実施例１と同様にしてグイパラドテープを作
成し、得られたダイパッドテープを第５図（イ）に示す
ようにダイパッド空隙部９に向かって延在する複数のリ
ードのうちダイパッドテープを表面から保持するに必要
な本数のり一部１３が他のり−ド２に比べて突出し、か
つ突出したリードの先端１４が広い面積を有するものを
用いて第３図に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又、ワイヤーボンダビリティ−
も良好で、又、半導体ベレット背面からのオーミックコ
ンタクトも良好に機能し、信頼性のある半導体装置を構
成することができた。
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又、ワイヤーボンダビリティ−
も良好で、又、半導体ベレット背面からのオーミックコ
ンタクトも良好に機能し、信頼性のある半導体装置を構
成することができた。
実施例３
厚さ５０μｍのポリイミド樹脂フィルム（「カプトン２
００ ＶＪ東レしュポン社製）からなる支持体の片面に
、コロナ放電処理を施したのちアルミニウムを蒸着して
金属層を形成した。しかるのち該支持体の反対側面に接
着層としてポ・リウレタン系樹脂（「チッソレックス３
７２」チッソ社製）のジメチルホルムアミド／メチルエ
チルケトン＝２／１の４３％溶液７０重量部とフェノー
ル・ノボラック・エポキシ樹脂（ｒＥＰＰＮ−２０１」
、日本化薬社製）のメチルエチルケト７２０％溶液３０
重量部との混合液を半硬化の状態になるよう１２０℃５
分間の加熱条件で乾燥後の塗布厚が４０μｍとなるよう
に塗布し、ダイパッドテープを作成した。
００ ＶＪ東レしュポン社製）からなる支持体の片面に
、コロナ放電処理を施したのちアルミニウムを蒸着して
金属層を形成した。しかるのち該支持体の反対側面に接
着層としてポ・リウレタン系樹脂（「チッソレックス３
７２」チッソ社製）のジメチルホルムアミド／メチルエ
チルケトン＝２／１の４３％溶液７０重量部とフェノー
ル・ノボラック・エポキシ樹脂（ｒＥＰＰＮ−２０１」
、日本化薬社製）のメチルエチルケト７２０％溶液３０
重量部との混合液を半硬化の状態になるよう１２０℃５
分間の加熱条件で乾燥後の塗布厚が４０μｍとなるよう
に塗布し、ダイパッドテープを作成した。
得られたダイパッドテープを所望の大きさに切断後第６
図（ロ）に示すリードフレームに接着層により加熱接着
した後、第３図に示す半導体装置を組立てた。
図（ロ）に示すリードフレームに接着層により加熱接着
した後、第３図に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又半導体ペレット背面からのオ
ーミックコンタクトも良好に機能し、信頼性のある半導
体装置を構成することができた。
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又半導体ペレット背面からのオ
ーミックコンタクトも良好に機能し、信頼性のある半導
体装置を構成することができた。
本発明は上記の構成よりなるのでダイパッドを排除した
構成でありながら半導体ベレットの背面からオーミック
コンタクトをとることが可能となり、従来に比べて半導
体装置としての機能性をより高めることができた。
構成でありながら半導体ベレットの背面からオーミック
コンタクトをとることが可能となり、従来に比べて半導
体装置としての機能性をより高めることができた。
又、ダイパッドテープを構成する接着層と封止樹脂等封
止材料との接着性が良好なので□、急激な水分の膨張に
より封止材料にクランクが発生する心配もなく、かつ半
導体ペレットとグイバッドテープ間に発生する応力（ヒ
ートサイクル時など）が小さいので半導体ペレットのク
ランクの発生もなく、さらに又、従来のリードフレーム
にあるようなリードの先端とダイパッドとの間の隙間に
相当するものがないので、モールド加工時にボンディン
グワイヤーが流れたり、切れたりすることがない効果も
期待でき極めて信頼性の高い半導体装置を得ることがで
きる。
止材料との接着性が良好なので□、急激な水分の膨張に
より封止材料にクランクが発生する心配もなく、かつ半
導体ペレットとグイバッドテープ間に発生する応力（ヒ
ートサイクル時など）が小さいので半導体ペレットのク
ランクの発生もなく、さらに又、従来のリードフレーム
にあるようなリードの先端とダイパッドとの間の隙間に
相当するものがないので、モールド加工時にボンディン
グワイヤーが流れたり、切れたりすることがない効果も
期待でき極めて信頼性の高い半導体装置を得ることがで
きる。
第１図は従来の技術によるリードフレームの斜視図、第
２図は従来の半導体装置の断面図、第３図は本発明の半
導体装置の一例を示す断面図、第４図、第５図および第
６図はそれぞれ本発明の半導体装置に用いられるリード
フレームの構造例を示す上面図、第７図は本発明で用い
られるダイパッドテープ断面図である。 ２：リード、４：半導体ペレット、５：ダイボンディン
グ接着剤、６：ボンディングワイヤー、７：電極、８：
封止樹脂、−９：空隙部、１０：支持体、１１：接着層
、１２：金属層、１３：突出リード、１４：架橋部
２図は従来の半導体装置の断面図、第３図は本発明の半
導体装置の一例を示す断面図、第４図、第５図および第
６図はそれぞれ本発明の半導体装置に用いられるリード
フレームの構造例を示す上面図、第７図は本発明で用い
られるダイパッドテープ断面図である。 ２：リード、４：半導体ペレット、５：ダイボンディン
グ接着剤、６：ボンディングワイヤー、７：電極、８：
封止樹脂、−９：空隙部、１０：支持体、１１：接着層
、１２：金属層、１３：突出リード、１４：架橋部
Claims (1)
- 【特許請求の範囲】 １）ダイパッドが排除されたリードフレームおよび該リ
ードフレームのリード先端を含んで覆う大きさを有する
ダイパッドテープに搭載された半導体ペレットを封止し
てなる半導体装置であって、前記ダイパッドテープが耐
熱性支持体と、該支持体をリードに固定するための接着
層と、ダイボンディング接着剤側の金属層とからなって
いることを特徴とする半導体装置。 ２）ダイパッドが排除されたリードフレームとして、リ
ードフレームを構成するリードのうち所望の本数のリー
ドがダイパッド空隙部に向かって突出し、かつ突出した
リードの先端部が他のリードに比べて広い面積に構成さ
れていることを特徴とする特許請求の範囲第１項記載の
半導体装置。 ３）ダイパッドが排除されたリードフレームとして、リ
ードフレームを構成するリードのうち所望の本数のリー
ドがダイパッド空隙部に向かって突出し、該空隙部内で
突出したリードの先端部が他のリードの先端部と互いに
結合して架橋部を形成していることを特徴とする特許請
求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083027A JPH0821599B2 (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083027A JPH0821599B2 (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63249342A true JPS63249342A (ja) | 1988-10-17 |
| JPH0821599B2 JPH0821599B2 (ja) | 1996-03-04 |
Family
ID=13790752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62083027A Expired - Lifetime JPH0821599B2 (ja) | 1987-04-06 | 1987-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821599B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797659A (en) * | 1980-12-10 | 1982-06-17 | Matsushita Electronics Corp | Lead frame |
| JPS57102137U (ja) * | 1980-12-12 | 1982-06-23 | ||
| JPS5866346A (ja) * | 1981-10-16 | 1983-04-20 | Nec Kyushu Ltd | 半導体装置 |
| JPS5952854A (ja) * | 1982-09-20 | 1984-03-27 | Hitachi Ltd | 絶縁型半導体装置の製法 |
| JPS60109256A (ja) * | 1983-11-18 | 1985-06-14 | Oki Electric Ind Co Ltd | プラスチツク型半導体装置 |
| JPS60167454A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-04-06 JP JP62083027A patent/JPH0821599B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797659A (en) * | 1980-12-10 | 1982-06-17 | Matsushita Electronics Corp | Lead frame |
| JPS57102137U (ja) * | 1980-12-12 | 1982-06-23 | ||
| JPS5866346A (ja) * | 1981-10-16 | 1983-04-20 | Nec Kyushu Ltd | 半導体装置 |
| JPS5952854A (ja) * | 1982-09-20 | 1984-03-27 | Hitachi Ltd | 絶縁型半導体装置の製法 |
| JPS60109256A (ja) * | 1983-11-18 | 1985-06-14 | Oki Electric Ind Co Ltd | プラスチツク型半導体装置 |
| JPS60167454A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821599B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641869B2 (ja) | 半導体装置の製造方法 | |
| US4965654A (en) | Semiconductor package with ground plane | |
| JPH11176887A (ja) | 半導体装置およびその製造方法 | |
| JPH0828396B2 (ja) | 半導体装置 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPH0997860A (ja) | 半導体装置 | |
| JPS63249342A (ja) | 半導体装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPS63249341A (ja) | 半導体装置 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JPS63216365A (ja) | 半導体装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP3568458B2 (ja) | 半導体装置 | |
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2000150756A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH0357619B2 (ja) | ||
| JP2571571Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2604621B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2570765Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPH0448769A (ja) | 半導体装置 |