JPS63216365A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63216365A
JPS63216365A JP4888087A JP4888087A JPS63216365A JP S63216365 A JPS63216365 A JP S63216365A JP 4888087 A JP4888087 A JP 4888087A JP 4888087 A JP4888087 A JP 4888087A JP S63216365 A JPS63216365 A JP S63216365A
Authority
JP
Japan
Prior art keywords
die pad
leads
lead frame
semiconductor device
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4888087A
Other languages
English (en)
Other versions
JPH0469822B2 (ja
Inventor
Yukinori Sakumoto
作本 征則
Atsushi Koshimura
淳 越村
Hiroshi Matsushita
松下 坦
Masaki Tsushima
津島 正企
Mitsuharu Shimizu
清水 満晴
Hideo Ariga
有賀 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Tomoegawa Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Tomoegawa Paper Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4888087A priority Critical patent/JPS63216365A/ja
Publication of JPS63216365A publication Critical patent/JPS63216365A/ja
Publication of JPH0469822B2 publication Critical patent/JPH0469822B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関するもので、特にダイパッドを
排除した特定の形状のリードフレームと、これに固定し
半導体ペレットを塔載するための特定の構造のダイパッ
ドテープを用いた半導体装置に関するものである。
〔従来の技術〕
従来の半導体装置は第1図および第2図に示すようなダ
イパッドl、リード2およびサポートパー3から構成さ
れるリードフレームのダイパッドの上に第2図に示すよ
うにダイボンディング接着層5を介して半導体ペレット
4を載置し、該ペレット上に形成された電極7とリード
とを接続したボンディングワイヤー6と共に封止樹脂8
により一体化した構成を有する。
この場合、リードフレームを構成するダイパッドは、多
種多様をきわめる半導体ペレットの大きさ、形状に対応
すべくその寸法、形状を変更する必要があり、これに付
随してリードの寸法、形状にも変更を余儀なくされる。
このように多種多様の半導体ペレットに合わせてリード
フレームの設計変更をすることは、リードフレームの金
型を何種類も作製しなければならず金型の費用、ひいて
はリードフレームの費用が高価となって問題が多い。
又、グイバンドの背面は封止樹脂との接着封止性が悪い
ために、リードと封止樹脂との界面から侵入した外部か
らの水分が溜まり易く、半導体装置をサーキット板に面
実装する際のハンダ付は工程の加熱処理の際これがもと
で水蒸気爆発を生じ易く、さらに又、半導体ペレットと
ダイパッドとの間の熱膨張率の差が大きく、両者の熱膨
張率の差によって生ずる応力により半導体ペレットにク
ラックが生ずるなどの問題を有する。
〔発明が解決しようとする問題点〕
本発明は上記の実情に鑑みてなされたものであり、同一
リード数へ半導体装置のリードフレームの統一化をはか
り、各種の大きさ、形状を有する半導体ペレットに対応
すべく半導体装置を組立てる際の煩雑さを解消すると同
時に信頼性に優れた半導体装置を提供することを目的と
するものである。
〔問題点を解決するための手段〕
本発明の概要はダイパッドの排除されたリードフレーム
および該リードフレームのリード先端を含んで覆う大き
さのダイパッドテープに半導体ペレットを塔載し、封止
してなる半導体装置であって、前記リードフレームを構
成するリードのうち、所望の本数のリードがダイパッド
空隙部に向かって突出し、リードの先端部が他のリード
に比べて広い面積にて構成され、かつ前記ダイパッドテ
ープが耐熱性支持体と該支持体をリードに固定するため
の接着層とからなる半導体装置を第1の発明とし、前記
したダイパッドテープに改良を加えダイパッドテープの
支持体に対しダイボンディング接着剤側に熱硬化樹脂等
の樹脂層を設けたものとした半導体装置を第2の発明と
し、ダイパッドテープの支持体に対しダイボンディング
接着剤側に表面処理層を設けたものとした半導体装置を
第3の発明とする。
次に本発明を図面により説明する。
本発明の半導体装置の一例は第3図(イ)、(ロ)に示
す断面図のとおりで、ダイパッドテープとしては第5図
(イ)のように支持体10の下面に支持体をリードに固
定するための接着層12を設けたものを用いた場合を第
3図(イ)に、又、第5図(ロ)のように支持体の上部
側に樹脂層11−1を設けたもの、又は同図(ハ)のよ
うに支持体の上部側に表面処理層11−2を設けた場合
は第3図(ロ)に示しである。(第3図(ロ)で11は
前記11−1および11−2を綜合した表示である。) 第3図(イ)は第1の発明に関し、ダイパッドテープの
支持体lOの下面の接着層12はリードフレームのり一
ド2の上に接着され、その表面側ではダイボンディング
接着剤5により半導体ペレット4が固着され、電極7と
リード2とを接続したボンディングワイヤー6と共に封
止樹脂8により一体化した構成をなしている。なお本発
明の半導体装置は樹脂による封止に限定されるものでは
なく、例えばサーディツプタイプあるいはサーバツクタ
イプによる封止であってもよい。第3図(ロ)は第2の
発明および第3の発明に関し、第3図(イ)と同一部分
には同一符号を付しである。
ここでは既に述べたようにダイパッドテープが第3図(
イ)と異なるものを用い上部側に熱硬化性樹脂層を設け
る(第2の発明)が表面処理層を設ける(第3の発明)
ことにより前記第3図(イ)よりも一層ダイパッドテー
プの支持体と半導体ペレット4との接合力を高め、半導
体装置の組立構造を安定化することにより信頼性を高め
るものである。
なお本発明でいうダイパッドフィルムは第4図(イ)〜
(ニ)に示す如く、従来のダイパッドを排除した構成を
存するリードフレームに適用するもので、その空隙部9
の位置においてリード2の上に半導体ペレットの形状、
大きさに合わせて任意の寸法に作成されて接着載置され
るものである。
この場合ダイパッドテープの寸法はリードフレームのリ
ード13およびリード2の先端すべてを覆う大きさにて
設定されてもよいし、又リード13とリード2の一部を
覆う大きさに設定されてもよい。
次に本発明において用いられるダイパッドフィルムを構
成する材料について述べる。
支持体は例えば厚さ10〜150μm、好ましくは25
〜75μmのポリイミド、ポリエーテルイミド、ポリフ
ェニレンサルファイド、ポリエーテル・エーテルケトン
等の耐熱性フィルムなどが本発明において使用される。
本発明を構成するダイボンディング接着剤5は、ダイパ
ッドテープを構成する支持体に十分接着力のあるものを
選択使用することが望ましく、この接着剤を適当に選択
することにより第1の発明すなわちダイパッドテープに
樹脂層もしくは表面処理層を設けることな(目的とする
半導体装置を得られるが、更にダイパッドテープの支持
体とダイボンディング接着剤との接着性を保証するには
ダイパッドテープ表面が改良されていなければならない
ことを見出した。即ち、この接着性向上を達成のために
ポリイミド樹脂、エポキシ樹脂、ポリエステル樹脂等の
熱硬化性樹脂もしくは約300℃以上の融点を有する熱
可塑性樹脂からなる樹脂層11−1を設けたのが第2の
発明であり、通常1〜10μmとなるように塗布し、熱
硬化される。
樹脂の種類は前記のダイボンディング接着剤5と親和性
のあるものを選択することにより極めて容易にかつ強力
に接着し半導体ペレットの信頼性を高めることができる
。又、更に、この樹脂層11−1に代えて砂目室てによ
るマット加工、化学酸化、ガス炎酸化、コロナ放電処理
、エンボス加工、マント艶消し加工等の表面処理11−
2により、微細な凹凸、極性の付与、酸化皮膜の破壊脆
化等により接着性を向上することができる(第3の発明
)。これによれば厚みや重量を増大させることなく、強
固な接着を実現した半導体装置を提供し得るものである
リードフレームのリードの表面に半導体ペレットを載置
したダイパッドテープの下面の接着層には耐熱性エポキ
シ樹脂、ポリイミド樹脂等を5〜50μm、好ましくは
20〜30μmの塗布厚と争 なるように半硬化の状態で塗布して形成される。
このような層構成および材料よりなるダイパッドテープ
は通常例えば原反を幅3〜10mm、長さ200〜30
0mのテープ状に加工され、リールに巻回されて供給す
ることができ、その場合半導体ベレットの寸法に合わせ
て裁断した上で所定のリードフレームに適用され接着さ
れる。このようにして得られたダイパッドテープ/リー
ドフレーム積層体は前記第3図に示した構成に組み込ま
れ、本発明の半導体装置を得ることができる。
本発明で用いられるリードフレームの形状は例えば第4
図(イ)、(ロ)、(ハ)および(ニ)に示すようにダ
イパッド空隙部9に向って延在する複数のリードのうち
ダイパッドテープを裏面から保持するのに必要な本数の
リード13が他のリード2に比べて突出し、かつ突出し
たリードの先端14が広い面積を有することを特徴とす
る。この際突出するリードはなるべく隣り合せにならな
いよう、例えば1本おきとか、2本おき等に配置するこ
とが半導体ペレットを塔載したダイパッドテープのバラ
ンスをとる上で好ましい。
このような特定の形状のリードフレームを使用すること
によりダイパッドテープを載せるための良好な平坦性が
得られ、かつテープのたるみを防止することができる。
〔実施例〕
実施例1゜ 厚さ50μmのポリイミド樹脂フィルム(「ユーピレッ
クスS」宇部興産社製)からなる支持体の片面に接着層
として超耐熱性ポリイミド樹脂(r (LARC−TP
 IJ三井東圧化学社製)のN。
N−ジメチルアセトアミド20重量%溶液を半硬化(B
ステージ)になるように、かつ150℃3分間の加熱条
件で乾燥後の塗布厚が25μmとなるように塗布し、ダ
イパッドテープを作成した。
得られたダイパッドテープを所望の大きさに切断して第
4図(イ)に示す形状の、銅系の金属板例えばコパール
板を引抜き切断してなるリードフレームに接着層により
加熱接着した後、第3図(イ)に示すような半導体装置
を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又、ワイヤーボンダビリティ−
も良好で樹脂封止したときワイヤー流れもなく信頼性の
ある半導体装置を構成することができ、又85℃、85
%RHの雰囲気にて24時間放置後260℃のはんだ浴
に3秒間浸漬したのちPCTにて250時間試験したが
全く異常がなかった。
実施例2゜ 厚さ50μmのポリイミド樹脂フィルム(「カプトン2
00VJ東しジュポン社!!りからなる支持体の片面に
、接着層としてポリウレタン系樹脂(「チッソレックス
372」チッソ社製)のジメチルホルムアミド/メチル
エチルケトン=2/1の43%溶液70重量部とフェノ
ール・ノボラック・エポキシ樹脂(rEPPN−201
J 、日本化薬社製)のメチルエチルケト720%溶液
30重量部との混合液を半硬化の状態になるよう120
℃5分間の加熱条件で乾燥後の塗布厚が40μmとなる
ように塗布し、ダイパッドテープを作成した。
得られたダイパッドテープを所望の大きさに切断後第4
図(ロ)に示すリードフレームに接着層により加熱接着
した後、第3図(イ)に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見られず、安定し
た接着性が確認された。又、ワイヤーボンダビリティ−
も良好で信頼性のある半導体装置を構成することができ
た。又85℃、85%RHの雰囲気にて24時間放置後
260℃のはんだ浴に3秒間浸漬したのちPCTにて2
50時間試験したが全く異常がなかった。
実施例3 実施例2における接着層としてポリアミドとエポキシ樹
脂との混合組成物(rOX−035J東レハイソ一ル社
製)のトリクレン/メタノール=1/2の30重量%溶
液を使用した以外は実施例2と同様にして本発明の半導
体装置を作成した。
得られた半導体装置について実装試験による信頼性を見
たところ、接着層の電流リークは見られず、安定した接
着が確認された。又、ワイヤーボンダビリティ−も良好
で信頼性のある半導体装置を構成することができた。又
85℃、85%RHの雰囲気にて24時間放置後260
℃のはんだ浴に3秒間浸漬したのちPCTにて250時
間試験したが、全く異常がなかった。
実施例4゜ 厚さ50μmポリイミド樹脂フィルム(「ユーピレソク
スS」宇部興産社製)からなる支持体の片面に下記配合
の熱硬化性樹脂層を設けた。
エポキシ樹脂([エピコート100IJ油化シエルエポ
キシ社製) 80%メチルエチルケトン溶液 100重量部反応性ア
クリルニトリル共重合体 (rNIPOL  1072J日本ゼオン社製)20%
 メチルエチルケトン溶液 40重量部硬化剤DICY
/2−エヂル4−メ チルイミダゾール(5/1)    12重量部溶剤(
メチルエチルケトン)    80重量部この際塗布厚
は3μmで、150℃3分間の乾燥の後250℃、5分
間の条件で完全硬化した。
次ぎに前記樹脂層の反対側の支持体面に接着剤として超
耐熱ポリイミド樹脂(rLARC−TP■」、三井東圧
化学社製)のN、N−ジメチルアセトアミド20重世%
溶液を半硬化(Bステージ)になるよう、かつ150℃
、3分間の加熱条件で乾燥後の塗布厚が25μmとなる
ように塗布し本発明のグイバッドチーブを作成した。得
られたダイパッドテープを第4図(ロ)に示したリード
フレームに接着層により加熱接着した後、第3図(ロ)
に示す半導体装置を作成した。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見られず、安定し
た接着が確認された。又、ワイヤーボンダビリティ−も
良好で信頼性のある半導体装置を構成することができた
実施例5 実施例4の支持体の片面に下記配合の熱硬化性樹脂層を
設けた。この際の塗布厚は5μmで、150℃、2分間
の乾燥後、250℃、5分間の条件で完全に硬化した。
しかる後反対側面に実施例4に使用した接着層を設けて
本発明のダイパッドテープを作成した。
ポリエステル樹脂(「バイロン200」東洋紡社製)2
0% メチルエチルケ トン溶液            100重量部インシ
アネート(「コロネートL」 日本ポリウレタン社製)        2重量部溶剤
 トルエン          20重量部得られたダ
イパッドテープを第4図(ロ)に示したリードフレーム
に接着層により加熱接着した後第3図(ロ)に示す半導
体装置を作成した。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見当らず、安定し
た接着が確認された。又、ワイヤボンダビリティ−も良
好で信頼性のある半導体装置を構成することができた。
実施例6゜ 実施例4の支持体に表面粗さRaが0.2〜0゜3μm
、 Rtnaxが1〜2μmとなるようにマット処理を
施し、表面処理層を設けてダイパッドテープを作成し得
られたダイパッドテープを第4図(ロ)に示したリード
フレームに接着層により加熱接着した後、第3図(ロ)
に示す半導体装置を作成した。
得られた半導体装置について実装試験による信頼性を見
たところ、接着層の電流のリークは見られず、安定した
接着が確認された。又ワイヤーボンダビリティ−も良好
で信頼性のある半導体装置を構成することができた。
実施例7 実施例1の支持体の表面にコロナ放電処理機(「ピラー
コロナトリーター12」、東洋ピラー社製)を用いて電
圧320 Volt、速度50m/minの条件にてコ
ロナ放電加工を施し表面処理層を設けてダイパッドテー
プを作成した。
得られたダイパ・7トテープを第4図(ロ)に示したリ
ードフレームに接着層により加熱接着した後、第3図(
ロ)に示す半導体装置を作成した。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見当たらず、安定
した接着が確認された。又、ワイヤーボンダビリティ−
も良好で信頼性のある半導体装置を構成することができ
た。
〔発明の効果〕
本発明は上記の構成よりなるのでダイパッドテープを半
導体ペレットの形状、寸法に合わせて任意に裁断してリ
ードフレームの半導体ベレント塔載部に供給することが
でき、リードフレームの設計製作上効率化とコストダウ
ンに有効である。又、ダイパッドテープを構成する接着
層と封止樹脂との接着性が良好なので、水蒸気爆発の心
配もなく、かつ半導体ペレットとグイバッドテープ間の
熱膨張率の差が小さいので半導体ペレットのクラックの
発生もなく、さらに又、従来のリードフレームにあるよ
うなリードの先端とダイパッドとの間の隙間に相当する
ものがないので、モールド加工時にボンディングワイヤ
ーが流れたり、切れたりすることがない効果も期待でき
極めて信頼性の高い半導体装置を得ることができる。特
に第2、第3の発明では支持体の表面側に熱硬化性樹脂
等の樹脂層又は表面処理層を設けているので、ダイボン
ディング接着剤に特殊なものを用いなくても充分強固な
接着を達成することができるし、第3の発明では第2の
発明に比べ層厚が薄くて済むので半4体素子の軽量小型
化に有効である。
【図面の簡単な説明】
第1図は従来の技術によるリードフレームの斜視図、第
2図は従来の半導体装置の断面図、第3図は本発明の半
導体装置の断面図、第4図(イ)〜(ニ)は本発明を構
成するリードフレームの平面図、第5図(イ)、(ロ)
、(ハ)は本発明を構成するダイパッドテープの層構成
を示す断面図である。 2・・・リード、4・・・半導体ペレット、5・・・ダ
イボンディング接着剤、6・・・ボンディングワイヤー
、7・・・電極、8・・・封止樹脂、9・・・空隙部、
IO・・・支持体、11−1樹脂層、11−2表面処理
層、12・・・接着層

Claims (1)

  1. 【特許請求の範囲】 1)ダイパッドが排除されたリードフレームおよび該リ
    ードフレームのリード先端を含んで覆う大きさを有する
    ダイパッドテープに塔載された半導体ペレットを封止し
    てなる半導体装置であって、前記リードフレームを構成
    するリードのうち所望の本数のリードがダイパッド空隙
    部に向かって突出し、又突出したリードの先端部が他の
    リードに比べて広い面積にて構成され、かつ前記ダイパ
    ッドテープが耐熱性支持体と該支持体をリードに固定す
    るための接着層とからなることを特徴とする半導体装置
    。 2)ダイパッドが排除されたリードフレームおよび該リ
    ードフレームのリード先端を含んで覆う大きさを有する
    ダイパッドテープに塔載された半導体ペレットを封止し
    てなる半導体装置であって、前記リードフレームを構成
    するリードのうち所望の本数のリードがダイパッド空隙
    部に向って突出し、又突出したリードの先端部が他のリ
    ードに比べて広い面積にて構成され、かつ前記ダイパッ
    ドテープが耐熱性支持体と該支持体をリードに固定する
    ための接着層とダイボンディング接着剤側の樹脂層とか
    らなることを特徴とする半導体装置。 3)ダイパッドが排除されたリードフレームおよび該リ
    ードフレームのリード先端を含んで覆う大きさを有する
    ダイパッドテープに塔載された半導体ペレットを封止し
    てなる半導体装置であって、前記リードフレームを構成
    するリードのうち所望の本数のリードがダイパッド空隙
    部に向って突出し、又突出したリードの先端部が他のリ
    ードに比べて広い面積にて構成され、かつ前記ダイパッ
    ドテープが耐熱性支持体と該支持体をリードに固定する
    ための接着層とダイボンディング接着剤側の表面処理層
    とからなることを特徴とする半導体装置。
JP4888087A 1987-03-05 1987-03-05 半導体装置 Granted JPS63216365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4888087A JPS63216365A (ja) 1987-03-05 1987-03-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4888087A JPS63216365A (ja) 1987-03-05 1987-03-05 半導体装置

Publications (2)

Publication Number Publication Date
JPS63216365A true JPS63216365A (ja) 1988-09-08
JPH0469822B2 JPH0469822B2 (ja) 1992-11-09

Family

ID=12815599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4888087A Granted JPS63216365A (ja) 1987-03-05 1987-03-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS63216365A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326563A (ja) * 1991-04-16 1992-11-16 Samsung Electron Co Ltd 半導体パッケージ
EP0628997A2 (en) * 1993-06-10 1994-12-14 Texas Instruments Incorporated Semiconductor device with small die pad and method of making same
EP0642160A1 (en) * 1993-09-07 1995-03-08 Motorola, Inc. Semiconductor device with improved support means

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453363U (ja) * 1977-09-22 1979-04-13
JPS6068639A (ja) * 1983-08-31 1985-04-19 Toshiba Corp 樹脂封止型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453363U (ja) * 1977-09-22 1979-04-13
JPS6068639A (ja) * 1983-08-31 1985-04-19 Toshiba Corp 樹脂封止型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326563A (ja) * 1991-04-16 1992-11-16 Samsung Electron Co Ltd 半導体パッケージ
EP0628997A2 (en) * 1993-06-10 1994-12-14 Texas Instruments Incorporated Semiconductor device with small die pad and method of making same
EP0628997B1 (en) * 1993-06-10 2002-04-10 Texas Instruments Incorporated Semiconductor device with small die pad and method of making same
EP0642160A1 (en) * 1993-09-07 1995-03-08 Motorola, Inc. Semiconductor device with improved support means

Also Published As

Publication number Publication date
JPH0469822B2 (ja) 1992-11-09

Similar Documents

Publication Publication Date Title
JPH11176887A (ja) 半導体装置およびその製造方法
JPS63216365A (ja) 半導体装置
JPH0582977B2 (ja)
JPS63249341A (ja) 半導体装置
JPS58119665A (ja) 半導体装置及びその製法
JPS63249340A (ja) 半導体装置
JPH0442921Y2 (ja)
JPS62173749A (ja) 半導体装置
JPH01147836A (ja) 半導体装置
JP2587632B2 (ja) 半導体装置
JP3294998B2 (ja) 半導体装置
JP2850579B2 (ja) 半導体装置用フィルムキャリア
JP2596387B2 (ja) 樹脂封止型半導体装置
JP2606330B2 (ja) 半導体装置
JPH05235246A (ja) 半導体装置
JPH11121509A (ja) 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法
JPH0143872Y2 (ja)
JP3215851B2 (ja) 樹脂封止型半導体装置およびその製造法
JPS63254758A (ja) 半導体装置
JPS63249342A (ja) 半導体装置
JP3568458B2 (ja) 半導体装置
KR940007545Y1 (ko) 반도체 소자 고정용 내열필름(Heat-resistance bonding film for attaching semiconductor device)
JP2002271005A (ja) 実装構造体及びその製造方法
JPH07263487A (ja) 半導体装置の製造方法
JPH0677285A (ja) Ic素子の実装方法