JPH05235246A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05235246A JPH05235246A JP4038125A JP3812592A JPH05235246A JP H05235246 A JPH05235246 A JP H05235246A JP 4038125 A JP4038125 A JP 4038125A JP 3812592 A JP3812592 A JP 3812592A JP H05235246 A JPH05235246 A JP H05235246A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- semiconductor device
- lead
- chip
- stuck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ロジック系ＩＣ用の設計自由度が大きく、かつ
高速化が可能な半導体装置を提供する。 【構成】インナリードのワイヤボンディングを行わない
面に絶縁テープを貼り付け、インナリード間の中央部分
で、前記テープのインナリードが貼り付いていない面に
シリコンチップの機能面側を貼り付けたことを特徴とす
る半導体装置。 【効果】シリコンチップの任意位置に電極パッドを配置
し、十分な絶縁を介してインナリードとの間をワイヤに
より結ぶことができ、チップ設計をし易くし、かつ高速
処理が可能となる。
高速化が可能な半導体装置を提供する。 【構成】インナリードのワイヤボンディングを行わない
面に絶縁テープを貼り付け、インナリード間の中央部分
で、前記テープのインナリードが貼り付いていない面に
シリコンチップの機能面側を貼り付けたことを特徴とす
る半導体装置。 【効果】シリコンチップの任意位置に電極パッドを配置
し、十分な絶縁を介してインナリードとの間をワイヤに
より結ぶことができ、チップ設計をし易くし、かつ高速
処理が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＳＩＣ(Application
Specific I C)等に用いられる１００ピン程度以上の多
ピンＱＦＰ(Quad Flat Package) の構造を有する半導体
装置に関するものである。
Specific I C)等に用いられる１００ピン程度以上の多
ピンＱＦＰ(Quad Flat Package) の構造を有する半導体
装置に関するものである。
【０００２】
【従来の技術】１００ピン程度以上のＱＦＰは図８に示
すように、リードフレーム１の一部分であるアイランド
２の上にシリコンチップ３をペーストと呼ばれる接着剤
で固定し搭載している。シリコンチップ３はアイランド
２とは反対側の面が機能面であり、この面とインナリー
ド１とをボンディングワイヤ４で結線している。
すように、リードフレーム１の一部分であるアイランド
２の上にシリコンチップ３をペーストと呼ばれる接着剤
で固定し搭載している。シリコンチップ３はアイランド
２とは反対側の面が機能面であり、この面とインナリー
ド１とをボンディングワイヤ４で結線している。
【０００３】また多ピン系では、インナリードは細く、
かつ隣りのリードとも近いので、インナリードの変形に
よる接触が考えられ、これを防止するためにリード固定
テープ５が貼り付けられるのが一般的である。
かつ隣りのリードとも近いので、インナリードの変形に
よる接触が考えられ、これを防止するためにリード固定
テープ５が貼り付けられるのが一般的である。
【０００４】最近、ロジック系ＩＣは、最終ユーザ専用
ＩＣの傾向が進み、いわゆるＡＳＩＣ、さらにはＣＢＩ
Ｃ(Cell Base IC)といった方向に進んでいる。即ち、ユ
ーザ毎に異なったＩＣとなるため、その種類は極めて多
くなり、従って異なる大きさのＩＣでも同一のパッケー
ジあるいはリードフレームを用いて収納しようとする方
向にある。図８に示す従来構造パッケージにおいて、小
さなＩＣを載せると、ボンディングワイヤが長くなるた
め、アイランド２に接触する恐れがある。これに対して
例えば、特開昭５４−１２６４６５号によれば、リード
に接着保持させたテープを設け、その上に半導体ペレッ
トを配設したものが開示されている。
ＩＣの傾向が進み、いわゆるＡＳＩＣ、さらにはＣＢＩ
Ｃ(Cell Base IC)といった方向に進んでいる。即ち、ユ
ーザ毎に異なったＩＣとなるため、その種類は極めて多
くなり、従って異なる大きさのＩＣでも同一のパッケー
ジあるいはリードフレームを用いて収納しようとする方
向にある。図８に示す従来構造パッケージにおいて、小
さなＩＣを載せると、ボンディングワイヤが長くなるた
め、アイランド２に接触する恐れがある。これに対して
例えば、特開昭５４−１２６４６５号によれば、リード
に接着保持させたテープを設け、その上に半導体ペレッ
トを配設したものが開示されている。
【０００５】また、最近のもう一つの傾向として、各種
ＩＣの処理速度の高速化がある。これに対してＩＣ内の
配線を短かくする、あるいは比較的電流容量の大きい電
源・アース線をバスバ化し、ＩＣ内のほぼ任意の位置か
ら取り出せるようにする等の手段がパッケージ構造とし
てとられている（例えば、特開昭６１−２４１９５９
号、特開昭６０−１６７４５４号参照）。
ＩＣの処理速度の高速化がある。これに対してＩＣ内の
配線を短かくする、あるいは比較的電流容量の大きい電
源・アース線をバスバ化し、ＩＣ内のほぼ任意の位置か
ら取り出せるようにする等の手段がパッケージ構造とし
てとられている（例えば、特開昭６１−２４１９５９
号、特開昭６０−１６７４５４号参照）。
【０００６】
【発明が解決しようとする課題】前記特開昭５４−１２
６４６５号では、シリコンチップの周辺部に電極チップ
を配置し、ワイヤボンディングしてリードと電気的に結
ぶことになり、バスバ化等ができないので、最近のＩＣ
の高速化の要求に答えられない。
６４６５号では、シリコンチップの周辺部に電極チップ
を配置し、ワイヤボンディングしてリードと電気的に結
ぶことになり、バスバ化等ができないので、最近のＩＣ
の高速化の要求に答えられない。
【０００７】また、特開昭６１−２４１９５９号あるい
は特開昭６０−１６７４５４号で提示された構造では、
リード先端間の中央部分にシリコンチップを載せること
が難しく、ＱＦＰパッケージへの応用はできない。
は特開昭６０−１６７４５４号で提示された構造では、
リード先端間の中央部分にシリコンチップを載せること
が難しく、ＱＦＰパッケージへの応用はできない。
【０００８】本発明の目的は、ロジック系ＩＣ用の設計
自由度が大きく、かつ高速化が可能な半導体装置を提供
することにある。
自由度が大きく、かつ高速化が可能な半導体装置を提供
することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、インナリードのワイヤボンディング
を行わない面に絶縁テープを貼り付け、前記絶縁テープ
のインナリードが貼り付いていない面に、前記インナリ
ードの先端間にわたってシリコンチップの機能面を固着
させたことを特徴とする半導体装置が提供される。
に本発明によれば、インナリードのワイヤボンディング
を行わない面に絶縁テープを貼り付け、前記絶縁テープ
のインナリードが貼り付いていない面に、前記インナリ
ードの先端間にわたってシリコンチップの機能面を固着
させたことを特徴とする半導体装置が提供される。
【００１０】ここで、前記絶縁テープのインナリードが
貼り付いている面に電源用のバスバを有するのが好まし
い。
貼り付いている面に電源用のバスバを有するのが好まし
い。
【００１１】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
する。
【００１２】図１〜３、図４〜６および図７は、それぞ
れ本発明の第１〜３の実施例を示す。これらはいずれも
１３６ピンＱＦＰ（２８ｍｍ角）パッケージである。
れ本発明の第１〜３の実施例を示す。これらはいずれも
１３６ピンＱＦＰ（２８ｍｍ角）パッケージである。
【００１３】第１の実施例では、図１（断面図）、図２
（モールド前の部分平面図）および図３（拡大斜視図）
に示すように厚さ０．２ｍｍ、Ｆｅ−４２Ｎｉ合金リー
ドフレーム７のインナリード１の下面にテープを貼り付
けてある。インナリード上面にはワイヤボンディングの
ための銀めっき（図示せず）が施されている。テープ６
は、５０μｍ厚のポリイミドフィルムの両面に約２０μ
ｍのポリエーテルアミドイミド熱可塑性接着剤がコート
されている。テープ６の中央部分に、約６ｍｍ角、厚さ
０．２５ｍｍのシリコンチップ３が前記テープ６に用い
たものと同様の接着剤で貼り付けてある。テープ６には
断面（図１にて紙面に対し前後方向の）台形状の穴８が
あけてあり、この穴を通してインナリード１とチップ３
とがボンディングワイヤ４で結線されている。テープ６
との接着はリード、チップいずれの場合も３５０〜４０
０℃に加熱したホットプレートと、ほぼ常温に水冷却し
ているプレートとではさみこみ、加熱圧着すればよい。
このとき、テープに直接当たるプレート側を冷却プレー
トとし、この冷却プレートで押すようにするとよい。
（モールド前の部分平面図）および図３（拡大斜視図）
に示すように厚さ０．２ｍｍ、Ｆｅ−４２Ｎｉ合金リー
ドフレーム７のインナリード１の下面にテープを貼り付
けてある。インナリード上面にはワイヤボンディングの
ための銀めっき（図示せず）が施されている。テープ６
は、５０μｍ厚のポリイミドフィルムの両面に約２０μ
ｍのポリエーテルアミドイミド熱可塑性接着剤がコート
されている。テープ６の中央部分に、約６ｍｍ角、厚さ
０．２５ｍｍのシリコンチップ３が前記テープ６に用い
たものと同様の接着剤で貼り付けてある。テープ６には
断面（図１にて紙面に対し前後方向の）台形状の穴８が
あけてあり、この穴を通してインナリード１とチップ３
とがボンディングワイヤ４で結線されている。テープ６
との接着はリード、チップいずれの場合も３５０〜４０
０℃に加熱したホットプレートと、ほぼ常温に水冷却し
ているプレートとではさみこみ、加熱圧着すればよい。
このとき、テープに直接当たるプレート側を冷却プレー
トとし、この冷却プレートで押すようにするとよい。
【００１４】なお、本発明は上記範囲に限定されるもの
でないことは言うまでもない。
でないことは言うまでもない。
【００１５】第２の実施例は、基本的には前記第１の実
施例と同様であるが、図４〜６に示すように電源用また
はグランド用のバスバ９をもたせている。バスバ９はア
ウタリードにつながっている。また、チップ３とボンデ
ィングワイヤ４で結ばれている。バスバにより、電源ま
たはグランドの電気抵抗が低下し、高周波特性を改善で
きるので、ＩＣの高速化を図ることが可能になる。ま
た、電源またはグランドのインナリードを節約できるの
で、多ピン化が容易となる等の利点がある。
施例と同様であるが、図４〜６に示すように電源用また
はグランド用のバスバ９をもたせている。バスバ９はア
ウタリードにつながっている。また、チップ３とボンデ
ィングワイヤ４で結ばれている。バスバにより、電源ま
たはグランドの電気抵抗が低下し、高周波特性を改善で
きるので、ＩＣの高速化を図ることが可能になる。ま
た、電源またはグランドのインナリードを節約できるの
で、多ピン化が容易となる等の利点がある。
【００１６】図７は第３の実施例を示す。ここでは、テ
ープとしてインナリード１貼り付けテープ６とチップ３
貼り付けテープ１０の２枚を用いている。これらのテー
プ６および１０は、いずれも片面にポリエーテルアミド
イミド熱可塑性接着剤がコートしてある。そして、テー
プ６と１０の間もこの接着剤で接合されている。本実施
例は、両面接着剤コートテープの場合に治工具に接着剤
が付いて貼り付けられない場合、あるいはテープ厚さ分
でもパッケージを薄くしたい場合等に有利である。
ープとしてインナリード１貼り付けテープ６とチップ３
貼り付けテープ１０の２枚を用いている。これらのテー
プ６および１０は、いずれも片面にポリエーテルアミド
イミド熱可塑性接着剤がコートしてある。そして、テー
プ６と１０の間もこの接着剤で接合されている。本実施
例は、両面接着剤コートテープの場合に治工具に接着剤
が付いて貼り付けられない場合、あるいはテープ厚さ分
でもパッケージを薄くしたい場合等に有利である。
【００１７】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下の効果を奏する。 （１）チップおよびパッケージの設計がし易くなる。 （２）ＩＣの高速化が図れる。 （３）種々の大きさのＩＣを同一のリードフレームに塔
載することができ、納期短縮、コスト低減が図れる。
いるので、以下の効果を奏する。 （１）チップおよびパッケージの設計がし易くなる。 （２）ＩＣの高速化が図れる。 （３）種々の大きさのＩＣを同一のリードフレームに塔
載することができ、納期短縮、コスト低減が図れる。
【図１】本発明の第１の実施例を示す断面図である。
【図２】第１の実施例のモールド前の状態を示す部分平
面図である。
面図である。
【図３】ボンディング後の図２のＡ部の拡大斜視図であ
る。
る。
【図４】本発明の第２の実施例を示す断面図である。
【図５】第２の実施例のモールド前の状態を示す部分平
面図である。
面図である。
【図６】ボンディング後の図５のＢ部の拡大斜視図であ
る。
る。
【図７】本発明の第３の実施例を示す断面図である。
【図８】従来のＱＦＰ構造の半導体装置の断面図であ
る。
る。
１ インナリード ２ アイランド ３ シリコンチップ ４ ボンディングワイヤ ５ リード固定テープ ６ テープ ７ リードフレーム ８ テープの穴 ９ バスバ １０ テープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉 本 洋 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 高 坂 博 之 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 亀 山 康 晴 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 鈴 木 博 通 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 内 藤 孝 洋 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内
Claims (2)
- 【請求項１】インナリードのワイヤボンディングを行わ
ない面に絶縁テープを貼り付け、前記絶縁テープのイン
ナリードが貼り付いていない面に、前記インナリードの
先端間にわたってシリコンチップの機能面を固着させた
ことを特徴とする半導体装置。 - 【請求項２】前記シリコンチップは、ロジック系ＩＣで
あり、ＱＦＰ構造を有する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04038125A JP3080333B2 (ja) | 1992-02-25 | 1992-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04038125A JP3080333B2 (ja) | 1992-02-25 | 1992-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235246A true JPH05235246A (ja) | 1993-09-10 |
| JP3080333B2 JP3080333B2 (ja) | 2000-08-28 |
Family
ID=12516736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04038125A Expired - Fee Related JP3080333B2 (ja) | 1992-02-25 | 1992-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080333B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429507B1 (en) * | 2000-04-03 | 2002-08-06 | Artesyn Technologies, Inc. | Electrical device including a leaded cell assembly |
| US6661081B2 (en) | 2000-10-20 | 2003-12-09 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| JP2009231425A (ja) * | 2008-03-21 | 2009-10-08 | Toppan Printing Co Ltd | テープ基板貼り合わせ構造体及び半導体装置 |
| US9070883B2 (en) | 2007-12-21 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Anthracene derivative, and light-emitting material, light-emitting element, light-emitting device, and electronic device using the same |
-
1992
- 1992-02-25 JP JP04038125A patent/JP3080333B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429507B1 (en) * | 2000-04-03 | 2002-08-06 | Artesyn Technologies, Inc. | Electrical device including a leaded cell assembly |
| US6661081B2 (en) | 2000-10-20 | 2003-12-09 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| US6962836B2 (en) | 2000-10-20 | 2005-11-08 | Renesas Technology Corp. | Method of manufacturing a semiconductor device having leads stabilized during die mounting |
| US9070883B2 (en) | 2007-12-21 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Anthracene derivative, and light-emitting material, light-emitting element, light-emitting device, and electronic device using the same |
| JP2009231425A (ja) * | 2008-03-21 | 2009-10-08 | Toppan Printing Co Ltd | テープ基板貼り合わせ構造体及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3080333B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| EP0247775B1 (en) | Semiconductor package with high density i/o lead connection | |
| EP0843356B1 (en) | Lead-on-chip semiconductor device | |
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US5541446A (en) | Integrated circuit package with improved heat dissipation | |
| KR100269281B1 (ko) | 반도체장치 | |
| US5084753A (en) | Packaging for multiple chips on a single leadframe | |
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| JPH0831560B2 (ja) | 回路パツケージ・アセンブリ | |
| JPH0550134B2 (ja) | ||
| US5796159A (en) | Thermally efficient integrated circuit package | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JPH1064946A (ja) | 半導体装置及びその製造方法 | |
| JPS63246851A (ja) | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH05235246A (ja) | 半導体装置 | |
| JPH11259620A (ja) | Ｉｃモジュールおよびｉｃカード | |
| JPS622628A (ja) | 半導体装置 | |
| JPH104167A (ja) | 半導体装置 | |
| JPS6046038A (ja) | 集積回路装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000530 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |