CH689502A5 - Module électronique miniaturisé - Google Patents

Module électronique miniaturisé Download PDF

Info

Publication number
CH689502A5
CH689502A5 CH127197A CH127197A CH689502A5 CH 689502 A5 CH689502 A5 CH 689502A5 CH 127197 A CH127197 A CH 127197A CH 127197 A CH127197 A CH 127197A CH 689502 A5 CH689502 A5 CH 689502A5
Authority
CH
Switzerland
Prior art keywords
electronic module
module according
components
interconnection interface
volume
Prior art date
Application number
CH127197A
Other languages
English (en)
Inventor
Jean-Francois Zeberli
Original Assignee
Valtronic S A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valtronic S A filed Critical Valtronic S A
Priority to CH127197A priority Critical patent/CH689502A5/fr
Publication of CH689502A5 publication Critical patent/CH689502A5/fr

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Description


  
 



  Les tendances de l'électronique actuelle vont dans le sens d'une miniaturisation de plus en plus poussée permettant de réaliser des appareils toujours plus petits et performants. Il n'est qu'à prendre comme exemple l'évolution spectaculaire des téléphones portables. A la complexité toujours plus grande des circuits intégrés doivent être associées des techniques d'assemblage et de packaging de plus en plus sophistiquées. Dans un premier temps, on a pu réduire la surface des circuits électroniques en remplacent les composants à fils par des composants CMS (composants pour montage en surface), voire en montant directement les puces de circuits intégrés sur le circuit imprimé de base (chip on board, flip chip, etc).

   Cela n'est plus suffisant aujourd'hui pour bon nombre d'applications, et on cherche à réaliser de véritables sous-ensembles tridimensionnels permettant de mieux occuper la totalité du volume disponible, et pouvant être montés comme des composants SMD. 



  C'est précisément le but de la présente invention de proposer un module électronique répondant aux exigences ci-dessus. 



  De façon plus précise, le module électronique selon l'invention comporte une pluralité de composants et une interface d'interconnexion souple sur laquelle sont assemblés lesdits composants. Ce module est caractérisé d'une part par le fait que ladite interface est agencée de manière qu'après pliage, il soit inscrit dans le volume d'un parallélépipède, et d'autre part par le fait qu'il comporte des moyens pour le maintenir et le figer dans ce volume, une partie au moins de l'interface d'interconnexion souple restant alors apparente de façon à permettre la liaison des composants avec l'extérieur. 



  D'autres caractéristiques de l'invention ressortiront de la description qui va suivre, faite en regard du dessin annexé et donnant, à titre explicatif, plusieurs exemples de réalisation de ce module. Sur ce dessin: 
 
   - la fig. 1 illustre le principe du module selon l'invention; 
   - la fig. 2 représente un premier mode de réalisation avec sorties latérales; 
   - la fig. 3 représente un deuxième mode de réalisation avec sorties dessous; 
   - la fig. 4 représente une extension des modes de réalisation des fig. 2 et 3; enfin, 
   - la fig. 5 représente un troisième mode de réalisation avec points de test dessus. 
 



  Le module selon l'invention, tel que représenté sur la fig. 1, comprend un circuit imprimé flexible 1 de faible épaisseur, comme on peut en trouver actuellement dans le commerce (par exemple, base polyamide de 50  mu  + Cu de 10  mu  sur les deux faces, trous métallisés). Ce circuit imprimé 1 fait office d'interface d'interconnexion et permet d'assurer les connexions entre les composants montés à sa surface. Dans l'exemple représenté, ces composants sont constitués par trois circuits intégrés 2, 3 et 4 montés selon la méthode Flip Chip. A cette fin, ils comportent des protubérances conductrices (plus couramment appelées bumps) réalisées par croissance sur le circuit intégré par SPB (single point bonding) ou par toute autre méthode connue. Ces bumps viennent en regard de zones de contact correspondantes du circuit imprimé 1.

   La connexion  entre les bumps et les zones de contact peut se faire par thermocompression ou par simple collage. 



  Le circuit imprimé 1 est ensuite plié de manière à s'inscrire dans le volume d'un parallélépipède, comme représenté dans la partie inférieure de la fig. 1. Les trois circuits 2, 3 et 4 sont alors superposés. De ce fait, la surface de la base du module provisoire ainsi formé est réduite d'environ deux tiers. On a aussi une meilleure occupation du volume, ce qui correspond au but recherché. 



  La fig. 2 représente un premier mode de réalisation du module selon l'invention avec sorties latérales. Il est bien évident qu'il est nécessaire de donner au module provisoire de la fig. 1 un conditionnement plus complet permettant de le manipuler facilement et de le connecter sur un circuit de base comme un composant SMD classique. Dans l'exemple de la fig. 2, le module de la fig. 1 est surmoulé en forme de bottier 20. Ce surmoulage permet de maintenir et figer le module dans le volume prévu. La partie inférieure du circuit imprimé flexible 1 sort latéralement du boîtier 20. Elle reste donc apparente et comporte des liaisons 21 permettant, par exemple, de connecter le module définitif ainsi formé par soudage ou de le monter sur un connecteur ad hoc.

   Il est aisé de se rendre compte, en comparant les dimensions du boîtier 20 aux dimensions des circuits intégrés 2, 3 et 4, qu'il est possible de réaliser des conditionnements extrêmement miniaturisés, pouvant se rapprocher de ce que l'on appelle dans le jargon du métier le CSP (Chip Size Package). 



  La fig. 3 représente un deuxième mode de réalisation du module selon l'invention avec sorties dessous. Dans cette forme d'exécution, le module provisoire de la fig. 1 est monté dans un boîtier moulé 30. Le circuit imprimé souple 1, sur lequel sont montés les circuits intégrés 2, 3 et 4, présente alors, sur  une partie de sa face opposée aux circuits intégrés, des plages de connexion sur lesquelles ont été déposées des billes de soudures. Lors du pliage, ces billes de soudures sont groupées sur une zone correspondant à la face inférieure 31 du boîtier. Le module provisoire peut être maintenu à l'intérieur du boîtier 30 par coulage d'une résine appropriée, mais il faut noter que la face 31 du circuit souple 1 qui comporte les billes de soudure doit rester apparente.

   Par cette disposition particulière, il est possible de connecter le module définitif de la fig. 3 en refondant les billes de soudure dans un four de reflow selon un procédé connu. Ainsi il est possible que le circuit souple 1, lors du pliage, forme une ou plusieurs des parois du boîtier du module définitif. 



  La fig. 4 représente une extension des modes de réalisation des fig. 2 et 3. Dans ce conditionnement qui rappelle celui de la fig. 2, on a simplement ajouté au circuit souple 1, sur la face opposée aux circuits intégrés 2, 3 et 4, un certain nombre de composants de type SMD 40 et 41 qui pourraient être des résistances, des capacités, des selfs ou autres, ceci pour montrer que l'invention n'est pas exclusivement destinée à l'assemblage de circuits intégrés, mais qu'il est possible de réaliser des modules plus complets comportant un certain nombre de composants passifs. On notera que, comme dans la fig. 3, le circuit imprimé souple 1 forme la paroi inférieure du boîtier du module définitif, à la différence que les composants 41 se situent à l'extérieur du boîtier.

   Cette configuration peut représenter un certain gain de place, mais elle est surtout intéressante lorsque l'un ou l'autre composant doit rester accessible pour effectuer des réglages (par exemple, réglage d'une résistance par laser ou d'une capacité par sablage) ou lorsqu'on veut souder après coup un composant de valeur mesurée. 



  La fig. 5 représente un troisième mode de réalisation du module selon l'invention avec points de test dessus. Comme indiqué plus haut, le circuit souple 1 peut former une au moins des parois du boîtier du module définitif. La fig. 5 représente un exemple où le boîtier est formé exclusivement par le circuit souple, plié à la manière d'une boîte en carton. Le circuit souple, vu de l'intérieur, comporte plusieurs lignes de pliages qui définissent les différentes faces du boîtier, soit une face dessus 50, une face avant 51, une face dessous 52, une face arrière 53, une face droite 54 et une face gauche 55. Le circuit souple comporte également deux rabats de fixation droite 56 et gauche 57.

   Les faces intérieures comportent un certain nombre de composants qui, après pliage, vont se retrouver à l'intérieur du boîtier, des composants SMD 58 pour les faces 50, 53, 54 et 55, et des circuits intégrés sous forme de chips 59 pour les faces 51 et 52. Le circuit souple, vu de l'extérieur, comporte sur la face inférieure 52 des billes de soudure 60 pour la connexion du module par reflow, comme à la fig. 3, sur la face avant 51 des composants de réglage 61, comme à la fig. 4, et enfin sur la face supérieure 50 des points de test 62 accessibles directement depuis l'extérieur. Cette dernière combinaison constitue un avantage important dans la mesure où, compte tenu de la complexité du module et de sa miniaturisation extrême, il est souvent difficile d'accéder facilement aux points de test nécessaires pour faire un contrôle rapide.

   Le circuit souple comporte également des zones de soudage 63, 64, 65, 66, qui permettent de sceller le boîtier par soudage lorsque le pliage du circuit souple est entièrement effectué. 



  On voit ainsi que l'invention permet de très nombreuses possibilités de réalisation, dont quelques exemples seulement ont été donnés.

Claims (10)

1. Module électronique miniaturisé comportant une pluralité de composants (2, 3, 4, ...) et une interface d'interconnexion souple (1) sur laquelle sont assemblés lesdits composants, caractérisé d'une part par le fait que ladite interface est agencée de manière qu'après pliage le module soit inscrit dans le volume d'un parallélépipède, et d'autre part par le fait qu'il comporte des moyens (20, 30) pour le maintenir et le figer dans ce volume, une partie au moins de l'interface d'interconnexion souple restant alors apparente de façon à permettre la liaison desdits composants avec l'extérieur.
2. Module électronique selon la revendication 1, caractérisé par le fait que ladite interface d'interconnexion souple est agencée de manière à être pliée selon au moins deux axes parallèles.
3.
Module électronique selon la revendication 1, caractérisé par le fait que ladite interface d'interconnexion souple forme au moins l'une des faces du parallélépipède.
4. Module électronique selon la revendication 3, caractérisé par le fait que la face ainsi formée par l'interface d'interconnexion souple est accessible depuis l'extérieur.
5. Module électronique selon la revendication 4, caractérisé par le fait que ladite face (31) comporte des billes de soudure permettant un soudage par reflow.
6. Module électronique selon la revendication 4, caractérisé par le fait que ladite face comporte des composants (41) accessibles de l'extérieur.
7. Module électronique selon la revendication 4, caractérisé par le fait que ladite face comporte des points de test.
8.
Module électronique selon l'une des revendications 1 à 7, caractérisé par le fait que les moyens pour le maintenir et le figer dans le volume d'un parallélépipède sont des moyens de surmoulage (20).
9. Module électronique selon l'une des revendications 1 à 7, caractérisé par le fait que les moyens pour le maintenir et le figer dans le volume d'un parallélépipède comportent un boîtier moulé (30).
10. Module électronique selon la revendication 1, caractérisé par le fait que l'interface d'interconnexion souple fait office de boîtier et comporte des zones de fixation (56, 57) agencées de manière à maintenir le module dans le volume d'un parallélépipède.
CH127197A 1997-05-30 1997-05-30 Module électronique miniaturisé CH689502A5 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CH127197A CH689502A5 (fr) 1997-05-30 1997-05-30 Module électronique miniaturisé

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH127197A CH689502A5 (fr) 1997-05-30 1997-05-30 Module électronique miniaturisé

Publications (1)

Publication Number Publication Date
CH689502A5 true CH689502A5 (fr) 1999-05-14

Family

ID=4206508

Family Applications (1)

Application Number Title Priority Date Filing Date
CH127197A CH689502A5 (fr) 1997-05-30 1997-05-30 Module électronique miniaturisé

Country Status (1)

Country Link
CH (1) CH689502A5 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1156705A1 (fr) * 1999-10-01 2001-11-21 Seiko Epson Corporation Plaquette imprimee, dispositif a semi-conducteur et son procede de fabrication, ses essais et sa mise en boitier, et circuit integre et equipement electronique
WO2002049109A1 (fr) * 2000-12-11 2002-06-20 Medtronic, Inc. Boitier pour puces empilees
WO2002060527A3 (fr) * 2000-12-26 2003-03-27 Medtronic Inc Dispositif electronique medical implantable utilisant des composants de puces a bosse haute tension
EP1306900A2 (fr) * 2000-12-28 2003-05-02 Texas Instruments Incorporated Boítiers semi-conducteurs à largeur de puce empilés sur une connexion pliable utilisés pour l'assemblage vertical sur des substrates

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1156705A1 (fr) * 1999-10-01 2001-11-21 Seiko Epson Corporation Plaquette imprimee, dispositif a semi-conducteur et son procede de fabrication, ses essais et sa mise en boitier, et circuit integre et equipement electronique
EP1156705A4 (fr) * 1999-10-01 2003-04-23 Seiko Epson Corp Plaquette imprimee, dispositif a semi-conducteur et son procede de fabrication, ses essais et sa mise en boitier, et circuit integre et equipement electronique
US7009293B2 (en) 1999-10-01 2006-03-07 Seiko Epson Corporation Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument
WO2002049109A1 (fr) * 2000-12-11 2002-06-20 Medtronic, Inc. Boitier pour puces empilees
US6670217B2 (en) 2000-12-11 2003-12-30 Medtronic, Inc. Methods for forming a die package
US6696318B2 (en) 2000-12-11 2004-02-24 Medtronic, Inc. Methods for forming a die package
US7045390B2 (en) 2000-12-11 2006-05-16 Medtronic, Inc. Stacked die package
WO2002060527A3 (fr) * 2000-12-26 2003-03-27 Medtronic Inc Dispositif electronique medical implantable utilisant des composants de puces a bosse haute tension
US6626931B2 (en) 2000-12-26 2003-09-30 Medtronic, Inc. Implantable medical electronics using high voltage flip chip components
EP1306900A2 (fr) * 2000-12-28 2003-05-02 Texas Instruments Incorporated Boítiers semi-conducteurs à largeur de puce empilés sur une connexion pliable utilisés pour l'assemblage vertical sur des substrates
EP1306900A3 (fr) * 2000-12-28 2005-07-06 Texas Instruments Incorporated Boítiers semi-conducteurs à largeur de puce empilés sur une connexion pliable utilisés pour l'assemblage vertical sur des substrates

Similar Documents

Publication Publication Date Title
EP1256132B1 (fr) Procede d'interconnexion electrique en trois dimensions entre des puces electroniques encapsulees ou entre une puce electronique encapsulee et un circuit imprime
EP0683547A1 (fr) Dispositif de raccordement pour assurer un raccordement par câble coaxial sur un circuit imprimé et circuit imprimé équipé d'un tel dispositif
EP0239494A1 (fr) Boîtier de circuit intégré
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
EP0424262B1 (fr) Electronique portable connectable à puces
FR2747509A1 (fr) Structure de montage pour un circuit a semi-conducteur
EP0063070B1 (fr) Boîtiers à cosses plates pour composants semiconducteurs de moyenne puissance, et procédé de fabrication
EP1573809A1 (fr) Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche
CH689502A5 (fr) Module électronique miniaturisé
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
EP0375505A1 (fr) Composant électrique à report direct
FR2940528A1 (fr) Composant electronique notamment capteur a effet hall
WO2022058682A1 (fr) Carte électronique comprenant des composants enterrés dans des cavités
JP3706226B2 (ja) ボールグリッドアレイパッケージの中間体及び製造方法
FR2808121A1 (fr) Boitier lsi et procede de connexion interne utilise pour celui-ci
JPH07106510A (ja) 半導体装置
JPH03104296A (ja) 金属基板を有する集積回路
FR3015855A1 (fr) Boiter pour carte electronique
JP3501192B2 (ja) 表面実装型電子ユニットパッケージ
WO2020149188A1 (fr) Dispositif à semi-conducteurs et procédé de fabrication de dispositif à semi-conducteurs
EP1036489B1 (fr) Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
FR2619276A1 (fr) Carte de circuit imprime mixte double face ou multicouches
FR2693339A1 (fr) Procédé de liaison et de fixation de composants à broches sur un circuit imprimé souple, et circuit ainsi obtenu.
JPH11330712A (ja) 電子回路パッケージ
FR3032327A1 (fr) Procede de montage d'un composant electronique traversant sur une carte a circuit imprime

Legal Events

Date Code Title Description
PL Patent ceased