JPH07106510A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07106510A JPH07106510A JP5248945A JP24894593A JPH07106510A JP H07106510 A JPH07106510 A JP H07106510A JP 5248945 A JP5248945 A JP 5248945A JP 24894593 A JP24894593 A JP 24894593A JP H07106510 A JPH07106510 A JP H07106510A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- external connection
- mounting
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 実装強度の低下を生じることなく、ＺＩＰ形
の封止形態での面実装を実現することが可能な半導体装
置を提供する。 【構成】 パッケージ１とリードピン２からなるＺＩＰ
形の封止形態を有する単位要素Ａおよび単位要素Ｂを、
パッケージ１の接着面１ａを介して両者を張り合わせた
構造の半導体装置である。単位要素Ａおよび単位要素Ｂ
では、リードピン２の成形方向が接着面１ａに関して鏡
面対称となるように配列・成形されており、両者の接着
面１ａを張り合わせた状態では、互いに等価な機能を有
するリードピン２の外側面２ｂ同士が相互に接触する。
の封止形態での面実装を実現することが可能な半導体装
置を提供する。 【構成】 パッケージ１とリードピン２からなるＺＩＰ
形の封止形態を有する単位要素Ａおよび単位要素Ｂを、
パッケージ１の接着面１ａを介して両者を張り合わせた
構造の半導体装置である。単位要素Ａおよび単位要素Ｂ
では、リードピン２の成形方向が接着面１ａに関して鏡
面対称となるように配列・成形されており、両者の接着
面１ａを張り合わせた状態では、互いに等価な機能を有
するリードピン２の外側面２ｂ同士が相互に接触する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体メモリ等の半導体装置の高密度実装技術に適
用して有効な技術に関する。
に、半導体メモリ等の半導体装置の高密度実装技術に適
用して有効な技術に関する。
【０００２】
【従来の技術】従来、半導体メモリを多数個使用するシ
ステム等でパッケージの高密度実装が要求される場合、
ＳＯＪ (Small Outline J shape)形の封止形態を有する
面付け実装パッケージが使用されてきた。しかし、高さ
方向の制約が厳しくないものでは、面付け実装タイプよ
りも実装面積を節約できるＺＩＰ (Zigzag Inline Pack
age)形の封止形態を有するものが有利であった。
ステム等でパッケージの高密度実装が要求される場合、
ＳＯＪ (Small Outline J shape)形の封止形態を有する
面付け実装パッケージが使用されてきた。しかし、高さ
方向の制約が厳しくないものでは、面付け実装タイプよ
りも実装面積を節約できるＺＩＰ (Zigzag Inline Pack
age)形の封止形態を有するものが有利であった。
【０００３】なお、従来における半導体装置の封止形態
や組み立て技術に関する文献としては、たとえば、株式
会社日経マグロウヒル社、１９８４年６月１１日発行、
「日経エレクトロニクス・別冊、マイクロデバイセズNo
2 」等が知られている。
や組み立て技術に関する文献としては、たとえば、株式
会社日経マグロウヒル社、１９８４年６月１１日発行、
「日経エレクトロニクス・別冊、マイクロデバイセズNo
2 」等が知られている。
【０００４】
【発明が解決しようとする課題】ところが、ＺＩＰ形半
導体装置は挿入タイプのパッケージであるため、スルー
ホール付きの実装基板しか使用できず、実装密度の向上
に非常に有効な両面実装が不可能であった。すなわち、
単体のＺＩＰ形半導体装置のリード先端を実装基板上に
当接させた状態で実装したのでは、姿勢が高くなるとと
もに、接合強度も弱くなり、耐転倒強度が低下するとい
う問題を生じる。
導体装置は挿入タイプのパッケージであるため、スルー
ホール付きの実装基板しか使用できず、実装密度の向上
に非常に有効な両面実装が不可能であった。すなわち、
単体のＺＩＰ形半導体装置のリード先端を実装基板上に
当接させた状態で実装したのでは、姿勢が高くなるとと
もに、接合強度も弱くなり、耐転倒強度が低下するとい
う問題を生じる。
【０００５】本発明の目的は、実装強度の低下を生じる
ことなく、ＺＩＰ形の封止形態での面実装を実現するこ
とが可能な半導体装置を提供することにある。
ことなく、ＺＩＰ形の封止形態での面実装を実現するこ
とが可能な半導体装置を提供することにある。
【０００６】本発明の他の目的は、製造コストの低減が
可能な半導体装置を提供することにある。
可能な半導体装置を提供することにある。
【０００７】本発明のさらに他の目的は、実装基板の配
線の引回しを簡略化することが可能な半導体装置を提供
することにある。
線の引回しを簡略化することが可能な半導体装置を提供
することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、請求項１記載の発明は、内部に
半導体素子を封止したパッケージおよび当該パッケージ
に突設された複数の外部接続端子とからなり、ジグザグ
・インライン・パッケージ形の封止形態を有する単位要
素を複数個横方向に連結してなる半導体装置である。
半導体素子を封止したパッケージおよび当該パッケージ
に突設された複数の外部接続端子とからなり、ジグザグ
・インライン・パッケージ形の封止形態を有する単位要
素を複数個横方向に連結してなる半導体装置である。
【００１１】また、請求項２記載の発明は、請求項１記
載の半導体装置において、隣り合う個々の前記単位要素
における前記外部接続端子の形状が互いに鏡面対称とな
るように成形し、等価な機能を有する当該外部接続端子
同士を相互に接触させたものである。
載の半導体装置において、隣り合う個々の前記単位要素
における前記外部接続端子の形状が互いに鏡面対称とな
るように成形し、等価な機能を有する当該外部接続端子
同士を相互に接触させたものである。
【００１２】また、請求項３記載の発明は、請求項１記
載の半導体装置において、個々の前記単位要素における
前記外部接続端子の先端部を分岐させ、各分岐端をジグ
ザグ・インライン形に成形し、前記分岐端の配列方向に
おける幅寸法分だけ、前記パッケージの接続位置をずら
すことにより、等価な機能を有する前記外部接続端子同
士が相互に接触する構成としたものである。
載の半導体装置において、個々の前記単位要素における
前記外部接続端子の先端部を分岐させ、各分岐端をジグ
ザグ・インライン形に成形し、前記分岐端の配列方向に
おける幅寸法分だけ、前記パッケージの接続位置をずら
すことにより、等価な機能を有する前記外部接続端子同
士が相互に接触する構成としたものである。
【００１３】
【作用】上記した本発明の半導体装置によれば、ＺＩＰ
形本来の利点である実装密度の大きさと、耐転倒強度、
すなわち実装時の安定性の向上とが両立し、外部接続端
子を実装基板に当接させた状態での面付け実装が可能と
なり、たとえば、実装基板の両面に実装する等の、一層
の実装密度の向上を達成できる。
形本来の利点である実装密度の大きさと、耐転倒強度、
すなわち実装時の安定性の向上とが両立し、外部接続端
子を実装基板に当接させた状態での面付け実装が可能と
なり、たとえば、実装基板の両面に実装する等の、一層
の実装密度の向上を達成できる。
【００１４】また、同一機能の外部接続端子同士を接続
できるので、実装基板側での配線パターンの引回しの簡
略化も達成できる。
できるので、実装基板側での配線パターンの引回しの簡
略化も達成できる。
【００１５】さらに、個々の外部接続端子を分岐させ、
分岐端をジグザグ・インライン形に成形し、各単位要素
を当該分岐端の幅寸法分だけずらして接続することによ
り、同一の外部接続端子形状を有する一種類の単位要素
だけの組み合わせで、組み立てが可能となり、たとえ
ば、外部接続端子の成形工程に用いられる金型等の種類
も少なくて済み、製造コストを削減することができる。
分岐端をジグザグ・インライン形に成形し、各単位要素
を当該分岐端の幅寸法分だけずらして接続することによ
り、同一の外部接続端子形状を有する一種類の単位要素
だけの組み合わせで、組み立てが可能となり、たとえ
ば、外部接続端子の成形工程に用いられる金型等の種類
も少なくて済み、製造コストを削減することができる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１７】（実施例１）図１は、本発明の一実施例で
ある半導体装置の構成の一例を示す略側面図であり、図
２は、その構成要素の一例を示す略斜視図、また、図３
（ａ）〜（ｃ）は、その組み立て工程の一例を示す説明
図である。
ある半導体装置の構成の一例を示す略側面図であり、図
２は、その構成要素の一例を示す略斜視図、また、図３
（ａ）〜（ｃ）は、その組み立て工程の一例を示す説明
図である。
【００１８】本実施例の半導体装置１００は、図２に例
示されるようなＺＩＰ形の封止形態を有する単位要素Ａ
および単位要素Ｂで構成されている。
示されるようなＺＩＰ形の封止形態を有する単位要素Ａ
および単位要素Ｂで構成されている。
【００１９】各単位要素ＡおよびＢは、それぞれ、内部
に図示しない半導体素子が封止された略直方体形のパッ
ケージ１と、このパッケージ１の一側面に突設された複
数のリードピン２とを備えている。リードピン２には、
必要に応じて図示しない半田メッキが施されている。
に図示しない半導体素子が封止された略直方体形のパッ
ケージ１と、このパッケージ１の一側面に突設された複
数のリードピン２とを備えている。リードピン２には、
必要に応じて図示しない半田メッキが施されている。
【００２０】各リードピン２は、交互に逆側面に略クラ
ンク形状に成形され、配列方向の側面からみると、リー
ド先端部２ａは二列をなす構成となっている。また、リ
ード先端部２ａの外側面２ｂは、パッケージ１の側面す
なわち、接着面１ａと同一平面上に位置するように成形
されている。
ンク形状に成形され、配列方向の側面からみると、リー
ド先端部２ａは二列をなす構成となっている。また、リ
ード先端部２ａの外側面２ｂは、パッケージ１の側面す
なわち、接着面１ａと同一平面上に位置するように成形
されている。
【００２１】パッケージ１の一部は、リードピン２の勝
手方向を識別するための切欠部１ｂが形成されている。
手方向を識別するための切欠部１ｂが形成されている。
【００２２】なお、単位要素Ａおよび単位要素Ｂでは、
リードピン２の成形方向が鏡面対称となるように成形さ
れており、両者の接着面１ａを張り合わせた状態では、
互いに等価な機能を有するリードピン２の外側面２ｂ同
士が相互に接触するものである。
リードピン２の成形方向が鏡面対称となるように成形さ
れており、両者の接着面１ａを張り合わせた状態では、
互いに等価な機能を有するリードピン２の外側面２ｂ同
士が相互に接触するものである。
【００２３】そして、このような単位要素ＡおよびＢ
を、図３に例示されるような手順で組み立てる。
を、図３に例示されるような手順で組み立てる。
【００２４】すなわち、まず、同図（ａ）に例示される
ように、単位要素Ａおよび単位要素Ｂを各々のリードピ
ン２がパッケージ１の接着面１ａに関して鏡面対称とな
るような姿勢で並べる。
ように、単位要素Ａおよび単位要素Ｂを各々のリードピ
ン２がパッケージ１の接着面１ａに関して鏡面対称とな
るような姿勢で並べる。
【００２５】次に、同図（ｂ）に例示されるように、単
位要素Ａおよび単位要素Ｂを各々のパッケージ１の接着
面１ａ同士を接着する。
位要素Ａおよび単位要素Ｂを各々のパッケージ１の接着
面１ａ同士を接着する。
【００２６】その後、同図（ｃ）に示されるように、不
揃いのリード先端部２ａの先端を研磨して同一平面（仮
想的な実装平面）上に位置するように揃える。
揃いのリード先端部２ａの先端を研磨して同一平面（仮
想的な実装平面）上に位置するように揃える。
【００２７】これにより、図１に例示されるように、複
数の単位要素ＡおよびＢが一体となった半導体装置１０
０が構成される。
数の単位要素ＡおよびＢが一体となった半導体装置１０
０が構成される。
【００２８】そして、図１のように組み立てられた半導
体装置１００は、図示しない実装基板に対して、リード
先端部２ａを当接させ、たとえば、リフロー加熱による
半田接合によって面付け実装される。
体装置１００は、図示しない実装基板に対して、リード
先端部２ａを当接させ、たとえば、リフロー加熱による
半田接合によって面付け実装される。
【００２９】このように、本実施例の半導体装置１００
によれば、リード先端部２ａによる面付け実装を行う場
合でも、三列のリードピン２によってパッケージ１が支
持されるため、半導体装置１００の実装基板に対する接
合強度、すなわち耐転倒強度が大きくなる。このため、
たとえば、ＺＩＰ形の封止形態および面付け実装の利点
である省スペース性と実装強度の安定化とを両立させる
ことができる。
によれば、リード先端部２ａによる面付け実装を行う場
合でも、三列のリードピン２によってパッケージ１が支
持されるため、半導体装置１００の実装基板に対する接
合強度、すなわち耐転倒強度が大きくなる。このため、
たとえば、ＺＩＰ形の封止形態および面付け実装の利点
である省スペース性と実装強度の安定化とを両立させる
ことができる。
【００３０】また、等価な機能を有するリードピン２が
纏められるので、実装基板等における配線の引き回しが
簡略化され、実装コストを削減できる。
纏められるので、実装基板等における配線の引き回しが
簡略化され、実装コストを削減できる。
【００３１】（実施例２）図４は、本発明の他の実施例
である半導体装置２００の構成の一例を示す略側面図で
あり、図５は、その一部を拡大して示す略斜視図であ
る。
である半導体装置２００の構成の一例を示す略側面図で
あり、図５は、その一部を拡大して示す略斜視図であ
る。
【００３２】この実施例２の場合には、リードピン２０
の配列状態の勝手が一種類の単位要素Ｃを組み合わせる
ようにしたところが前記実施例１の場合と異なってい
る。
の配列状態の勝手が一種類の単位要素Ｃを組み合わせる
ようにしたところが前記実施例１の場合と異なってい
る。
【００３３】すなわち、本実施例では、個々のリードピ
ン２０のリード先端部２０ａは、二股に分岐され、各分
岐端が、ジグザグ・インライン形に成形され、その外側
面２０ｂがパッケージ１の接着面１ａと同一平面内に位
置する構造となっている。
ン２０のリード先端部２０ａは、二股に分岐され、各分
岐端が、ジグザグ・インライン形に成形され、その外側
面２０ｂがパッケージ１の接着面１ａと同一平面内に位
置する構造となっている。
【００３４】そして、接着面１ａを介して一対の単位要
素Ｃのパッケージ１を張り合わせるときに、リード先端
部２０ａの幅寸法Ｐ分だけ、リードピン２０の配列方向
にパッケージ１を相互にずらして接着することにより、
互いに等価な機能を有するリードピン２０のリード先端
部２０ａ（分岐端）の外側面２０ｂが相互に接触した状
態となる。
素Ｃのパッケージ１を張り合わせるときに、リード先端
部２０ａの幅寸法Ｐ分だけ、リードピン２０の配列方向
にパッケージ１を相互にずらして接着することにより、
互いに等価な機能を有するリードピン２０のリード先端
部２０ａ（分岐端）の外側面２０ｂが相互に接触した状
態となる。
【００３５】これにより、リードピン２０の形状が一種
類の単位要素Ｃだけでよいので、リードピン２０の成形
工程等に用いられる金型等の設備も一種類分で済むた
め、製造コストを削減できるという利点がある。
類の単位要素Ｃだけでよいので、リードピン２０の成形
工程等に用いられる金型等の設備も一種類分で済むた
め、製造コストを削減できるという利点がある。
【００３６】なお、実製品では、一般にリードピン２０
の幅寸法は１mm以下と極めて小さいため分岐端の幅寸法
Ｐはさらにその半分以下となり、リード先端部２０ａの
位置合わせに必要なパッケージ１のずれ量は極めて小さ
く、外観上はほとんど問題がない。
の幅寸法は１mm以下と極めて小さいため分岐端の幅寸法
Ｐはさらにその半分以下となり、リード先端部２０ａの
位置合わせに必要なパッケージ１のずれ量は極めて小さ
く、外観上はほとんど問題がない。
【００３７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３９】すなわち、本発明の半導体装置によれば、
実装強度の低下を生じることなく、ＺＩＰ形の封止形態
での面実装を実現することができる、という効果が得ら
れる。
実装強度の低下を生じることなく、ＺＩＰ形の封止形態
での面実装を実現することができる、という効果が得ら
れる。
【００４０】また、製造コストの低減が可能な半導体装
置を提供することができる、という効果が得られる。
置を提供することができる、という効果が得られる。
【００４１】また、実装基板における配線の引回しを簡
略化できる、という効果が得られる。
略化できる、という効果が得られる。
【図１】本発明の一実施例である半導体装置の構成の一
例を示す略側面図である。
例を示す略側面図である。
【図２】その構成要素の一例を示す略斜視図である。
【図３】（ａ）〜（ｃ）は、その組み立て工程の一例を
示す説明図である。
示す説明図である。
【図４】本発明の他の実施例である半導体装置構成の一
例を示す略側面図である。
例を示す略側面図である。
【図５】その一部を拡大して示す略斜視図である。
Ａ，Ｂ 単位要素 １ パッケージ １ａ 接着面 １ｂ 切欠部 ２ リードピン（外部接続端子） ２ａ リード先端部 ２ｂ 外側面 １００ 半導体装置 Ｃ 単位要素 ２０ リードピン（外部接続端子） ２０ａ リード先端部 ２０ｂ 外側面 ２００ 半導体装置
Claims (3)
- 【請求項１】 内部に半導体素子を封止したパッケージ
および当該パッケージに突設された複数の外部接続端子
とからなり、ジグザグ・インライン・パッケージ形の封
止形態を有する単位要素を複数個横方向に連結してなる
ことを特徴とする半導体装置。 - 【請求項２】 隣り合う個々の前記単位要素における前
記外部接続端子の形状が互いに鏡面対称となるように成
形し、等価な機能を有する当該外部接続端子同士を相互
に接触させてなることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 個々の前記単位要素における前記外部接
続端子の先端部を分岐させ、各分岐端をジグザグ・イン
ライン形に成形し、前記分岐端の配列方向における幅寸
法分だけ、前記パッケージの接続位置をずらすことによ
り、等価な機能を有する前記外部接続端子同士を相互に
接続してなることを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248945A JPH07106510A (ja) | 1993-10-05 | 1993-10-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248945A JPH07106510A (ja) | 1993-10-05 | 1993-10-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106510A true JPH07106510A (ja) | 1995-04-21 |
Family
ID=17185760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5248945A Pending JPH07106510A (ja) | 1993-10-05 | 1993-10-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016212360A1 (de) | 2015-07-27 | 2017-02-02 | Mitsubishi Electric Corporation | Halbleiteranordnung |
| JP2021102016A (ja) * | 2019-12-26 | 2021-07-15 | 株式会社藤商事 | 遊技機 |
| JP2021102015A (ja) * | 2019-12-26 | 2021-07-15 | 株式会社藤商事 | 遊技機 |
| JP2021102014A (ja) * | 2019-12-26 | 2021-07-15 | 株式会社藤商事 | 遊技機 |
-
1993
- 1993-10-05 JP JP5248945A patent/JPH07106510A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016212360A1 (de) | 2015-07-27 | 2017-02-02 | Mitsubishi Electric Corporation | Halbleiteranordnung |
| DE102016212360B4 (de) | 2015-07-27 | 2022-04-28 | Mitsubishi Electric Corporation | Halbleiteranordnung |
| US11323041B2 (en) | 2015-07-27 | 2022-05-03 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2021102016A (ja) * | 2019-12-26 | 2021-07-15 | 株式会社藤商事 | 遊技機 |
| JP2021102015A (ja) * | 2019-12-26 | 2021-07-15 | 株式会社藤商事 | 遊技機 |
| JP2021102014A (ja) * | 2019-12-26 | 2021-07-15 | 株式会社藤商事 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618739A (en) | Plastic chip carrier package | |
| US5635760A (en) | Surface mount semiconductor device | |
| JP2538107B2 (ja) | 高密度半導体モジユ−ルの製造方法 | |
| US20040150107A1 (en) | Stack package and fabricating method thereof | |
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| US5728601A (en) | Process for manufacturing a single in-line package for surface mounting | |
| EP0997944B1 (en) | Printed circuit board with integrated circuit devices mounted on both sides thereof | |
| JPH04335555A (ja) | 半導体装置用パッケージ | |
| JPH07106510A (ja) | 半導体装置 | |
| JPH0774278A (ja) | セラミック・パッケージ組立部品 | |
| JPH02260450A (ja) | 半導体装置およびその実装方法 | |
| US4588239A (en) | Programmed socket | |
| US6888227B2 (en) | Apparatus for routing signals | |
| US6140700A (en) | Semiconductor chip package and method for fabricating the same | |
| JPH03289162A (ja) | 面実装型電子部品 | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JPS61125058A (ja) | 半導体装置 | |
| JPH05275838A (ja) | 電子装置用モジュール | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP2002057434A (ja) | 電子部品集合体 | |
| JPH0631723Y2 (ja) | 半導体装置 | |
| JPH02213148A (ja) | テープキャリア | |
| JPH09181256A (ja) | 半導体装置 | |
| JPH0669371A (ja) | Ｐｇａパッケージ |