TWI415227B - 晶片封裝結構以及導線架構 - Google Patents

晶片封裝結構以及導線架構 Download PDF

Info

Publication number
TWI415227B
TWI415227B TW98100188A TW98100188A TWI415227B TW I415227 B TWI415227 B TW I415227B TW 98100188 A TW98100188 A TW 98100188A TW 98100188 A TW98100188 A TW 98100188A TW I415227 B TWI415227 B TW I415227B
Authority
TW
Taiwan
Prior art keywords
wire
flexible substrate
edge
chip package
package structure
Prior art date
Application number
TW98100188A
Other languages
English (en)
Other versions
TW201027679A (en
Inventor
Chin Yung Chen
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW98100188A priority Critical patent/TWI415227B/zh
Publication of TW201027679A publication Critical patent/TW201027679A/zh
Application granted granted Critical
Publication of TWI415227B publication Critical patent/TWI415227B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

晶片封裝結構以及導線架構
本發明係關於一晶片封裝結構以及導線架構，並且特別地，本發明係關於一種可保護導線使其不至於因基板彎曲而在其分岔點斷裂之晶片封裝結構以及導線架構。
由於現今電子產品不斷朝小型化、高速化以及高腳數等特性發展，IC的封裝技術也朝此一方向不斷演進，液晶顯示器(Liquid Crystal Display,LCD)上的驅動IC亦不例外。其中，覆晶薄膜封裝製程可以提供上述功能並且可用於軟性電路板，適合使用於液晶顯示器之驅動IC封裝。
覆晶封裝技術泛指將晶片翻轉後，以面朝下之方式透過金屬導體與基板進行接合。當應用於可撓性基板時，其晶片可固定於薄膜上，僅靠金屬導體與可撓性基板電性連接，因此稱為覆晶薄膜封裝(Chip On Film,COF)。
請參閱圖一A，圖一A係繪示先前技術中覆晶薄膜封裝結構1的剖面圖。如圖一A所示，覆晶薄膜封裝結構1之可撓性基板10上形成導線層12，並且導線層12上進一步形成絕緣層14。晶片16藉由金屬凸塊18與導線層12電性連接。晶片16以及金屬凸塊18之周圍填充絕緣材料19以固定晶片16以及金屬凸塊18於可撓性基板10之上，並且，絕緣材料19可進一步地對固定晶片16以及金屬凸塊18絕緣。
此外，請參閱圖一B，圖一B係繪示圖一A之覆晶薄膜封裝結構1與外部電路連接的部分上視圖。如圖一B所示，導線層12之各導線120上分別包含分岔點1200，並且各導線120分別自分岔點1200延伸出複數個端子1202，其中，這些端子1202可與外部電路結構電性連接致使晶片能透過導線12及端子1202與外部電路結構溝通。覆晶薄膜封裝結構1可藉由異方性導電膠膜(Anisotropic Conductive Film,ACF)與外部電路結構接合，並且於接合後，異方性導電膠膜之邊緣2係位於絕緣層14之上並與各分岔點1200相近。請注意，為了圖面簡潔起見，圖一B僅繪示出絕緣層14而未繪示出可撓性基板10，關於可撓性基板10之位置請參見圖一A所示。
然而，異方性導電膠膜可提供支撐作用至其覆蓋到的可撓性基板10上，因此，當可撓性基板10受力彎曲時，可撓性基板10被異方性導電膠膜覆蓋之部分形變量會小於未被導電膠膜覆蓋之部份，連帶使導線12靠近異方性導電膠膜之邊緣2處產生應力集中之現象。此外，導線12之分岔點1200係位於異方性導電膠膜之邊緣2附近，因此分岔點1200上所承受之應力集中現象將會更加劇烈。另一方面，各導線120之分岔點1200位於同一水平線上也容易造成應力集中。綜上所述，當可撓性基板10彎曲時，分岔點1200將會承受較大且集中之應力，因此導線120可能會在分岔點1200處破損或斷裂，造成覆晶薄膜封裝結構1良率不佳甚至失效。
因此，本發明之一範疇在於提供一種晶片封裝結構，其可降低可撓性基板彎曲時導線所受到之應力集中現象以避免導線斷裂。
根據一具體實施例，本發明之晶片封裝結構包含可撓性基板、導線以及保護層。導線係設置於可撓性基板上並且其包含至少一個分岔點，此外，導線自分岔點分岔並延伸出可撓性基板而形成端子。保護層可形成於可撓性基板上，並覆蓋於導線以及端子之一部分之上。保護層上可定義預估線段，並且，導線之分岔點與預估線段間至少相隔一安全距離。
於本具體實施例中，晶片封裝結構可藉由異方性導電膠膜與一外部電路結構接合，並且，上述預估線段係根據接合後之異方性導電膠膜在保護層上所形成之邊緣定義而成。由於導線之分岔點係與異方性導電膠膜在保護層上所形成之邊緣相隔安全距離，因此當可撓性基板彎曲時，導線之分岔點所受到的應力集中現象可被降低而避免導線斷裂。
本發明之另一範疇在於提供一種設置於可撓性基板上之導線架構，其可降低可撓性基板彎曲時導線所受到之應力集中現象以避免導線斷裂。
根據一具體實施例，本發明之導線架構係設置於可撓性基板上而形成一晶片封裝結構。此晶片封裝結構可藉由異方性導電膠膜與外部電路結構接合，並且異方性導電膠膜之邊緣係位於此晶片封裝結構上。
於本具體實施例中，導線架構進一步包含至少一導線於可撓性基板上，其中，導線上具有至少一個分岔點，並且導線自分岔點分岔延伸出可撓性基板而形成多個端子以電連接外部電路結構。各分岔點與異方性導電膠膜之邊緣相隔安全距離，因此，當晶片封裝結構與外部電路結構藉由異方性導電膠膜接合並且可撓性基板彎曲時，此導電線路架構可降低導線於分岔點所受到之應力集中現象以避免導線斷裂。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
請一併參閱圖二A以及圖二B，圖二A係繪示根據本發明之一具體實施例之晶片封裝結構3之剖面圖，圖二B則繪示圖二A之部分上視圖。如圖二A所示，晶片封裝結構3包含可撓性基板30、導線架構32以及保護層34。可撓性基板30係用以承載晶片36。導線架構32係設置於可撓性基板30之上並電性連接晶片36。保護層34係設置於導線架構32之上。此外，如圖二B所示，導線架構32分別具有複數條導線320，請注意，於實務中，導線架構32所具有之導線320之數量係根據使用者或設計者需求而定，並不限於本發明所列舉之具體實施例。此外，為了圖面簡潔起見，圖二B中並未繪示出可撓性基板30，關於可撓性基板30之位置請參見圖二A。
如圖二B所示，於本具體實施例中，導線320具有 分岔點322，並且導線320自分岔點322分岔並延伸出可撓性基板30而形成端子324。請注意，每一導線320所具有之分岔點數量可具有差異，其係根據實際需求而定，並非限定於一固定值。於實務中，端子324可電連接外部電路架構以供晶片與外部電路架構互相溝通。
於本具體實施例中，晶片封裝結構3可藉由導電膠膜與外部電路架構相接合，其中，導電膠膜之邊緣於接合後係位於保護層34上，因此，保護層34上可根據導電膠膜之邊緣定義一預估線段340。於實務中，導電膠膜可為，但不受限於，異方性導電膠膜。本具體實施例之導線320上的分岔點322係與預估線段340相隔第一安全距離D1，因此當晶片封裝結構3藉由導電膠膜與外部電路架構接合並且可撓性基板30彎曲時，分岔點322將會遠離導電膠膜之邊緣以降低導電膠膜對導線320所造成之應力集中現象，進而降低導線320於分岔點322處斷裂之機率。請注意，於實務中，第一安全距離D1係根據設計者評估可撓性基板30彎曲時分岔點322可能受到之應力大小而定，並不受限於一定值。
於本具體實施例中，分岔點322係位於預估線段340以及可撓性基板30之邊緣間，然而於實務中，分岔點322也可位於預估線段340以及可撓性基板320之中心之間，端看使用者或設計者需求而定。
此外，導線320上可設計具有彈簧功能之結構以緩衝導電膠膜對導線320所造成之應力集中現象。請參閱圖 三，圖三係繪示根據本發明之另一具體實施例之晶片封裝結構3的部份上視圖。如圖三所示，本具體實施例與上述具體實施例不同處，在於本具體實施例之導線320進一步具有轉折點326於預估線段340與可撓性基板30之邊緣之間。於本具體實施例中，導線320係斜向通過預估線段340，因此當晶片封裝結構3接合外部電路結構並且可撓性基板30彎曲時，導線320之斜向通過預估線段340之部分可具有彈簧功能而降低應力集中現象，以避免導線320於接近導電膠膜之邊緣處斷裂。
請參閱圖四，圖四係繪示根據本發明之另一具體實施例之晶片封裝結構3的部份上視圖。如圖四所示，本具體實施例與上述具體實施例不同處，在於本具體實施例之各相鄰分岔點322間係呈現錯位排列，亦即，各分岔點322並不會位於同一水平線上。因此，當晶片封裝結構3接合外部電路結構並且可撓性基板30彎曲時，各分岔點322上之應力集中現象將會被降低而避免導線320於分岔點322處斷裂。
上述導線亦可不具分岔點而直接延伸出可撓性基板以形成端子，此時可利用導線較寬的部份通過預估線段。由於較寬的結構能承受較大的應力，因此導線於接近導電膠膜之邊緣處較不易斷裂。舉例而言，請參閱圖五，圖五係繪示根據本發明之另一具體實施例之晶片封裝結構4的部份上視圖。於本具體實施例中，晶片封裝結構4包含可撓性基板、導線架構以及保護層44，其中，導線架構設置於可撓性基板之上並且其包含導線420，保護層44則覆 蓋於可撓性基板以及導線架構之上，其結構如圖二A所示。如圖五所示，導線420上進一步包含寬度改變點422以改變導線420之寬度而形成端子424。請注意，本具體實施例之晶片封裝結構4之其他單元係與上述具體實施例之對應單元大體上相同，故於此不再贅述。
於本具體實施例中，寬度改變點422係位於保護層44之預估線段440與可撓性基板之邊緣之間，並且與預估線段440相隔第二安全距離D2。當晶片封裝結構4藉由導電膠膜接合外部電路結構並且可撓性基板彎曲時，較寬之導線420可承受較大之應力而不易斷裂。
請參閱圖六，圖六係繪示根據本發明之另一具體實施例之晶片封裝結構5的部份上視圖。如圖六所示，晶片封裝結構5包含可撓性基板、導線架構以及保護層54，其中，導線架構設置於可撓性基板之上並且其包含導線520，保護層54則覆蓋於可撓性基板以及導線架構之上，其結構如圖二A所示。如圖六所示，導線520上進一步包含分岔點522而分岔延伸出可撓性基板以形成端子524。分岔點522係位於保護層54之預估線段540與可撓性基板之中心之間並與預估線段540相隔第一安全距離D3。此外，端子524上具有寬度改變點526。寬度改變點526係位於預估線段540以及可撓性基板之邊緣之間並與預估線段540相隔第二安全距離D4。
於本具體實施例中，由於分岔點522與預估線段540相隔第一安全距離D3並且寬度改變點526與預估線段相 隔第二安全距離D4，因此當晶片封裝結構5藉由導電膠膜與外部電路結構接合並且可撓性基板彎曲時，導線520上接近導電膠膜之邊緣的部分不至於因應力集中現象而容易產生破損或斷裂。
相較於先前技術，本發明所提供之導線架構以及晶片封裝結構之導線分岔點遠離導電膠膜位於可撓性基板上之邊緣，因此當晶片封裝結構藉由導電膠膜與外部電路結構接合並且可撓性基板彎曲時，導線上之分岔點不至於因應力集中現象而容易產生破損或斷裂，進而影響晶片封裝結構之良率。此外，相鄰之分岔點可呈現錯位排列而不位於同一水平線上以避免應力集中之現象。更甚者，導線於接近導電膠膜之邊緣處可被設計為能承受較大應力之結構，例如斜向通過導電膠膜之邊緣的結構或是較寬結構，以降低導線破損或斷裂之機率。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。因此，本發明所申請之專利範圍的範疇應該根據上述的說明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具相等性的安排。
1‧‧‧覆晶薄膜封裝結構
10‧‧‧可撓性基板
12‧‧‧導線層
14‧‧‧絕緣層
16‧‧‧晶片
18‧‧‧金屬凸塊
19‧‧‧絕緣材料
120‧‧‧導線
1200‧‧‧分岔點
1202‧‧‧端子
2‧‧‧邊緣
3、4、5‧‧‧晶片封裝結構
30‧‧‧可撓性基板
32‧‧‧導線架構
34、44、54‧‧‧保護層
36‧‧‧晶片
320、420、520‧‧‧導線
322、522‧‧‧分岔點
324、424、524‧‧‧端子
340、440、540‧‧‧預估線段
326‧‧‧轉折點
422、526‧‧‧寬度改變點
D1、D3‧‧‧第一安全距離
D2、D4‧‧‧第二安全距離
圖一A係繪示先前技術中覆晶薄膜封裝結構的剖面圖。
圖一B係繪示圖一A之覆晶薄膜封裝結構與外部電路連接的部分上視圖。
圖二A係繪示根據本發明之一具體實施例之晶片封裝結構的剖面圖。
圖二B係繪示圖二A之部分上視圖。
圖三係繪示根據本發明之另一具體實施例之晶片封裝結構的部份上視圖。
圖四係繪示根據本發明之另一具體實施例之晶片封裝結構的部份上視圖。
圖五係繪示根據本發明之另一具體實施例之晶片封裝結構的部份上視圖。
圖六係繪示根據本發明之另一具體實施例之晶片封裝結構的部份上視圖。
3‧‧‧晶片封裝結構
30‧‧‧可撓性基板
32‧‧‧導線架構
34‧‧‧保護層
36‧‧‧晶片
320‧‧‧導線
322‧‧‧分岔點
324‧‧‧端子
340‧‧‧預估線段
D1‧‧‧第一安全距離

Claims (15)

  1. 一種晶片封裝結構，包含：一可撓性基板；至少一導線，設置於該可撓性基板上，該至少一導線分別包含至少一分岔點，並自該至少一分岔點分岔形成複數個端子延伸出該可撓性基板；以及一保護層，形成於該可撓性基板上並覆蓋該至少一導線以及部分該等端子，該保護層上定義一預估線段；其中，該至少一分岔點與該預估線段至少相隔一第一安全距離範圍，該預估線段係根據該晶片封裝結構與一電路結構藉由一異方性導電膠膜接合時該異方性導電膠膜於該保護層上形成之邊緣定義而成。
  2. 如申請專利範圍第1項所述之晶片封裝結構，其中該至少一分岔點呈錯位排列。
  3. 如申請專利範圍第1項所述之晶片封裝結構，其中該至少一導線包含具有彈簧功能之結構以緩衝該異方性導電膠膜對該至少一導線所造成之應力集中現象。
  4. 如申請專利範圍第1項所述之晶片封裝結構，其中該至少一分岔點係位於該預估線段與該可撓性基板之邊緣之間。
  5. 如申請專利範圍第1項所述之晶片封裝結構，其中該至少一導線分別具有一轉折點。
  6. 如申請專利範圍第5項所述之晶片封裝結構，其中該轉折點係位於該預估線段與該可撓性基板之邊緣之間。
  7. 如申請專利範圍第1項所述之晶片封裝結構，其中該至少一分岔點係位於該預估線段與該可撓性基板之中心之間。
  8. 如申請專利範圍第7項所述之晶片封裝結構，其中該端子包含一寬度改變點位於該預估線段與該可撓性基板之邊緣之間，該寬度改變點與該預估線段相隔至少一第二安全距離。
  9. 一種導線架構，能設置於一可撓性基板上以形成一晶片封裝結構，該晶片封裝結構能與一電路結構藉由一異方性導電膠膜接合，該導線架構包含：至少一導線，設置於該可撓性基板上，該至少一導線分別包含至少一分岔點並自該至少一分岔點分岔形成複數個端子延伸出該可撓性基板，該至少一分岔點與該異方性導電膠膜位於該晶片封裝結構上之一第一邊緣相隔至少一第一安全距離。
  10. 如申請專利範圍第9項所述之導線架構，其中相鄰之該至少一分岔點呈錯位排列。
  11. 如申請專利範圍第9項所述之導線架構，其中該至少一分岔點係位於該第一邊緣與該可撓性基板之邊緣之間。
  12. 如申請專利範圍第9項所述之導線架構，其中該至少一導線分別具有一轉折點。
  13. 如申請專利範圍第12項所述之導線架構，其中該轉折點係位於該第一邊緣與該可撓性基板之邊緣之間。
  14. 如申請專利範圍第9項所述之導線架構，其中該至少一分岔點係位於該第一邊緣與該可撓性基板之中心之間。
  15. 如申請專利範圍第14項所述之導線架構，其中該端子包含一寬度改變點位於該第一邊緣與該可撓性基板之邊緣之間，該寬度改變點與該第一邊緣相隔至少一第二安全距離。
TW98100188A 2009-01-06 2009-01-06 晶片封裝結構以及導線架構 TWI415227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98100188A TWI415227B (zh) 2009-01-06 2009-01-06 晶片封裝結構以及導線架構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98100188A TWI415227B (zh) 2009-01-06 2009-01-06 晶片封裝結構以及導線架構

Publications (2)

Publication Number Publication Date
TW201027679A TW201027679A (en) 2010-07-16
TWI415227B true TWI415227B (zh) 2013-11-11

Family

ID=44853279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98100188A TWI415227B (zh) 2009-01-06 2009-01-06 晶片封裝結構以及導線架構

Country Status (1)

Country Link
TW (1) TWI415227B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490990B (zh) * 2011-03-31 2015-07-01 Raydium Semiconductor Corp 晶片封裝結構
TWI462256B (zh) * 2011-11-02 2014-11-21 Chipmos Technologies Inc 晶片封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW441026B (en) * 1999-06-08 2001-06-16 Winbond Electronics Corp Improved bond-pad with pad edge strengthening structure and single achoring structure
TW494503B (en) * 1999-10-01 2002-07-11 Seiko Epson Corp Wiring substrate, semiconductor device using the substrate, and the method for manufacturing, inspection and installation, the circuit substrate and electronic machine using the semiconductor device
TW557519B (en) * 2002-07-19 2003-10-11 Siliconware Precision Industries Co Ltd Process for fabricating semiconductor package with lead frame as chip carrier
TW558810B (en) * 2002-07-05 2003-10-21 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and fabrication method thereof
TW200743186A (en) * 2006-05-10 2007-11-16 Chipmos Technologies Inc Chip-on film package for lessening deformation of film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW441026B (en) * 1999-06-08 2001-06-16 Winbond Electronics Corp Improved bond-pad with pad edge strengthening structure and single achoring structure
TW494503B (en) * 1999-10-01 2002-07-11 Seiko Epson Corp Wiring substrate, semiconductor device using the substrate, and the method for manufacturing, inspection and installation, the circuit substrate and electronic machine using the semiconductor device
TW558810B (en) * 2002-07-05 2003-10-21 Siliconware Precision Industries Co Ltd Semiconductor package with lead frame as chip carrier and fabrication method thereof
TW557519B (en) * 2002-07-19 2003-10-11 Siliconware Precision Industries Co Ltd Process for fabricating semiconductor package with lead frame as chip carrier
TW200743186A (en) * 2006-05-10 2007-11-16 Chipmos Technologies Inc Chip-on film package for lessening deformation of film

Also Published As

Publication number Publication date
TW201027679A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
US7649246B2 (en) Tab package connecting host device element
US20090108445A1 (en) Substrate structure and semiconductor package using the same
US10699974B2 (en) Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device
CN110164825B (zh) 薄膜覆晶封装结构及其可挠性基板
KR20130071140A (ko) 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
US11133262B2 (en) Semiconductor packages and display devices including the same
JP2007287949A (ja) フラットディスプレイパネル及び接続構造
KR20000076871A (ko) 반도체장치
KR20150038842A (ko) 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
JP2009130363A (ja) 高信頼半導体装置の生産方法及びシステム
CN106783813B (zh) 包括芯片的柔性封装
US20100044880A1 (en) Semiconductor device and semiconductor module
KR101904730B1 (ko) 테이프 패키지 및 이를 포함하는 표시 장치
TWI415227B (zh) 晶片封裝結構以及導線架構
CN109671725B (zh) 显示面板以及显示装置
US10651358B2 (en) Light emitting device package structure with circuit redistribution structure and manufacturing method thereof
TWI726427B (zh) 元件基板
US20220037238A1 (en) Layout structure of a flexible circuit board
CN101777524B (zh) 芯片封装结构以及导线架构
TWM457965U (zh) 軟性電路板及覆晶薄膜
US10831073B1 (en) Liquid crystal on silicon display and a method of forming the same
CN112038314B (zh) 薄膜倒装封装结构及显示装置
JPH06202132A (ja) パネルの実装構造
WO2021189577A1 (zh) 显示面板及电子装置