JP2006351793A - 半導体装置 - Google Patents

Abstract

【課題】プローブと電極パッドとの位置合わせ余裕を従来通り確保した上で電極パッドの面積を縮小する。
【解決手段】内部回路と電気的に接続され測定用プローブが接触する電極パッドを有する半導体装置において、該電極パッドの周縁部を被う絶縁膜の膜厚を該電極パッドの周縁部から中心部に向けて段階的あるいは連続的に減少させる。
【選択図】図１

Description

本発明は半導体装置に係り、特に半導体ウェーハ上に形成され測定用プローブが接触する電極パッドの構成に関する。

半導体集積回路の製造では、ウェーハプロセスが終了した後チップに分割する前にプロービングカードを用いて半導体ウェーハ上の集積回路のテストが行われる。そのため、半導体ウェーハ上には測定用プローブが接触する電極パッドが所定ピッチで列状あるいはマトリクス状に多数形成されている。また、テストに用いるプロービングカードにはあらかじめ半導体ウェーハ上の電極パッドと同一ピッチで多数の測定用プローブが取り付けられている。

集積回路のテストに際しては、ウェーハプロセスの終了した半導体ウェーハをＸＹステージに固定し、その上方にプロービングカードを配置する。そして、この状態でＸＹステージを制御することにより各プローブの先端をそれぞれ対応する電極パッドに位置合わせする。ついで、プロービングカードを下方に移動させてプローブの先端を電極パッドに押し当て接触させ、これにより電極パッドに接続された集積回路とプローブに接続された外部テスト回路を電気的に接続し集積回路のテストを行う。

ところで、半導体装置の小型化・高機能化の進展とともに、集積回路が形成された半導体チップはチップ面積の縮小と同一チップ上に設ける電極パッド数の増加という相反する要求を満たすことが求められており、そのため電極パッドの面積の縮小化をより一層進める必要に迫られている。

図４は半導体ウェーハ上に形成されている通常の電極パッドを示す断面図であり、電極パッド１２は下地絶縁層１１上にアルミニウムや金等の導電材料をパターニングすることにより形成され、図示しない内部配線により集積回路と接続されている。同図において、下地絶縁層１１上に電極パッド１２をパターニングした後、全面にシリコン酸化膜、シリコン窒化膜等からなる保護絶縁膜１３を被着する。そして、被着した保護絶縁膜１３に対して電極パッド１２の中央部が露出するように開口部をパターニングする。これにより電極パッド１２の中央部を除く領域を電極パッド１２の周縁部を含めて保護絶縁膜１３で被うようにする。保護絶縁膜１３はプローブの先端が誤って電極パッド１２の中央部以外の領域に接触したとき、その下方に形成されている配線パターン等を傷つけることを防ぐために設けられるものである。

以上のようにして形成した電極パッドに対し測定用プローブの先端を押し当てたときプローブの先端は電極パッドの表面を滑走することになる。測定用プローブと電極パッドの接触を確実にするために押し当てる力を強くするとそれだけ測定用プローブの滑走距離が大きくなり、その結果、単に電極パッドの面積を縮小しただけではプローブの先端が電極パッドから脱落する恐れが大きくなる。したがって従来は、電極パッドに対してある程度のプローブ滑走距離を確保することによりプローブとの接触を確実にした上でなおかつプローブの先端が電極パッドから脱落しないという条件を満たすだけの大きさを設定する必要があった。

そこで、電極パッドの表面に金属あるいは絶縁物からなる突起物を形成する方法が提案されている(例えば特許文献１参照)。この方法によれば、プローブの先端を電極パッドに強く押し当てた場合にも電極パッドの表面を滑走するプローブの先端が突起物で止められて電極パッドから脱落することを防ぐことができるため、従来に比べてプローブと電極パッドの接触強度を犠牲にすることなくプローブの滑走距離を短くすることができ電極パッドの面積縮小が可能になる。
特開平９−２１３７５９号公報

しかしながら、電極パッドの面積の縮小化を可能にする従来の方法には以下のような問題がある。

一般に、プローブの先端が電極パッドの表面を滑走したとき、プローブの先端はひずみにより機械的に変形し、その変形の度合いはプローブの使用回数が増えるほど大きくなっていく。プロービングカードには多数のプローブが取り付けられているため、プロービングカードの使用回数を重ねるにつれて各プローブの先端の変形の度合いは大きくなり、しかも変形の大きさや変形の方向はプローブごとに異なる。したがって、プローブの先端と電極パッドの位置合わせ余裕は１つのプロービングカードに取り付けられた多数のプローブの変形のばらつきをカバーすることのできる大きさに決められることになり、この大きさは、通常、前述したプローブ先端の滑走距離によって決まる電極パッドの最小面積より大きく、その結果、電極パッドの表面に突起物を形成する方法では実際上電極パッドの面積を小さくすることは難しい。

そこで、本発明はプローブと電極パッドとの位置合わせ余裕を従来通り確保した上で電極パッドの面積を従来より縮小することを目的とする。

本発明は、内部回路と電気的に接続され測定用プローブが接触する電極パッドを有する半導体装置において、該電極パッドの周縁部を被う絶縁膜の膜厚を該電極パッドの周縁部から中心部に向けて段階的あるいは連続的に減少させたことを特徴とする。

また、本発明は、内部回路と電気的に接続され測定用プローブが接触する電極パッドを有する半導体装置において、該電極パッドを被う絶縁膜に形成された開口部の寸法が該絶縁膜の表面から該電極パッドに向かって小さくなっていることを特徴とする。

また、本発明は、上記半導体装置において、該絶縁膜表面における開口部の寸法が該電極パッドの寸法より大きいことを特徴とする。

図１は本発明に係る半導体装置を示す断面図であり、１は半導体ウェーハ上に形成されている下地絶縁層、２は下地絶縁層１上に形成された電極パッド、３は電極パッド２の周縁部を被う保護絶縁膜である。本発明では、保護絶縁膜３の膜厚を電極パッド２の周縁部から中心部に向けて減少させており、これにより電極パッド２の中央部は外気に露出されている。

図１に示したように、保護絶縁膜３の膜厚が減少する領域の寸法をＸ１、電極パッド２の表面が露出している領域の寸法をＸ２とすると、集積回路のテストを行うため電極パッド２の上方から測定用プローブ４を下方へ下ろしたとき、領域Ｘ１内に測定用プローブの先端が位置合わせされていれば、図中点線で示したように、測定用プローブ４の先端は保護絶縁膜３の膜厚が減少する方向に沿って電極パッド２の中央部における領域Ｘ２内に誘導され電極パッド２と接触することになる。したがって、図１に示した構成では、電極パッド２に対する測定用プローブ４の位置合わせ余裕は実質的に寸法Ｘ１と等しくなる。また、電極パッド２の寸法はＸ２より大きいという条件さえ満たせば保護絶縁膜３の膜厚が減少する領域の寸法Ｘ１より小さくともよく、上述した測定用プローブ４の位置合わせ余裕Ｘ１より小さくすることが可能である。

これに対し従来の半導体装置では、図４に見られるように電極パッド１２の寸法は保護絶縁膜１３の開口部寸法で決まるプローブの位置合わせ余裕より大きくする必要があり、したがって本発明によれば同一の位置合わせ余裕を確保する上で従来に比べて電極パッドの寸法を小さくすることが可能となる。

プローブと電極パッドとの位置合わせ余裕を従来通り確保した上で電極パッドの面積縮小を可能にするという目的を簡単な構成で実現した。

図２（ａ）−（ｃ）は本発明に係る半導体装置の製造工程を示す断面図である。まず、同図（ａ）に示したように、半導体ウェーハ上の下地絶縁膜１に蒸着、メッキ等の方法によりアルミニウム膜を被着し通常のフォトリソグラフィ技術を用いてパターニングし電極パッド２を形成する。電極パッド２は図示しない内部配線により集積回路と電気的に接続されている。ついで、同図（ｂ）に示したように、ＣＶＤ法を用いて全面にシリコン酸化膜３を被着する。ついで、同図（ｃ）に示したように、電極パッド２を被うシリコン酸化膜３を選択的にエッチングすることにより電極パッド２の中央部を露出させる。シリコン酸化膜３の膜厚を電極パッド２の周縁部から中心部に向けて段階的に減少させるためには、たとえば以下のような方法を用いることができる。

即ち、通常のフォトリソグラフィ技術を用いてシリコン酸化膜３に寸法Ｙ１の窓を有するレジストパターンを形成し、このレジストパターンをマスクにしてシリコン酸化膜３をエッチングする。続いてその上に寸法Ｙ１の窓領域を含む寸法Ｙ２の窓を有するレジストパターンを形成し、このレジストパターンをマスクにしてシリコン酸化膜３を膜厚途中までエッチングする。さらに、その上に寸法Ｙ２の窓を含む寸法Ｙ３の窓を有するレジストパターンを形成し、このレジストパターンをマスクにしてシリコン酸化膜３を膜厚途中までエッチングする。このようなエッチング工程を必要に応じて繰り返すことによりシリコン酸化膜３の膜厚を電極パッド２の周縁部から中心部に向けて段階的にあるいは実質上連続的に減少させることができる。

図３は以上のようにして作成した半導体装置を従来の半導体装置と比較した断面図であり、Ａは本発明に係る半導体装置、Ｂは従来の半導体装置を示している。ここで、Ｂは図４で説明したものと同一のものである。従来の半導体装置Ｂにおける開口部の寸法をＬ１、保護絶縁膜１３と電極パッド１２の重なり領域の寸法をＬ２、隣接する電極パッド１２間の距離をＬ３としたとき、列状あるいはマトリクス状に配置される電極パッド１２のピッチはＬ１＋２*Ｌ２＋Ｌ３となる。また、電極パッド１２に対する測定用プローブの位置合わせ余裕は開口部の寸法Ｌ１と等しい。

一方、本発明の半導体装置Ａにおける測定用プローブの位置合わせ余裕は、図１で説明したように保護絶縁膜３の膜厚が減少する領域の寸法Ｘ１と等しい。図３はＸ１＝Ｌ１とした場合、即ち、本発明の半導体装置Ａに従来どおりの位置合わせ余裕を持たせた場合を示している。また、前述のように、電極パッド２の寸法はその周縁部が保護絶縁膜３で被われてさえいれば、図３に見られるように保護絶縁膜３の膜厚が減少する領域の寸法Ｘ１より小さくともよく電極パッド２の配置ピッチをＸ１＝Ｌ１とすることができ、これは従来の半導体装置における電極パッド１２のピッチに比べて小さい。

従って、図３に見られるように電極パッド２の配置ピッチを従来と同一にした場合には同一チップ上で内部回路の占める割合をより大きくすることができ、また、電極パッド２の配置ピッチをＸ１＝Ｌ１に設定し配置密度を大きくした場合には同一チップ上により多くの電極パッドを形成することが可能となる。

本発明によれば半導体ウェーハ上の電極パッドの面積を従来に比べて小さくした場合においても従来と変わらない精度で測定用プローブを電極パッドに接触させることができるので、高集積・高機能化により多数の電極パッドを必要とする半導体装置に適用して有効である。

本発明の実施例に係る半導体装置を示す断面図。 （ａ）、（ｂ）、（ｃ） 半導体装置の製造工程を示す断面図。 本発明と従来の半導体装置を比較する断面図。 従来例に係る半導体装置を示す断面図。

符号の説明

１、１１ 下地絶縁層
２、１２ 電極パッド
３、１３ 保護絶縁膜
４ プローブ

Claims (3)

1. 内部回路と電気的に接続され測定用プローブが接触する電極パッドを有する半導体装置において、該電極パッドの周縁部を被う絶縁膜の膜厚を該電極パッドの周縁部から中心部に向けて段階的あるいは連続的に減少させたことを特徴とする半導体装置。
2. 内部回路と電気的に接続され測定用プローブが接触する電極パッドを有する半導体装置において、該電極パッドを被う絶縁膜に形成された開口部の寸法が該絶縁膜の表面から該電極パッドに向かって小さくなっていることを特徴とする半導体装置。
3. 該絶縁膜表面における開口部の寸法が該電極パッドの寸法より大きいことを特徴とする請求項２記載の半導体装置。

Images