JP2001313381A - 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法 - Google Patents
半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法Info
- Publication number
- JP2001313381A JP2001313381A JP2000129133A JP2000129133A JP2001313381A JP 2001313381 A JP2001313381 A JP 2001313381A JP 2000129133 A JP2000129133 A JP 2000129133A JP 2000129133 A JP2000129133 A JP 2000129133A JP 2001313381 A JP2001313381 A JP 2001313381A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- holes
- interval
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ウェーハ接着の再現性を高め、半導体デバイ
スの歩留まりを向上させる。 【解決手段】 複数の半導体ウェーハが張り合わされて
いる、半導体ウェーハ１１の多層構造において、半導体
ウェーハにチップサイズの間隔で接着界面に達する穴１
４があけられている構成を有している。上記構成によっ
て、この穴がガス抜き穴として働くため、密着を高める
ための熱処理時に接着界面１５で発生するガスが半導体
ウェーハ外に効果的に抜ける。その結果、ガスが抜けき
らないことにより発生するボイドが接着界面１５に発生
しにくくなり、接着の再現性が高まりデバイスの歩留ま
りが向上する。
スの歩留まりを向上させる。 【解決手段】 複数の半導体ウェーハが張り合わされて
いる、半導体ウェーハ１１の多層構造において、半導体
ウェーハにチップサイズの間隔で接着界面に達する穴１
４があけられている構成を有している。上記構成によっ
て、この穴がガス抜き穴として働くため、密着を高める
ための熱処理時に接着界面１５で発生するガスが半導体
ウェーハ外に効果的に抜ける。その結果、ガスが抜けき
らないことにより発生するボイドが接着界面１５に発生
しにくくなり、接着の再現性が高まりデバイスの歩留ま
りが向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、２枚以上のウェー
ハを張り合わせて形成する半導体ウェーハ並びにそれを
用いた半導体デバイス及びその製造方法に関する。
ハを張り合わせて形成する半導体ウェーハ並びにそれを
用いた半導体デバイス及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体ウェーハおよび半導体デバ
イスおよびそれらの製造方法は、1998年の応用物理学会
誌「応用物理」第67巻第2号195頁に記載されたものが知
られている。
イスおよびそれらの製造方法は、1998年の応用物理学会
誌「応用物理」第67巻第2号195頁に記載されたものが知
られている。
【０００３】従来の製造方法を示す前に、図９に作製す
る半導体デバイスを示す。Si基板上のInP端面発光型レ
ーザーの構造を有している。Si基板９１、p型InPクラッ
ド層９２、InGaAsP活性層９３、n型InPクラッド層９
４、InGaAsキャップ層９５、AuGeNi電極９６、AuZn電極
９７によって構成されている。両電極を通して電流を活
性層に注入し、レーザー発振する。チップのサイズは一
辺をＸ、もう一辺をＹとする。InPに比べ熱伝導の良いS
i基板９１が、活性層９３の近傍に存在するため、InP基
板上に作製したものより高い放熱効果が得られる。その
ため、レーザーの出力を上げても結晶が劣化せず、飽和
光出力が大きいという優れた特徴を有する。この様なSi
基板上に形成されたIII-V族デバイスは、他にも様々な
メリットをもたらし、Si-LSI間の光配線やSiベースのプ
ラットフォームにIII-V族受発光デバイスを集積するた
めに供される。
る半導体デバイスを示す。Si基板上のInP端面発光型レ
ーザーの構造を有している。Si基板９１、p型InPクラッ
ド層９２、InGaAsP活性層９３、n型InPクラッド層９
４、InGaAsキャップ層９５、AuGeNi電極９６、AuZn電極
９７によって構成されている。両電極を通して電流を活
性層に注入し、レーザー発振する。チップのサイズは一
辺をＸ、もう一辺をＹとする。InPに比べ熱伝導の良いS
i基板９１が、活性層９３の近傍に存在するため、InP基
板上に作製したものより高い放熱効果が得られる。その
ため、レーザーの出力を上げても結晶が劣化せず、飽和
光出力が大きいという優れた特徴を有する。この様なSi
基板上に形成されたIII-V族デバイスは、他にも様々な
メリットをもたらし、Si-LSI間の光配線やSiベースのプ
ラットフォームにIII-V族受発光デバイスを集積するた
めに供される。
【０００４】このデバイスの従来の製造方法を図１０に
示す。Si基板上にはInPはエピタキシャル成長しないの
で、SiとInPの界面はウェーハの接着により形成する。
まず、予め、InP基板側の構造を作製しておく。図１０
（ａ）に示すように、350μｍ厚のInP基板上１０６にエ
ッチストップ層であるInGaAs１０５、p型クラッド層で
あるｐ-InP１０４、活性層であるInGaAsP１０３、n型ク
ラッド層であるn-InP１０２およびキャップ層であるInG
aAs１０１の多層構造をMO-CVD法で作成する。InP基板１
０６とInGaAs１０５は選択エッチャントを用いて除去
し、p-InP１０４を露出させる。
示す。Si基板上にはInPはエピタキシャル成長しないの
で、SiとInPの界面はウェーハの接着により形成する。
まず、予め、InP基板側の構造を作製しておく。図１０
（ａ）に示すように、350μｍ厚のInP基板上１０６にエ
ッチストップ層であるInGaAs１０５、p型クラッド層で
あるｐ-InP１０４、活性層であるInGaAsP１０３、n型ク
ラッド層であるn-InP１０２およびキャップ層であるInG
aAs１０１の多層構造をMO-CVD法で作成する。InP基板１
０６とInGaAs１０５は選択エッチャントを用いて除去
し、p-InP１０４を露出させる。
【０００５】このInP基板１０６と、接着させるSi基板
１０７の両基板をH2SO4:H2O2:H2O混合液に浸した後、水
洗する。スピン乾燥機で基板を乾燥させて、図１０
（ｂ）の様に室温大気中で、鏡面同士を密着させる。こ
の段階で両基板は強度は弱いながらも一体化する。その
後、この室温接着された基板に、水素雰囲気中で400℃
の熱処理を30分間施す。SiとInPの接着には400℃程度が
最適である。この熱処理によって接着強度が増大し、半
導体ウェーハが作製される。
１０７の両基板をH2SO4:H2O2:H2O混合液に浸した後、水
洗する。スピン乾燥機で基板を乾燥させて、図１０
（ｂ）の様に室温大気中で、鏡面同士を密着させる。こ
の段階で両基板は強度は弱いながらも一体化する。その
後、この室温接着された基板に、水素雰囲気中で400℃
の熱処理を30分間施す。SiとInPの接着には400℃程度が
最適である。この熱処理によって接着強度が増大し、半
導体ウェーハが作製される。
【０００６】この熱処理の後、図１０（ｃ）に示すよう
に、幅８μｍのマスクを用いて活性層をストライプ状に
加工し、横幅６μｍ、厚さ０．１５μｍの活性領域を形
成し、AuZn１０９およびAuGeNi１０８を蒸着して、それ
ぞれp型およびn型オーミック電極を形成する。最後に図
１０（ｄ）に示すようにウェッジ１０１０を用いて劈開
し、チップ１０１１に分割する。
に、幅８μｍのマスクを用いて活性層をストライプ状に
加工し、横幅６μｍ、厚さ０．１５μｍの活性領域を形
成し、AuZn１０９およびAuGeNi１０８を蒸着して、それ
ぞれp型およびn型オーミック電極を形成する。最後に図
１０（ｄ）に示すようにウェッジ１０１０を用いて劈開
し、チップ１０１１に分割する。
【０００７】このウェーハ接着のメカニズムを図１１に
示す。H2SO4:H2O2:H2O混合液に浸した後、水洗すると、
図１１（ａ）に示すようにInP基板１１１とSi基板１１
２の両基板表面に薄いOH基１１３が吸着し、その結果基
板の表面は親水性を示す。この表面を図１１（ｂ）の様
に室温大気中で、鏡面同士を密着させる。この段階で両
基板は強度は弱いながらも一体化する。これは上述の処
理で、表面に吸着したOH基同士１１４が水素結合を起こ
すためと考えている。
示す。H2SO4:H2O2:H2O混合液に浸した後、水洗すると、
図１１（ａ）に示すようにInP基板１１１とSi基板１１
２の両基板表面に薄いOH基１１３が吸着し、その結果基
板の表面は親水性を示す。この表面を図１１（ｂ）の様
に室温大気中で、鏡面同士を密着させる。この段階で両
基板は強度は弱いながらも一体化する。これは上述の処
理で、表面に吸着したOH基同士１１４が水素結合を起こ
すためと考えている。
【０００８】その後、この室温接着された基板に、水素
雰囲気中で400℃の熱処理を30分間施す。この熱処理に
よって接着強度が増大する。その機構についてはまだ十
分に解明されたとは言いがたいが、処理温度によって幾
つかの段階を経て接着が進行するものと思われる。図１
１（ｃ）に示すように、200-400℃においては界面からH
2Oガス１１７が発生し、OH基間の水素結合から酸素Oを
介した結合１１５へと変化していく。一般に水素結合よ
りこの酸素を介した結合の方が強度が強いので、この熱
処理で接着強度は増加する。さらに、酸素が十分抜けれ
ば基板の原子が直接結合１１６を起こす。ただし、酸化
膜は残っており、5nmほどのアモルファスな層が存在す
ることが透過電子顕微鏡で観察されている。
雰囲気中で400℃の熱処理を30分間施す。この熱処理に
よって接着強度が増大する。その機構についてはまだ十
分に解明されたとは言いがたいが、処理温度によって幾
つかの段階を経て接着が進行するものと思われる。図１
１（ｃ）に示すように、200-400℃においては界面からH
2Oガス１１７が発生し、OH基間の水素結合から酸素Oを
介した結合１１５へと変化していく。一般に水素結合よ
りこの酸素を介した結合の方が強度が強いので、この熱
処理で接着強度は増加する。さらに、酸素が十分抜けれ
ば基板の原子が直接結合１１６を起こす。ただし、酸化
膜は残っており、5nmほどのアモルファスな層が存在す
ることが透過電子顕微鏡で観察されている。
【０００９】図１２に一体化した従来の半導体ウェーハ
の構造を示す。図１２（ａ）が半導体ウェーハ１２１の
表面を示し、図１２（ｂ）にその断面における接着界面
１２２の位置を示す。
の構造を示す。図１２（ａ）が半導体ウェーハ１２１の
表面を示し、図１２（ｂ）にその断面における接着界面
１２２の位置を示す。
【００１０】従来の技術には、接着界面が２つ存在する
半導体ウェーハおよびデバイスも存在する。例えば、ア
プライド・フィジックス・レター、68巻、26号、3692
頁、1996年(Appl. Phys. Lett., Vol.68, No. 26, 199
6, p. 3692)に掲載されている赤外線用アバランシェ・
ホト・ダイオード（ＡＰＤ）が知られている。図１３に
そのＡＰＤの構造を示す。本ＡＰＤを製造するには、ま
ずn型Si基板であるSi-n+１３３に2.5μｍの真性エピタ
キシャルSi層としてSi-n-１３４を成長させる。
半導体ウェーハおよびデバイスも存在する。例えば、ア
プライド・フィジックス・レター、68巻、26号、3692
頁、1996年(Appl. Phys. Lett., Vol.68, No. 26, 199
6, p. 3692)に掲載されている赤外線用アバランシェ・
ホト・ダイオード（ＡＰＤ）が知られている。図１３に
そのＡＰＤの構造を示す。本ＡＰＤを製造するには、ま
ずn型Si基板であるSi-n+１３３に2.5μｍの真性エピタ
キシャルSi層としてSi-n-１３４を成長させる。
【００１１】その結果、成長層は弱いn型を示すため、
さらにそのエピ表面にp型にする不純物であるBを浅くイ
オン注入し、イオン注入層１３５を形成してエピ層を真
性に近づける。つぎに、InP基板にMOCVD法を用いてInGa
Asを1μｍエピタキシャル成長させる。この際、ドーパ
ントを加えないにも関わらず、InGaAsは弱いn型を示
す。第１回目の接着により、真性エピタキシャルSi面上
にこのInGaAsがInGaAs-n -１３６として形成される。接
着界面は第１接着界面１３１である。InPは選択エッチ
ングにより剥がし、別のInP基板にMOCVD法を用いてInGa
Asを0.25μｍエピタキシャル成長させ、ドーパントを加
え、InGaAsをp型にする。
さらにそのエピ表面にp型にする不純物であるBを浅くイ
オン注入し、イオン注入層１３５を形成してエピ層を真
性に近づける。つぎに、InP基板にMOCVD法を用いてInGa
Asを1μｍエピタキシャル成長させる。この際、ドーパ
ントを加えないにも関わらず、InGaAsは弱いn型を示
す。第１回目の接着により、真性エピタキシャルSi面上
にこのInGaAsがInGaAs-n -１３６として形成される。接
着界面は第１接着界面１３１である。InPは選択エッチ
ングにより剥がし、別のInP基板にMOCVD法を用いてInGa
Asを0.25μｍエピタキシャル成長させ、ドーパントを加
え、InGaAsをp型にする。
【００１２】第２回目の接着により、先ほど接着により
作成したInGaAs/Si基板上にこのp型InGaAsであるInGaAs
-p+１３７が乗り、この接着界面は第２接着界面１３２
で示す。以上、接着界面を２つ有する半導体ウェーハが
完成する。選択エッチングによりInPは剥がし、ホトリ
ソグラフィーと反応性イオンエッチング(Reactive IonE
tching, RIE)により、メサ構造を作成し、AuZn１３８と
Au１３９の電極の蒸着等を経て、図１３のＡＰＤ構造が
完成する。
作成したInGaAs/Si基板上にこのp型InGaAsであるInGaAs
-p+１３７が乗り、この接着界面は第２接着界面１３２
で示す。以上、接着界面を２つ有する半導体ウェーハが
完成する。選択エッチングによりInPは剥がし、ホトリ
ソグラフィーと反応性イオンエッチング(Reactive IonE
tching, RIE)により、メサ構造を作成し、AuZn１３８と
Au１３９の電極の蒸着等を経て、図１３のＡＰＤ構造が
完成する。
【００１３】
【発明が解決しようとする課題】この半導体デバイスお
よび半導体ウェーハおよび製造方法においては、ウェー
ハ接合界面に存在するボイドと呼ばれる未接着部分の低
減が求められているBボイドの発生により、ウェーハの
剥離などが生じ、プロセスの再現性や歩留まりが不十分
になっているためである。図１４にボイドの分布を示
す。図１４（ａ）が接着した半導体ウェーハ１４１であ
り、図１４（ｂ）がその断面である。接着ウェーハに赤
外線を照射し、透過光を測定することにより、接着界面
１４３に存在するボイドを検出した。黒く表したのがボ
イド１４２であり、その直径は大きなものでｃｍオーダ
ー、小さいもので、百μｍオーダーである。
よび半導体ウェーハおよび製造方法においては、ウェー
ハ接合界面に存在するボイドと呼ばれる未接着部分の低
減が求められているBボイドの発生により、ウェーハの
剥離などが生じ、プロセスの再現性や歩留まりが不十分
になっているためである。図１４にボイドの分布を示
す。図１４（ａ）が接着した半導体ウェーハ１４１であ
り、図１４（ｂ）がその断面である。接着ウェーハに赤
外線を照射し、透過光を測定することにより、接着界面
１４３に存在するボイドを検出した。黒く表したのがボ
イド１４２であり、その直径は大きなものでｃｍオーダ
ー、小さいもので、百μｍオーダーである。
【００１４】本発明は、このボイドの低減を目的とす
る。
る。
【００１５】
【課題を解決するための手段】この課題を解決するため
に本発明は、張り合わせる片方のウェーハに、チップを
切り出す線に沿ってガス抜き穴を開けたものである。
に本発明は、張り合わせる片方のウェーハに、チップを
切り出す線に沿ってガス抜き穴を開けたものである。
【００１６】これにより、密着を高めるための熱処理時
に界面で発生するガスがウェーハ外に効果的に抜け、ボ
イド発生が低減された接合界面が得られる。
に界面で発生するガスがウェーハ外に効果的に抜け、ボ
イド発生が低減された接合界面が得られる。
【００１７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、所定の方向に第一の間隔をおいて少なくとも２つの
貫通穴を有する貫通穴列を、前記所定の方向と垂直な方
向に第二の間隔をおいて互いに平行に少なくとも２列具
備する半導体ウェーハであり、ウェーハを接着する熱処
理の際、接合界面で発生するガスを外部に逃がす貫通穴
を有するという作用を有する。
は、所定の方向に第一の間隔をおいて少なくとも２つの
貫通穴を有する貫通穴列を、前記所定の方向と垂直な方
向に第二の間隔をおいて互いに平行に少なくとも２列具
備する半導体ウェーハであり、ウェーハを接着する熱処
理の際、接合界面で発生するガスを外部に逃がす貫通穴
を有するという作用を有する。
【００１８】請求項２記載の発明は、第一の間隔と第二
の間隔が同じ長さである請求項１記載の半導体ウェーハ
であり、ウェーハを接着する熱処理の際、接合界面で発
生するガスを外部に逃がす貫通穴を有するという作用を
有する。
の間隔が同じ長さである請求項１記載の半導体ウェーハ
であり、ウェーハを接着する熱処理の際、接合界面で発
生するガスを外部に逃がす貫通穴を有するという作用を
有する。
【００１９】請求項３記載の発明は、貫通穴が、レーザ
ー光をウォータージェット内部に導入する微細加工機で
開けられたものである請求項１又は２記載の半導体ウェ
ーハであり、半導体ウェーハに熱などによる損傷を与え
ることなく穴を開ける加工方法を提供するという作用を
有する。
ー光をウォータージェット内部に導入する微細加工機で
開けられたものである請求項１又は２記載の半導体ウェ
ーハであり、半導体ウェーハに熱などによる損傷を与え
ることなく穴を開ける加工方法を提供するという作用を
有する。
【００２０】請求項４記載の発明は、半導体ウェーハの
主たる材料がシリコン（Ｓｉ）である請求項１、２又は
３記載の半導体ウェーハであり、ＳＯＩ（Ｓｉｌｉｃｏ
ｎＯｎ Ｉｎｓｕｌａｔｏｒ）構造を作成するという作
用を有する。
主たる材料がシリコン（Ｓｉ）である請求項１、２又は
３記載の半導体ウェーハであり、ＳＯＩ（Ｓｉｌｉｃｏ
ｎＯｎ Ｉｎｓｕｌａｔｏｒ）構造を作成するという作
用を有する。
【００２１】請求項５記載の発明のように、半導体ウェ
ーハの主たる材料が燐化インジウム（ＩｎＰ）である請
求項１、２又は３記載の半導体ウェーハでも良好な結果
が得られる。
ーハの主たる材料が燐化インジウム（ＩｎＰ）である請
求項１、２又は３記載の半導体ウェーハでも良好な結果
が得られる。
【００２２】請求項６記載の発明のように、半導体ウェ
ーハの片面の材料がインジウムガリウム砒素（ＩｎＧａ
Ａｓ）である請求項１、２又は３記載の半導体ウェーハ
でも良好な結果が得られる。
ーハの片面の材料がインジウムガリウム砒素（ＩｎＧａ
Ａｓ）である請求項１、２又は３記載の半導体ウェーハ
でも良好な結果が得られる。
【００２３】請求項７記載の発明は、請求項１ないし６
のいずれか記載の半導体ウェーハを用いた半導体デバイ
スであり、ボイドの発生が少なく再現性に優れた接合界
面を有するデバイスを提供するという作用を有する。
のいずれか記載の半導体ウェーハを用いた半導体デバイ
スであり、ボイドの発生が少なく再現性に優れた接合界
面を有するデバイスを提供するという作用を有する。
【００２４】請求項８記載の発明は、半導体ウェーハ
に、所定の方向に第一の間隔をおいて少なくとも２つの
貫通穴を有する貫通穴列を、前記所定の方向と垂直な方
向に第二の間隔をおいて互いに平行に少なくとも２列具
備するごとく貫通穴を形成する工程を有する半導体デバ
イスの製造方法であり、ボイドの発生が少なく再現性に
優れた接合界面を有するデバイスを提供するという作用
を有する。
に、所定の方向に第一の間隔をおいて少なくとも２つの
貫通穴を有する貫通穴列を、前記所定の方向と垂直な方
向に第二の間隔をおいて互いに平行に少なくとも２列具
備するごとく貫通穴を形成する工程を有する半導体デバ
イスの製造方法であり、ボイドの発生が少なく再現性に
優れた接合界面を有するデバイスを提供するという作用
を有する。
【００２５】請求項９記載の発明は、第１の半導体ウェ
ーハに、所定の方向に第一の間隔をおいて少なくとも２
つの貫通穴を有する貫通穴列を、前記所定の方向と垂直
な方向に第二の間隔をおいて互いに平行に少なくとも２
列具備するごとく貫通穴を形成する工程と、前記第１の
半導体ウェーハと第２の半導体ウェーハとを張り合わせ
る工程を有する半導体デバイスの製造方法であり、ボイ
ドの発生が少なく再現性に優れた接合界面を有するデバ
イスを提供するという作用を有する。
ーハに、所定の方向に第一の間隔をおいて少なくとも２
つの貫通穴を有する貫通穴列を、前記所定の方向と垂直
な方向に第二の間隔をおいて互いに平行に少なくとも２
列具備するごとく貫通穴を形成する工程と、前記第１の
半導体ウェーハと第２の半導体ウェーハとを張り合わせ
る工程を有する半導体デバイスの製造方法であり、ボイ
ドの発生が少なく再現性に優れた接合界面を有するデバ
イスを提供するという作用を有する。
【００２６】請求項１０記載の発明は、第１の半導体ウ
ェーハ及び第２の半導体ウェーハに、所定の方向に第一
の間隔をおいて少なくとも２つの貫通穴を有する貫通穴
列を、前記所定の方向と垂直な方向に第二の間隔をおい
て互いに平行に少なくとも２列具備するごとく貫通穴を
形成する工程と、前記第１の半導体ウェーハと前記第２
の半導体ウェーハを貫通穴が一致するごとく張り合わせ
る工程と、前記第２の半導体ウェーハにさらに第３の半
導体ウェーハを張り合わせる工程を有する半導体デバイ
スの製造方法であり、ボイドの発生が少なく再現性に優
れた接合界面を有するデバイスを提供するという作用を
有する。
ェーハ及び第２の半導体ウェーハに、所定の方向に第一
の間隔をおいて少なくとも２つの貫通穴を有する貫通穴
列を、前記所定の方向と垂直な方向に第二の間隔をおい
て互いに平行に少なくとも２列具備するごとく貫通穴を
形成する工程と、前記第１の半導体ウェーハと前記第２
の半導体ウェーハを貫通穴が一致するごとく張り合わせ
る工程と、前記第２の半導体ウェーハにさらに第３の半
導体ウェーハを張り合わせる工程を有する半導体デバイ
スの製造方法であり、ボイドの発生が少なく再現性に優
れた接合界面を有するデバイスを提供するという作用を
有する。
【００２７】請求項１１記載の発明は、第一の間隔と第
二の間隔が同じ長さである請求項８、９又は１０記載の
半導体デバイスの製造方法であり、ボイドの発生が少な
く再現性に優れた接合界面を有するデバイスを提供する
という作用を有する。
二の間隔が同じ長さである請求項８、９又は１０記載の
半導体デバイスの製造方法であり、ボイドの発生が少な
く再現性に優れた接合界面を有するデバイスを提供する
という作用を有する。
【００２８】請求項１２記載の発明は、さらに、張り合
わされた半導体ウェーハを穴に沿って分割する工程を有
する請求項８ないし１１のいずれか記載の半導体デバイ
スの製造方法であり、ボイドの発生が少なく再現性に優
れた接合界面を有するデバイスを提供するという作用を
有する。
わされた半導体ウェーハを穴に沿って分割する工程を有
する請求項８ないし１１のいずれか記載の半導体デバイ
スの製造方法であり、ボイドの発生が少なく再現性に優
れた接合界面を有するデバイスを提供するという作用を
有する。
【００２９】請求項１３記載の発明は、分割する手段
が、劈開である請求項１２記載の半導体デバイスの製造
方法であり、チップに分割する端面を平坦にするという
作用を有する。
が、劈開である請求項１２記載の半導体デバイスの製造
方法であり、チップに分割する端面を平坦にするという
作用を有する。
【００３０】請求項１４記載の発明は、半導体ウェーハ
の主たる材料がシリコン（Ｓｉ）である請求項８ないし
１３のいずれか記載の半導体デバイスの製造方法であ
り、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏ
ｒ）構造を作成するという作用を有する。
の主たる材料がシリコン（Ｓｉ）である請求項８ないし
１３のいずれか記載の半導体デバイスの製造方法であ
り、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏ
ｒ）構造を作成するという作用を有する。
【００３１】請求項１５記載の発明のように、半導体ウ
ェーハの主たる材料が燐化インジウム（ＩｎＰ）である
請求項８ないし１３のいずれか記載の半導体デバイスの
製造方法でも良好な結果が得られた。
ェーハの主たる材料が燐化インジウム（ＩｎＰ）である
請求項８ないし１３のいずれか記載の半導体デバイスの
製造方法でも良好な結果が得られた。
【００３２】請求項１６記載の発明のように、半導体ウ
ェーハの片面の材料がインジウムガリウム砒素（ＩｎＧ
ａＡｓ）である請求項８ないし１３のいずれか記載の半
導体デバイスの製造方法でも良好な結果が得られた。
ェーハの片面の材料がインジウムガリウム砒素（ＩｎＧ
ａＡｓ）である請求項８ないし１３のいずれか記載の半
導体デバイスの製造方法でも良好な結果が得られた。
【００３３】請求項１７記載の発明は、貫通穴が、レー
ザー光をウォータージェット内部に導入する微細加工機
で開けられたものである請求項８ないし１６のいずれか
記載の半導体デバイスの製造方法であり、半導体ウェー
ハに熱などによる損傷を与えることなく穴を開ける加工
方法を提供するという作用を有する。
ザー光をウォータージェット内部に導入する微細加工機
で開けられたものである請求項８ないし１６のいずれか
記載の半導体デバイスの製造方法であり、半導体ウェー
ハに熱などによる損傷を与えることなく穴を開ける加工
方法を提供するという作用を有する。
【００３４】以下、本発明の実施の形態について、本発
明の具体例とともに、図面を用いて説明する。
明の具体例とともに、図面を用いて説明する。
【００３５】（実施の形態１）図１は、本発明第1の実
施の形態における半導体ウェーハの構造図を示し、図１
（ａ）は半導体ウェーハの平面図、図１（ｂ）はその断
面図を示す。図１（ａ）において、１１は半導体ウェー
ハで、張り合わされた２枚の半導体単結晶から構成され
ている。同図からわかるように、一方の半導体ウェーハ
には、所定の方向に第一の間隔をおいて少なくとも２つ
の貫通穴１４を有する貫通穴列を、前記所定の方向と垂
直な方向に第二の間隔をおいて互いに平行に少なくとも
２列具備している。所定の方向の穴から穴までの長さ及
び方向を単位ベクトルＹ１２とし、単位ベクトルＹ１２
と直交する方向の穴から穴までの長さと方向を単位ベク
トルＸ１３と定義する。単位ベクトルＹ１２及び単位ベ
クトルＸ１３は半導体ウェーハから切り出すチップサイ
ズの１辺の長さに等しい。
施の形態における半導体ウェーハの構造図を示し、図１
（ａ）は半導体ウェーハの平面図、図１（ｂ）はその断
面図を示す。図１（ａ）において、１１は半導体ウェー
ハで、張り合わされた２枚の半導体単結晶から構成され
ている。同図からわかるように、一方の半導体ウェーハ
には、所定の方向に第一の間隔をおいて少なくとも２つ
の貫通穴１４を有する貫通穴列を、前記所定の方向と垂
直な方向に第二の間隔をおいて互いに平行に少なくとも
２列具備している。所定の方向の穴から穴までの長さ及
び方向を単位ベクトルＹ１２とし、単位ベクトルＹ１２
と直交する方向の穴から穴までの長さと方向を単位ベク
トルＸ１３と定義する。単位ベクトルＹ１２及び単位ベ
クトルＸ１３は半導体ウェーハから切り出すチップサイ
ズの１辺の長さに等しい。
【００３６】チップへの分割を容易に行うために、Ｘ１
３およびＹ１２の方向はウェーハの劈開方向に一致して
いる。図１において、穴１４は接着界面で発生するガス
を外部に逃がす作用を有する。図１（ｂ）において、１
５は２枚の半導体ウェーハの接着界面を示す。
３およびＹ１２の方向はウェーハの劈開方向に一致して
いる。図１において、穴１４は接着界面で発生するガス
を外部に逃がす作用を有する。図１（ｂ）において、１
５は２枚の半導体ウェーハの接着界面を示す。
【００３７】本半導体ウェーハの構造は次のように作製
した。まず、レーザー光とウォータージェットの両者を
備え、ウォータージェット内部にレーザー光を導入する
微細加工機を用いて、Si基板にＸ＝１０００μm、Ｙ＝
３００μmの間隔で、直径５０μmの貫通穴を開けた。図
２は、本発明第1の実施の形態による半導体ウェーハの
加工方法の説明図を示し、図２において、２１はレーザ
ー光であり、レーザー光２１を高速に流れる水流からな
るウォータージェット２４内部に導入し、半導体ウェー
ハ２２を加工し、加工部分２３に穴を開けるものであ
る。本加工方法によれば、レーザーのみで貫通穴を開け
た場合に比べ、熱によるウェーハの変形などがなく、加
工後もウェーハ表面は平坦を保っていた。
した。まず、レーザー光とウォータージェットの両者を
備え、ウォータージェット内部にレーザー光を導入する
微細加工機を用いて、Si基板にＸ＝１０００μm、Ｙ＝
３００μmの間隔で、直径５０μmの貫通穴を開けた。図
２は、本発明第1の実施の形態による半導体ウェーハの
加工方法の説明図を示し、図２において、２１はレーザ
ー光であり、レーザー光２１を高速に流れる水流からな
るウォータージェット２４内部に導入し、半導体ウェー
ハ２２を加工し、加工部分２３に穴を開けるものであ
る。本加工方法によれば、レーザーのみで貫通穴を開け
た場合に比べ、熱によるウェーハの変形などがなく、加
工後もウェーハ表面は平坦を保っていた。
【００３８】図３に、比較のために従来の半導体ウェー
ハの加工方法について説明するための図を示す。図３に
おいてレーザー光３３に加工された半導体ウェーハ３１
は、加工部分３２にはバリが生じ、半導体ウェーハ３１
の平坦性が著しく損なわれてしまった。
ハの加工方法について説明するための図を示す。図３に
おいてレーザー光３３に加工された半導体ウェーハ３１
は、加工部分３２にはバリが生じ、半導体ウェーハ３１
の平坦性が著しく損なわれてしまった。
【００３９】図４は、本発明の一実施の形態による半導
体ウェーハおよび半導体デバイスの製造プロセスの説明
図を示す。図４において、InGaAs４１は、キャップ層と
して表面を保護するもので、InGaAsの３元混晶から構成
されている。n-InP４２は、クラッド層としてレーザー
光を閉じこめるもので、n型InP単結晶から構成されてい
る。InGaAsP４３は、レーザー光を発するもので、InGaA
sPの４元混晶から構成されている。p-InP４４は、クラ
ッド層としてレーザー光を閉じこめるもので、p型InP単
結晶から構成されている。Si４５は、放熱およびSiデバ
イスを搭載するもので、Si単結晶から構成されている。
貫通穴４６は、接着界面で発生するガスを抜くものであ
る。AuGeNi４７は、n型でオーミックコンタクトするも
ので、AuGeNiの３元合金から構成されている。AuZn４８
は、p型でオーミックコンタクトするもので、AuZnの２
元合金から構成されている。ウェッジ４９は、半導体ウ
ェーハを劈開するものである。チップ４１０は、半導体
デバイスとして作用するもので、微細加工された半導体
ウェーハから構成されている。
体ウェーハおよび半導体デバイスの製造プロセスの説明
図を示す。図４において、InGaAs４１は、キャップ層と
して表面を保護するもので、InGaAsの３元混晶から構成
されている。n-InP４２は、クラッド層としてレーザー
光を閉じこめるもので、n型InP単結晶から構成されてい
る。InGaAsP４３は、レーザー光を発するもので、InGaA
sPの４元混晶から構成されている。p-InP４４は、クラ
ッド層としてレーザー光を閉じこめるもので、p型InP単
結晶から構成されている。Si４５は、放熱およびSiデバ
イスを搭載するもので、Si単結晶から構成されている。
貫通穴４６は、接着界面で発生するガスを抜くものであ
る。AuGeNi４７は、n型でオーミックコンタクトするも
ので、AuGeNiの３元合金から構成されている。AuZn４８
は、p型でオーミックコンタクトするもので、AuZnの２
元合金から構成されている。ウェッジ４９は、半導体ウ
ェーハを劈開するものである。チップ４１０は、半導体
デバイスとして作用するもので、微細加工された半導体
ウェーハから構成されている。
【００４０】まず、Si基板上のInP端面発光型レーザー
作製の従来例と同様に、InP基板上にInGaAsエッチスト
ップ層、p型InPクラッド層、InGaAsP活性層、n型InPク
ラッド層およびInGaAsキャップ層の多層構造をMO-CVD法
で作成した。
作製の従来例と同様に、InP基板上にInGaAsエッチスト
ップ層、p型InPクラッド層、InGaAsP活性層、n型InPク
ラッド層およびInGaAsキャップ層の多層構造をMO-CVD法
で作成した。
【００４１】InP基板とInGaAsエッチストップ層は選択
エッチャントを用いて除去し、p-InPクラッド層を露出
させた。この多層構造基板と、Si基板の両基板をH2SO4:
H2O2:H 2O混合液に浸した後、水洗した。スピン乾燥機で
基板を乾燥させて、室温大気中で、図４（ａ）に示すよ
うに、鏡面同士を密着させた。この段階で両基板は強度
は弱いながらも一体化した。その後、この室温接着され
た基板に、水素雰囲気中で400℃の熱処理を30分間施し
た。この熱処理によって接着強度が増大し、接着ウェー
ハが完成した。
エッチャントを用いて除去し、p-InPクラッド層を露出
させた。この多層構造基板と、Si基板の両基板をH2SO4:
H2O2:H 2O混合液に浸した後、水洗した。スピン乾燥機で
基板を乾燥させて、室温大気中で、図４（ａ）に示すよ
うに、鏡面同士を密着させた。この段階で両基板は強度
は弱いながらも一体化した。その後、この室温接着され
た基板に、水素雰囲気中で400℃の熱処理を30分間施し
た。この熱処理によって接着強度が増大し、接着ウェー
ハが完成した。
【００４２】接着界面内のボイドを検出するため、接着
ウェーハに赤外線を照射し、透過光を測定した。図５
は、本発明第１の実施の形態による半導体ウェーハにお
ける接着界面内のボイド分布図を示し、図５（ａ）は半
導体ウェーハの表面内でのボイド分布、図５（ｂ）は半
導体ウェーハの断面内でのボイド分布を示す。図５
（ａ）において、半導体ウェーハ５１２枚の半導体単結
晶から構成されている。穴５２は接着界面で発生するガ
スを外部に逃がす作用を有する。ボイド５３は接着界面
５４に発生するものでウェーハを剥離させるものであ
る。
ウェーハに赤外線を照射し、透過光を測定した。図５
は、本発明第１の実施の形態による半導体ウェーハにお
ける接着界面内のボイド分布図を示し、図５（ａ）は半
導体ウェーハの表面内でのボイド分布、図５（ｂ）は半
導体ウェーハの断面内でのボイド分布を示す。図５
（ａ）において、半導体ウェーハ５１２枚の半導体単結
晶から構成されている。穴５２は接着界面で発生するガ
スを外部に逃がす作用を有する。ボイド５３は接着界面
５４に発生するものでウェーハを剥離させるものであ
る。
【００４３】図５に示すように、従来存在したｃｍオー
ダーのボイドは消失している。ウェーハに、チップを切
り出す線に沿って細かいガス抜き穴を開けたことによ
り、密着を高めるための熱処理時に界面で発生するガス
がウェーハ外に効果的に抜け、ボイド発生が低減された
と考えられる。
ダーのボイドは消失している。ウェーハに、チップを切
り出す線に沿って細かいガス抜き穴を開けたことによ
り、密着を高めるための熱処理時に界面で発生するガス
がウェーハ外に効果的に抜け、ボイド発生が低減された
と考えられる。
【００４４】この熱処理の後、幅８μｍのマスクを用い
て活性層をストライプ状に加工し、横幅６μｍ、厚さ
０．１５μｍの活性領域を形成した。最後に、AuZnおよ
びAuGeNiを蒸着し、それぞれＰ型およびＮ型オーミック
電極を形成した。その結果、図４（ｂ）の構造が完成し
た。最後に図４（ｃ）に示すように、Si側の貫通穴に沿
ってウェッジを当てることにより、チップに分割した。
貫通穴の存在により、従来のものより容易に劈開でき
た。
て活性層をストライプ状に加工し、横幅６μｍ、厚さ
０．１５μｍの活性領域を形成した。最後に、AuZnおよ
びAuGeNiを蒸着し、それぞれＰ型およびＮ型オーミック
電極を形成した。その結果、図４（ｂ）の構造が完成し
た。最後に図４（ｃ）に示すように、Si側の貫通穴に沿
ってウェッジを当てることにより、チップに分割した。
貫通穴の存在により、従来のものより容易に劈開でき
た。
【００４５】なお、以上の説明では、Si基板に貫通穴を
開けた例で説明したが、InP基板に貫通穴を開けても同
様に実施可能である。図６にその構成を示す。図６
（ａ）は半導体ウェーハの表面、図６（ｂ）はその断面
である。図６（ａ）において、半導体ウェーハ６１はデ
バイスを構成する半導体層を接着により提供するもの
で、半導体単結晶から構成されている。半導体ウェーハ
６１上の所定の方向の穴から穴までの長さと方向を単位
ベクトルＹ６２とし、それと直交するものを単位ベクト
ルＸ６３とする。これら単位ベクトルの長さは、半導体
ウェーハから切り出すチップサイズの１辺の長さを有す
る。貫通穴６４は接着界面で発生するガスを外部に逃が
す作用を有する。ＩｎＧａＡｓ６５はＩｎＰに格子整合
し、バンドギャップが０．７３ｅＶの半導体で、エピ成
長したIn0.53Ga0.47As単結晶から構成されている。Ｉｎ
Ｐ６６はInP単結晶から構成されている。６７はエピ成
長界面であり、InPとInGaAs層の境界を示す。本構成で
もSi基板を使用したものと同様の効果が得られた。
開けた例で説明したが、InP基板に貫通穴を開けても同
様に実施可能である。図６にその構成を示す。図６
（ａ）は半導体ウェーハの表面、図６（ｂ）はその断面
である。図６（ａ）において、半導体ウェーハ６１はデ
バイスを構成する半導体層を接着により提供するもの
で、半導体単結晶から構成されている。半導体ウェーハ
６１上の所定の方向の穴から穴までの長さと方向を単位
ベクトルＹ６２とし、それと直交するものを単位ベクト
ルＸ６３とする。これら単位ベクトルの長さは、半導体
ウェーハから切り出すチップサイズの１辺の長さを有す
る。貫通穴６４は接着界面で発生するガスを外部に逃が
す作用を有する。ＩｎＧａＡｓ６５はＩｎＰに格子整合
し、バンドギャップが０．７３ｅＶの半導体で、エピ成
長したIn0.53Ga0.47As単結晶から構成されている。Ｉｎ
Ｐ６６はInP単結晶から構成されている。６７はエピ成
長界面であり、InPとInGaAs層の境界を示す。本構成で
もSi基板を使用したものと同様の効果が得られた。
【００４６】また、以上の説明では、Si基板上に接合す
る基板を、InP基板より作製した多層膜で構成した例で
説明したが、その他の例えばGaAs基板より作製した異な
る多層構造についても同様に実施可能である。
る基板を、InP基板より作製した多層膜で構成した例で
説明したが、その他の例えばGaAs基板より作製した異な
る多層構造についても同様に実施可能である。
【００４７】（実施の形態２）図７は、本発明第２の実
施の形態における半導体ウェーハの構造図を示し、図７
（ａ）は半導体ウェーハの平面図、図７（ｂ）はその断
面図を示す。図７（ａ）において、半導体ウェーハ７１
はデバイスを構成する半導体層であり、３枚の半導体単
結晶から構成されている。半導体ウェーハ７１上の所定
の方向の穴から穴までの長さと方向を単位ベクトルＹ７
２とし、それと直交するものを単位ベクトルＸ７３とす
る。これら単位ベクトルの長さは、半導体ウェーハから
切り出すチップサイズの１辺の長さを有する。穴７４は
接着界面で発生するガスを外部に逃がす作用を有する。
施の形態における半導体ウェーハの構造図を示し、図７
（ａ）は半導体ウェーハの平面図、図７（ｂ）はその断
面図を示す。図７（ａ）において、半導体ウェーハ７１
はデバイスを構成する半導体層であり、３枚の半導体単
結晶から構成されている。半導体ウェーハ７１上の所定
の方向の穴から穴までの長さと方向を単位ベクトルＹ７
２とし、それと直交するものを単位ベクトルＸ７３とす
る。これら単位ベクトルの長さは、半導体ウェーハから
切り出すチップサイズの１辺の長さを有する。穴７４は
接着界面で発生するガスを外部に逃がす作用を有する。
【００４８】図７（ｂ）において、第１接着界面７５は
１回目の接着を行った接着界面を示し、第２接着界面７
６は２回目の接着を行った接着界面を示す。
１回目の接着を行った接着界面を示し、第２接着界面７
６は２回目の接着を行った接着界面を示す。
【００４９】以下、本発明によるＡＰＤの製造方法を示
す。まず、n型Si基板に2.5μｍの真性エピタキシャルSi
層を成長させた。その結果、成長層は弱いn型を示した
ため、さらにそのエピ表面にp型にする不純物であるBを
浅くイオン注入し、エピ層を真性に近づけた。次に、In
P基板にウォータージェットレーザーを用いて、チップ
切断線に沿って貫通穴を開けた。このInP基板にMOCVD法
を用いてInGaAsを1μｍエピタキシャル成長させ、図６
の基板を得た。
す。まず、n型Si基板に2.5μｍの真性エピタキシャルSi
層を成長させた。その結果、成長層は弱いn型を示した
ため、さらにそのエピ表面にp型にする不純物であるBを
浅くイオン注入し、エピ層を真性に近づけた。次に、In
P基板にウォータージェットレーザーを用いて、チップ
切断線に沿って貫通穴を開けた。このInP基板にMOCVD法
を用いてInGaAsを1μｍエピタキシャル成長させ、図６
の基板を得た。
【００５０】この際、ドーパントを加えないにも関わら
ず、InGaAsは弱いn型を示した。InGaAs側を、作成した
真性エピタキシャルSi面に接着した。貫通穴がガス抜き
穴として働き、接着界面のボイドは貫通穴がない場合に
比較し、無視しうる程度のものであった。InPは選択エ
ッチングにより剥がした。同じように貫通穴を開けた、
別のInP基板にMOCVD法を用いてInGaAsを0.25μｍエピタ
キシャル成長させ、図６の基板を得た。
ず、InGaAsは弱いn型を示した。InGaAs側を、作成した
真性エピタキシャルSi面に接着した。貫通穴がガス抜き
穴として働き、接着界面のボイドは貫通穴がない場合に
比較し、無視しうる程度のものであった。InPは選択エ
ッチングにより剥がした。同じように貫通穴を開けた、
別のInP基板にMOCVD法を用いてInGaAsを0.25μｍエピタ
キシャル成長させ、図６の基板を得た。
【００５１】この際、ドーパントを加え、InGaAsをp型
にした。先ほど接着により作成したInGaAs/Si基板に、
このp型InGaAsを両基板の穴の位置を合わせて接着し
た。この接着界面でのボイドも従来の方法に比べ低減し
ていた。選択エッチングによりInPは剥がし、図７の構
造を得た。ホトリソグラフィーとRIEにより、メサ構造
を作成し、電極の蒸着等を経て、目的のＡＰＤ構造がボ
イドの低減により歩留まり良く作成できた。
にした。先ほど接着により作成したInGaAs/Si基板に、
このp型InGaAsを両基板の穴の位置を合わせて接着し
た。この接着界面でのボイドも従来の方法に比べ低減し
ていた。選択エッチングによりInPは剥がし、図７の構
造を得た。ホトリソグラフィーとRIEにより、メサ構造
を作成し、電極の蒸着等を経て、目的のＡＰＤ構造がボ
イドの低減により歩留まり良く作成できた。
【００５２】（実施の形態３）図８は、本発明第３の実
施の形態における半導体ウェーハの構造図を示し、図８
（ａ）は半導体ウェーハの平面図、図８（ｂ）はその断
面図を示す。図８（ａ）において、半導体ウェーハ８１
はデバイスを構成する半導体層であり、半導体単結晶か
ら構成されている。半導体ウェーハ８１上に図８（ａ）
に示すような単位ベクトルＹ８２と単位ベクトルＸ８３
ｊを定義する。これら単位ベクトルの長さは、半導体ウ
ェーハから切り出すチップサイズの１辺の長さを有す
る。穴８４は接着界面で発生するガスを外部に逃がす作
用を有する。
施の形態における半導体ウェーハの構造図を示し、図８
（ａ）は半導体ウェーハの平面図、図８（ｂ）はその断
面図を示す。図８（ａ）において、半導体ウェーハ８１
はデバイスを構成する半導体層であり、半導体単結晶か
ら構成されている。半導体ウェーハ８１上に図８（ａ）
に示すような単位ベクトルＹ８２と単位ベクトルＸ８３
ｊを定義する。これら単位ベクトルの長さは、半導体ウ
ェーハから切り出すチップサイズの１辺の長さを有す
る。穴８４は接着界面で発生するガスを外部に逃がす作
用を有する。
【００５３】次に、一辺を１０ｍｍとするチップ用のSO
I基板の製造方法を、図８を用いて説明する。まず、Si
基板にウォータージェットレーザーを用いて、図８
（ａ）に示すように、チップ切断線に沿って５ｍｍ間隔
で直径５０μmの貫通穴を開けた。その結果、Si基板の
断面は図８（ａ）となる。次に熱酸化により１μｍ以上
の酸化膜を別のSiウェーハに形成し、両基板をH2SO4:H2
O2:H2O混合液に浸した後、水洗した。スピン乾燥機で基
板を乾燥させて、室温大気中で、鏡面同士を密着させ
た。この段階で両基板は強度は弱いながらも一体化し
た。
I基板の製造方法を、図８を用いて説明する。まず、Si
基板にウォータージェットレーザーを用いて、図８
（ａ）に示すように、チップ切断線に沿って５ｍｍ間隔
で直径５０μmの貫通穴を開けた。その結果、Si基板の
断面は図８（ａ）となる。次に熱酸化により１μｍ以上
の酸化膜を別のSiウェーハに形成し、両基板をH2SO4:H2
O2:H2O混合液に浸した後、水洗した。スピン乾燥機で基
板を乾燥させて、室温大気中で、鏡面同士を密着させ
た。この段階で両基板は強度は弱いながらも一体化し
た。
【００５４】その後、この室温接着された基板に、水素
雰囲気中で熱処理を施した。この熱処理によって接着強
度が増大し、ＳＯＩウェーハが完成した。接着界面内の
ボイドを検出するため、接着ウェーハに赤外線を照射
し、透過光を測定した結果、従来存在したｃｍオーダー
のボイドは消失していた。ウェーハに、チップを切り出
す線に沿って１ｃｍ以下の間隔でガス抜き穴を開けたこ
とにより、ｃｍオーダーのボイド発生が低減された。
雰囲気中で熱処理を施した。この熱処理によって接着強
度が増大し、ＳＯＩウェーハが完成した。接着界面内の
ボイドを検出するため、接着ウェーハに赤外線を照射
し、透過光を測定した結果、従来存在したｃｍオーダー
のボイドは消失していた。ウェーハに、チップを切り出
す線に沿って１ｃｍ以下の間隔でガス抜き穴を開けたこ
とにより、ｃｍオーダーのボイド発生が低減された。
【００５５】
【発明の効果】以上のように本発明によれば、密着を高
めるための熱処理時に界面で発生するガスが貫通穴を通
ってウェーハ外に抜け、ボイド発生が低減するという有
利な効果が得られる。
めるための熱処理時に界面で発生するガスが貫通穴を通
ってウェーハ外に抜け、ボイド発生が低減するという有
利な効果が得られる。
【図１】本発明第１の実施の形態における半導体ウェー
ハの構造を示す図
ハの構造を示す図
【図２】本発明第１の実施の形態における半導体ウェー
ハの加工方法を示す図
ハの加工方法を示す図
【図３】従来のの半導体ウェーハの加工方法を示す図
【図４】本発明第１の実施の形態における半導体デバイ
スの製造工程を示す図
スの製造工程を示す図
【図５】本発明第１の実施の形態における半導体ウェー
ハにおける接着界面内のボイド分布を示す図
ハにおける接着界面内のボイド分布を示す図
【図６】本発明第１の実施の形態における半導体ウェー
ハの構造を示す図
ハの構造を示す図
【図７】本発明第２の実施の形態における半導体ウェー
ハの構造を示す図
ハの構造を示す図
【図８】本発明第３の実施の形態における半導体ウェー
ハの構造を示す図
ハの構造を示す図
【図９】従来の製造方法による半導体デバイスの構成を
示す図
示す図
【図１０】従来の半導体デバイスの製造工程を示す図
【図１１】従来のウェーハ接合過程を示す図
【図１２】従来の半導体ウェーハのを示す図
【図１３】従来の製造方法による半導体デバイスの構成
を示す図
を示す図
【図１４】従来の半導体ウェーハにおける接着界面内の
ボイド分布を示す図
ボイド分布を示す図
１１、２２、３１、５１、６１、７１、８１、１２１
半導体ウェーハ １２、６２、７２、８２ 単位ベクトルＹ １３、６３、７３、８３ 単位ベクトルＸ １４、５２、７４ 穴 １５、５２、１２２、１４３ 接着界面 ２１、３３ レーザー光 ２３、３２ 加工部分 ２４ ウォータージェット ４１、６５、９５、１０１、１０５ InGaAs ４２、９４、１０２ n-InP ４３、９３、１０３ InGaAsP ４４、９４、１０４ p-InP ４５、９１ Si ４６、６４、８４ 貫通穴 ４７、９６、１０８ AuGeNi ４８、９７、１０９、１３８ AuZn ４９、１０１０ ウェッジ ４１０、１０１１ チップ ５３、１４２ ボイド ６６ InP ６７ エピ成長界面 ７５、１３１ 第１接着界面 ７６、１３２ 第２接着界面 １０６、１１１ InP基板 １０７、１１２ Si基板 １１３ 吸着したOH基 １１４ 水素結合したOH基 １１５ 酸素原子を介した基板間の結合 １１６ 基板原子間の結合 １１７ 発生するH2Oガス １３３ Si-n+ １３４ Si-n- １３５ イオン注入層 １３６ InGaAs-n- １３７ InGaAs-p+ １３９ Au
半導体ウェーハ １２、６２、７２、８２ 単位ベクトルＹ １３、６３、７３、８３ 単位ベクトルＸ １４、５２、７４ 穴 １５、５２、１２２、１４３ 接着界面 ２１、３３ レーザー光 ２３、３２ 加工部分 ２４ ウォータージェット ４１、６５、９５、１０１、１０５ InGaAs ４２、９４、１０２ n-InP ４３、９３、１０３ InGaAsP ４４、９４、１０４ p-InP ４５、９１ Si ４６、６４、８４ 貫通穴 ４７、９６、１０８ AuGeNi ４８、９７、１０９、１３８ AuZn ４９、１０１０ ウェッジ ４１０、１０１１ チップ ５３、１４２ ボイド ６６ InP ６７ エピ成長界面 ７５、１３１ 第１接着界面 ７６、１３２ 第２接着界面 １０６、１１１ InP基板 １０７、１１２ Si基板 １１３ 吸着したOH基 １１４ 水素結合したOH基 １１５ 酸素原子を介した基板間の結合 １１６ 基板原子間の結合 １１７ 発生するH2Oガス １３３ Si-n+ １３４ Si-n- １３５ イオン注入層 １３６ InGaAs-n- １３７ InGaAs-p+ １３９ Au
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/301 Ｈ０１Ｌ 29/205 29/205 Ｂ２３Ｋ 101:40 // Ｂ２３Ｋ 101:40 Ｈ０１Ｌ 21/78 Ｌ Ｕ
Claims (17)
- 【請求項１】 所定の方向に第一の間隔をおいて少なく
とも２つの貫通穴を有する貫通穴列を、前記所定の方向
と垂直な方向に第二の間隔をおいて互いに平行に少なく
とも２列具備する半導体ウェーハ。 - 【請求項２】 第一の間隔と第二の間隔が同じ長さであ
る請求項１記載の半導体ウェーハ。 - 【請求項３】 貫通穴が、レーザー光をウォータージェ
ット内部に導入する微細加工機で開けられたものである
請求項１又は２記載の半導体ウェーハ。 - 【請求項４】 半導体ウェーハの主たる材料がシリコン
（Ｓｉ）である請求項１、２又は３記載の半導体ウェー
ハ。 - 【請求項５】 半導体ウェーハの主たる材料が燐化イン
ジウム（ＩｎＰ）である請求項１、２又は３記載の半導
体ウェーハ。 - 【請求項６】 半導体ウェーハの片面の材料がインジウ
ムガリウム砒素（ＩｎＧａＡｓ）である請求項１、２又
は３記載の半導体ウェーハ。 - 【請求項７】 請求項１ないし６のいずれか記載の半導
体ウェーハを用いた半導体デバイス。 - 【請求項８】 半導体ウェーハに、所定の方向に第一の
間隔をおいて少なくとも２つの貫通穴を有する貫通穴列
を、前記所定の方向と垂直な方向に第二の間隔をおいて
互いに平行に少なくとも２列具備するごとく貫通穴を形
成する工程を有する半導体デバイスの製造方法。 - 【請求項９】 第１の半導体ウェーハに、所定の方向に
第一の間隔をおいて少なくとも２つの貫通穴を有する貫
通穴列を、前記所定の方向と垂直な方向に第二の間隔を
おいて互いに平行に少なくとも２列具備するごとく貫通
穴を形成する工程と、前記第１の半導体ウェーハと第２
の半導体ウェーハとを張り合わせる工程を有する半導体
デバイスの製造方法。 - 【請求項１０】 第１の半導体ウェーハ及び第２の半導
体ウェーハに、所定の方向に第一の間隔をおいて少なく
とも２つの貫通穴を有する貫通穴列を、前記所定の方向
と垂直な方向に第二の間隔をおいて互いに平行に少なく
とも２列具備するごとく貫通穴を形成する工程と、前記
第１の半導体ウェーハと前記第２の半導体ウェーハを貫
通穴が一致するごとく張り合わせる工程と、前記第２の
半導体ウェーハにさらに第３の半導体ウェーハを張り合
わせる工程を有する半導体デバイスの製造方法。 - 【請求項１１】 第一の間隔と第二の間隔が同じ長さで
ある請求項８、９又は１０記載の半導体デバイスの製造
方法。 - 【請求項１２】 さらに、張り合わされた半導体ウェー
ハを穴に沿って分割する工程を有する請求項８ないし１
１のいずれか記載の半導体デバイスの製造方法。 - 【請求項１３】 分割する手段が、劈開である請求項１
２記載の半導体デバイスの製造方法。 - 【請求項１４】 半導体ウェーハの主たる材料がシリコ
ン（Ｓｉ）である請求項８ないし１３のいずれか記載の
半導体デバイスの製造方法。 - 【請求項１５】 半導体ウェーハの主たる材料が燐化イ
ンジウム（ＩｎＰ）である請求項８ないし１３のいずれ
か記載の半導体デバイスの製造方法。 - 【請求項１６】 半導体ウェーハの片面の材料がインジ
ウムガリウム砒素（ＩｎＧａＡｓ）である請求項８ない
し１３のいずれか記載の半導体デバイスの製造方法。 - 【請求項１７】 貫通穴が、レーザー光をウォータージ
ェット内部に導入する微細加工機で開けられたものであ
る請求項８ないし１６のいずれか記載の半導体デバイス
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129133A JP2001313381A (ja) | 2000-04-28 | 2000-04-28 | 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129133A JP2001313381A (ja) | 2000-04-28 | 2000-04-28 | 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313381A true JP2001313381A (ja) | 2001-11-09 |
Family
ID=18638459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000129133A Withdrawn JP2001313381A (ja) | 2000-04-28 | 2000-04-28 | 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001313381A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184546A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | シリコン直接接合方法 |
| WO2010103592A1 (ja) * | 2009-03-09 | 2010-09-16 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2013143508A (ja) * | 2012-01-11 | 2013-07-22 | Disco Abrasive Syst Ltd | 基板剥離装置及び基板剥離方法 |
| CN107742606A (zh) * | 2017-10-30 | 2018-02-27 | 桂林电子科技大学 | 一种键合晶圆的结构及其制备方法 |
| EP4002430A1 (en) * | 2020-11-11 | 2022-05-25 | Sumco Corporation | Bonded wafer and method of producing bonded wafer |
-
2000
- 2000-04-28 JP JP2000129133A patent/JP2001313381A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184546A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | シリコン直接接合方法 |
| JP4616235B2 (ja) * | 2005-12-30 | 2011-01-19 | 三星電子株式会社 | シリコン直接接合方法 |
| WO2010103592A1 (ja) * | 2009-03-09 | 2010-09-16 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2013143508A (ja) * | 2012-01-11 | 2013-07-22 | Disco Abrasive Syst Ltd | 基板剥離装置及び基板剥離方法 |
| CN107742606A (zh) * | 2017-10-30 | 2018-02-27 | 桂林电子科技大学 | 一种键合晶圆的结构及其制备方法 |
| CN107742606B (zh) * | 2017-10-30 | 2024-04-02 | 桂林电子科技大学 | 一种键合晶圆的结构及其制备方法 |
| EP4002430A1 (en) * | 2020-11-11 | 2022-05-25 | Sumco Corporation | Bonded wafer and method of producing bonded wafer |
| JP7424274B2 (ja) | 2020-11-11 | 2024-01-30 | 株式会社Sumco | 貼り合わせウェーハ及び貼り合わせウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390670B1 (ko) | 디바이스제조방법 | |
| JP2701754B2 (ja) | シリコン受光素子の製造方法 | |
| US5942771A (en) | Semiconductor photodetector | |
| CN111987585B (zh) | 一种硅波导输出激光器 | |
| JP2001313381A (ja) | 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法 | |
| CN109638648B (zh) | 电注入硅基iii-v族边发射纳米线激光器及其制备方法 | |
| US5684819A (en) | Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices | |
| JPH09127352A (ja) | 半導体装置およびその製造方法 | |
| FR2742592A1 (fr) | Dispositif laser a semi-conducteurs et procede pour sa fabrication | |
| JP2626149B2 (ja) | 光電子集積回路の製造方法 | |
| JPS6174386A (ja) | 半導体素子 | |
| KR100319774B1 (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| CN115881555B (zh) | 半导体器件的制作方法 | |
| JPH04237135A (ja) | 半導体積層構造体 | |
| JP2000182916A (ja) | 半導体デバイスおよび半導体ウェーハおよび製造方法 | |
| JP2956668B2 (ja) | 半導体レーザ | |
| JP3194842B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2002083796A (ja) | 半導体装置の製造方法およびこれに用いる製造装置 | |
| WO2020237423A1 (zh) | 硅波导输出激光器 | |
| TW439335B (en) | A semiconductor laser and the fabrication method thereof | |
| JPH01117069A (ja) | 電界効果トランジスタの製造方法 | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| JPH0548194A (ja) | 半導体レーザ及びその製造方法 | |
| CN100381619C (zh) | 半导体衬底、半导体器件、发光二极管及其制造方法 | |
| JPH0578196B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060419 |