JPH0548194A - 半導体レーザ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 漏れ電流が少なくかつ高精度に活性層幅が制
御され、発振波長が揃った半導体レーザを得る。 【構成】 活性層４を含む周囲よりもバンドギャップエ
ネルギーが小さく、屈折率の大きい光導波層を直接パタ
ーニングして活性層４幅の精度を高め、さらに活性層４
の両側に電流阻止構造９、１０を有し、漏れ電流を抑え
た埋込ヘテロ構造を形成する半導体レーザの構造と作成
法であり、特に基板１と逆の導電性を与える不純物（電
流阻止）層９は活性層４よりも基板１側に露出された
（１１１）Ａ結晶面により終端させ、また活性層４の側
壁は（１１１）Ａ結晶面以外の面として電流阻止層１０
と接することにより接合と結晶面に依存する電流阻止層
を避けるものである。 【効果】 漏れ電流の低い構造が深さ及び活性層を高度
に制御した状態でえられるため、高効率で波長の揃った
半導体レーザが容易に得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体レーザ及びその製
造方法、更に詳しくいえば波長精度が高く、かつ漏れ電
流が少ない埋込ヘテロ半導体レーザ及びその製造方法に
関する。

【０００２】

【従来の技術】半導体レーザ内部に回折格子を有する分
布帰還型レーザの出現により、単一波長で発振するレー
ザが容易に得られるようになった。さらに光通信の分野
ではその発振波長を厳密に制御して、波長の異なる信号
を波長多重して光ファイバで伝送する波長多重通信が注
目されている。この波長多重通信に用いる光源として発
振波長が揃った半導体レーザが必要である。波長のバラ
ツキが２．５ｎｍ以内であると半導体レーザの２５℃程
度の温度制御等で所望の発振波長を得ることができる。
すなわち波長バラツキが２．５ｎｍ以内が実用的な範囲
である。また、光通信に使用される光源のとしては、高
出力、低い発振閾値電流で無ければならない。

【０００３】半導体レーザの発振波長を決める要素に半
導体レーザの活性層を中心とする多層膜の膜厚と活性層
幅がある。膜厚制御は近年気相成長の技術の確立により
格段によくなったが、活性層幅の制御は技術が完全に確
立されたとはいえない。又活性層の幅制御自体は希望す
る精度で実現されても、半導体レーザの高出力、低い閾
値電流に関係する漏れ電流を十分に小さくできないとい
う問題がある。

【０００４】半導体レーザの活性層幅のバラツキを防ぐ
には、活性層を直接的にかつエッチング深さを浅く加工
すればよい。その一例としては活性層の上に０．１μｍ
程度の薄いガイド層を結晶成長を行った後、ガイド層と
活性層を直接パターニングし、パターニングの後、全域
に気相成長でクラッド層を形成し、さらにエッチングで
必要な活性層以外の活性層相当層を除去し、セルフアラ
イメントとしている（昭和６３年電子情報通信学会半導
体、材料部門全国大会予稿集 ｐ１−５１（１９８
８））。この方法では、活性層をほぼ直接的に加工でき
るので活性層の寸法精度及び再現性は高い。しかし、活
性層の両側がホモ接合であり、電流阻止構造をとってお
らず漏れ電流が抑えきれない構造であった。

【０００５】活性層領域のエッチング深さを浅くして、
電流阻止構造を形成した構造としてはｐ型のＩｎＰ基板
上に、活性層を含む薄いｎ型ＩｎＰクラッドまでを最初
に形成し、これをエッチングして逆メサ構造を作る。そ
の後活性層領域上の誘電体マスクを残した状態でエッチ
ングした領域にｐ−ｎ−ｐのＩｎＰ電流阻止層を形成し
た例がある（昭和６２年電子情報通信学会半導体材料部
門全国大会２５７ｐ２−４４（１９８７））。しかし、
この時の閾値電流は３０ｍＡで、低いとはいえなかっ
た。さらに活性層の上にｎ型ＩｎＰクラッド層があるた
め直接活性層を観察しながらパターニングするほどに活
性層幅の制御精度は高くない。

【０００６】漏れ電流を抑え、発振閾値電流を低くした
半導体レーザとして、活性層以外の領域を逆接合を含む
電流阻止層又は高抵抗層を含む電流阻止層で埋込みヘテ
ロ型レーザが知られている。例えば高抵抗層としてＦｅ
を添加したＩｎＰ層を用いることにより発振閾値電流の
低減が行われている。特にｎ型のＩｎＰ基板を用いてＦ
ｅを添加した高抵抗層と活性層上部のｐ型ＩｎＰクラッ
ド層の間にｎ型ＩｎＰ層を挿入することにより３．５ｍ
Ａと低い発振閾値電流を得た例がある（第５０回応用物
理学会学術講演予稿集３０ｐ−ＺＧ−２（１９８９）９
５５頁）。

【０００７】ここで用いられている挿入ｎ型ＩｎＰ層
は、Ｆｅを添加したＩｎＰ層が電子に対してはＦｅの形
成する準位が電子に対する捕獲準位となり高抵抗層とし
て働くが、正孔に対しては高抵抗層として働かないた
め、ｐ型層からの正孔の流入を防ぐ働きがある。しか
し、Ｆｅ添加層を電子に対する高抵抗層として働化せる
ためには、２μｍ程度以上の厚みが必要なため、この厚
みを活性層下まで確保する必要があり、前述のセルフア
ライメント法のようなエッチング深さをそのまま適用す
ることはできなかった。深いエッチングを行なうと、エ
ッチングバラツキを生じ、サイドエッチングが大きくな
り、活性層幅の制御性が低下したり、深さ方向での活性
層と挿入ｎ型層の位置精度が落ちるという問題が生じ
る。また、深さ方向の位置精度が落ちると電流阻止層内
の層間の境界位置と活性層の位置がずれて電流阻止層の
ｎ型層と活性層へ電流を注入するためのｎ型層が接した
り、ｐ型層とＦｅ添加層が接して漏れ電流を発生するこ
とになる。

【０００８】また、漏れ電流を減らす他の半導体レーザ
として、Ｆｅ添加ＩｎＰ高抵抗層とｐ型ＩｎＰ層との間
にバンドギャップエネルギーの大きな層を挿入すること
により、漏れ電流を更に減らせることが示されている
（アイ イー イーイージャーナルオブ コンタム エ
レクトロニクス ＩＥＥＥ ＪｏｕｒｎａｌｏｆＱｕａ
ｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．２５ Ｎ
ｏ６，ｐｐ１３６２−１３６８ １９８９）。しかし、
実際にはｐ型ＩｎＰ層に添加不純物が拡散してｐ型とな
り、正孔の遮断層として働かなかった。

【０００９】

【発明が解決しようとする課題】上述のように従来の半
導体レーザは、活性層の幅の加工精度を高める構造では
漏れ電流を十分に抑える構造がとれず、また、漏れ電流
を低く抑える構造では電流阻止層を厚くしなければなら
ず、加工精度が落ちた。また、バンドギャップエネルギ
の大きな層を挿入する構造のものでは、添加物の拡散の
影響を受け、この層はキャリア遮断層として有効に働け
なかった。従って、本発明の主な目的は、漏れ電流を防
ぐ逆接合又は高抵抗層を電流阻止領域に用いる構造をと
りながら、かつ活性層幅の制御を実用的な範囲で行うこ
とができる構造の埋込ヘテロ型半導体レーザ及びその製
造方法を実現することである。

【００１０】本発明の他の目的は、半導体レーザ製造時
の露出結晶面を制御して活性層からの漏れ電流を抑える
と同時に活性層周辺の漏れ電流を抑える構造及びその製
造方法を実現することである。本発明の更に他の目的
は、漏れ電流を防ぐための広いバンドギャップエネルギ
層を有効に働かせる構造を得るための半導体レーザの製
造方法を実現することである。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体レーザは、半導体基板上に基板の一
部からなる突起部及び活性層を含む光導波層を持つメサ
部と上記メサ部両側に埋込層を持つ埋込ヘテロ接合型半
導体レーザにおいて、上記埋込層が上記基板上に上記基
板と逆の導電性を有する不純物を添加した第１の電流阻
止層と、上記基板と同じ導電性を与える不純物を含む層
又は基板と逆の導電性のキャリアを捕獲する準位を有す
る高抵抗層からなる第２の電流阻止層とが順次積層さ
れ、第１の電流阻止層の上記メサ部側壁との接合面が上
記突起部の側面の基板側に終端するように形成され、第
２の電流阻止層の上記メサ部側壁との接合面が上記基突
起部及び光導波層の側面と接するように形成されてい
る。

【００１２】本発明の好ましい実施形態としては、上記
第１及び第２の電流阻止層の間にそれらよりバンドギャ
ップエネルギーの大きな第３の電流阻止層を形成する。
また、上記第２及び第３の電流阻止層と接するメサ部の
側壁面を（１１１）Ａ結晶面とする。

【００１３】上記構造の半導体レーザの製造するため、
上記半導体基板上に活性層を含む光導波層となる層を形
成し、光導波層を直接パターニングし、エッチングによ
って基板の一部（上記突起部）を含むストライプ状のメ
サ構造を形成する。その後、エッチングされた半導体基
板上かつメサ構造両側に電流阻止層を埋め込む。上記直
接パターニングとは活性層上のガイド層上にマスクとな
る保護膜を設けエッチングすることを意味する。

【００１４】特に、上記メサ構造を形成する工程におい
ては、第１のエッチング工程によってメサ構造の側壁を
（１１１）Ａ結晶面とし、その後、第１のエッチング工
程に使ったエンチャント異なるエンチャントを使用し
て、選択エッチング工程によって、上記光導波層の側壁
部を上記（１１１）Ａ結晶面よりも内側に（１１１）Ａ
結晶面以外の面として形成する。

【００１５】

【作用】本発明の半導体レーザの構造は、本発明の製造
方法によって活性層の幅の加工精度を高めることがで
き、以下の理由によって、発振波長の精度が高く、かつ
漏れ電流を低く抑えた半導体レーザを実現できる。基板
と逆の導電性を有する不純物を添加した第１の電流阻止
層は、メサ部側壁との接合面が基板の突起部の側面の基
板側に終端するため、第１の電流阻止層が活性層と接触
し、漏れ電流を生じるようなことが防止される。特に上
記突起部の側面が（１１１）Ａ結晶面となるときは、結
晶が成長せず高い不純物添加層の連続性を遮断すること
により漏れ電流を防ぐことになる。また、活性層を含む
光導波層の側壁部が、（１１１）Ａ結晶面以外となると
きは、活性層の側壁に接する電流阻止層として、高抵抗
層か又は不純物を低能度に添加した高抵抗率な層とする
ことにより、活性層の両脇を流れる漏れ電流を抑制する
ことができる。

【００１６】更に、第１及び第２の電流阻止層間に基板
よりバンドギャップエネルギーの大きな層を形成する実
施形態によれば、電流阻止層の厚さを更に減らし、温度
上昇に伴う発振閾値電流の増加を抑えることができる。
これは基板と逆の導電性を与える不純物を含む層が存在
するため基板からバンドギャップエネルギーの大きな層
への添加物の添加が防げるためである。その結果広いバ
ンドギャップが漏れ電流に対してより高い障壁層として
効き漏れ電流が減る。さらには温度上昇に伴う漏れ電流
の発生も抑えることになる。

【００１７】本発明の半導体レーザの製造方法によれ
ば、活性層を含む光導波路層を構成する活性層上のガイ
ド層から直接エッチング加工するため、直接ガイド層の
幅が観測できるので加工精度を高めることができる。さ
らに、深さ方向の精度を高めた電流阻止層の埋込ができ
る。電流阻止層を上記直接エッチング加工した後に作り
出すときに重要な点は、活性層と電流阻止層の構造の相
対的な電気的接合位置を精度よく制御することである。
そのためにはエッチング深さをできるかぎり浅くして、
エッチング深さののバラツキの影響を少なくすると同時
に電流阻止層の層構造も制御することである。

【００１８】本発明の方法では、まず電流阻止層を活性
層よりも基板側に高濃度に基板と逆の導電性を有する不
純物を添加した電流阻止層を用いる。例えばｐ型ＩｎＰ
基板を用いた場合、電流阻止層に１×１０¹³／ｃｍ³程
度以上の高濃度に基板と逆のｎ導電性を有する電流阻止
層を用いることにより、キャリアの拡散を０．５μｍ以
下の厚みで制御した構造とすることができる。基板と逆
の導電性を有する電流阻止層の構造を薄くできると、エ
ッチング深さが浅くてよいため、エッチングによる深さ
バラツキが低減できる。

【００１９】エッチング深さ及びその後の電流阻止層の
膜厚が薄くなると、電流阻止層内の境界を活性層近傍に
精度よく持っていくことができる。その結果ｎ型層同士
の接触を防ぐと共に、ｐ型層同士か又はｐ型層と高抵抗
層の接触面積を少なくすることができ、これらの漏れ電
流の要因を減らすことができる。

【００２０】

【実施例】以下本発明の実施例を図面を用いて説明す
る。 実施例１ 図１は本発明による半導体レーザの１実施例の断面構成
図である。図示のように、本実施例の埋込ヘテロ接合型
半導体レーザは、ｐ型ＩｎＰ半導体基板１上に、基板の
一部からなる突起部１’ＩｎＧａＡｓＰガイド層３、多
重量子井戸からなる活性層４及びＩｎＧａＡｓＰガイド
層５が順に積層されたメサ部と、上記メサ部両側の埋込
層９、１０と、上記ＩｎＧａＡｓＰガイド層５及び埋込
層９、１０上に順次積層されたｎ型ＩｎＰ（クラッド）
層１１、ＩｎＧａＡｓＰキャップ層２３とから形成され
ている。更に、ｐ型ＩｎＰ半導体基板１の下側には、ｐ
電極２４、ＩｎＧａＡｓＰキャップ層２３の上には電流
注入領域のみに窓をあけたＳｉＯ₂絶縁膜２２を介して
ｎ電極２１が設けられている。

【００２１】本実施例の第１の特徴は、上記埋込層が上
記基板１上に上記メサ部側壁のとの接合位置が上記基板
の突起部１’の下部の側壁の部分となるように形成さ
れ、上記基板１と逆の導電性を有する不純物を添加した
ｎ型ＩｎＰ層（第１の電流阻止層）９と、上記第１の電
流阻止層９上に積層され、上記メサ部側壁のとの接合位
置が上記基板の突起部１’の上部の側壁の部分及び戸活
性層４を含む光導波層となるように形成された上記基板
と同じ導電性を与える不純物を含むＩｎＰ層（又は基板
と逆の導電性のキャリアを捕獲する準位を有する高抵抗
層）からなる第２の電流阻止層１０とで構成されている
ことである。

【００２２】本実施例の第２の特徴は、上記メサ部の基
板の突起部１’の側壁が（１１１）Ａ結晶面であり、活
性層４を含む光導波層部の側壁は（１１１）Ａ結晶面以
外の面であることである。また、上記構成の半導体レー
ザはを実現するために以下に述べる製造工程によって作
られ、上記活性層４を含む光導波層部と基板の突起部
１’を含むメサ部の厚さは、２μｍ以下で構成されてい
る。

【００２３】図２及び図３は上記図１に示した本発明に
よる半導体レーザの１実施例の製造工程を示す部分斜視
図である。Ｚｎを１〜２×１０¹⁸／ｃｍ³添加したｐ型
ＩｎＰ基板１上にピッチが２４０ｎｍの回折格子２を刻
み（ａ）、バンドギャップ波長が１．１７μｍのＩｎＧ
ａＡｓＰのガイド層３を膜厚０．１５μｍ形成する。井
戸層にＩｎＧａＡｓを用いて井戸幅７ｎｍで、障壁層に
はバンドギャップ波長が１．１７μｍのＩｎＧａＡｓＰ
を厚さ１０ｎｍで４つの井戸からなる活性層４及びその
上にバンドギャップ波長が１．１７μｍのＩｎＧａＡｓ
Ｐのガイド層５を０．１５μｍ厚程度気相成長（ＭＯＶ
ＰＥ）で形成する（ｂ）。

【００２４】その後ガイド層５上に幅が２．０μｍのＳ
ｉＯ₂膜６を形成し、ホトレジスト７をパターニングし
（ｃ）、更にＳｉＯ₂膜６をパターニングする。このＳ
ｉＯ₂膜６を保護膜として１％の臭素を混合したメチル
アルコールでガイド層５、活性層４、ガイド層３及びｐ
型ＩｎＰ基板１を１．２μｍ程度エッチングする。この
とき活性層４下にはエッチングにより露出した（１１
１）Ａ結晶面を露出した逆メサ構造が形成される。くび
れの深さは０．８μｍで幅は１μｍまでエッチングする
（ｄ）。

【００２５】次にＳｅを１×１０¹⁸／ｃｍ³添加したｎ
型ＩｎＰ層（電流阻止層）９を０．５μｍ気相成長する
（ｅ）。この時ｎ型ＩｎＰ層９は保護膜６があるため活
性層４上には結晶成長しない。また、ｎ型ＩｎＰ層９は
（１１１）Ａ面には結晶成長しにくいため結晶成長は抑
えられる。このため活性層４を含む光導波層領域以外の
ｎ型ＩｎＰの電流阻止層９と活性層４の接続が断たれ
る。さらに硫酸、過酸化水素を含んだＩｎＧａＡｓＰの
選択性のエッチング液により導波層３、４、５の幅が
１．２μｍになるように制御しながら導波層３、４、５
のみをエッチングする。

【００２６】このとき活性層４の制御をサイドエッチン
グにより行うため、活性層４の側壁は（１１１）Ａ結晶
面とは異なる面が突起部１’上面の幅より内側に露出す
る。引き続きＦｅを添加し高抵抗層（ｎ型ＩｎＰ層）１
０を２μｍ程度形成する。このＦｅ添加層１０の厚さは
厳密でなくてよい。Ｆｅ添加層１０は結晶成長が（１１
１）Ｂ面の結晶面に沿って止まる（ｆ）。最後に保護膜
６をエッチングで除去して、ｎ型ＩｎＰクラッド層１１
を形成し（ｇ）、電極等を形成する。

【００２７】上記実施例の半導体レーザは、ウェハー内
及びウェハー間の特性バラツキが少なく、ほとんどの素
子を閾値電流１０ｍＡ以下で発振させることができる。
発振波長も２ｎｍのバラツキの範囲内に留めることがで
きる。Ｆｅを添加したＩｎＰ電流阻止層の変わりにｐ型
ＩｎＰ層を用いても同様の電流阻止効果が得られる。ま
た１％の臭素を混合したメチルアルコールでエッチング
する工程（ｄ）の後にＩｎＧａＡｓＰの選択性エッチン
グ液で活性層を制御し、その後にｎ型のＩｎＰとＦｅを
添加した電流阻止層を連続してもよい。この時は活性層
の側に活性層が側壁が（１１１）Ａ結晶面から異なるた
めに電流阻止層の第１層目の結晶が少し形成されるため
漏れ電流が少し生じる危険性がある。しかし、その領域
は０．４μｍ程度と少なく大きな漏れ電流の発生につな
がらない。この方法では工程は上記の方法に比べ簡単に
なる。

【００２８】実施例２ 図４は本発明による半導体レーザの第２の実施例の構成
を示す断面図である。本実施例で、図１に示した実施例
との相違は、電流阻止層の形成においてｎ型ＩｎＰ層９
と作成工程は概ね実施例１と同じであるが、電流阻止層
の形成においてｎ型ＩｎＰ層９とＦｅを添加した高抵抗
ＩｎＰ層１０との間にＩｎＰよりもバンドギャップエネ
ルギーの大きなＩｎＧａＰ層１２を形成した点である。
従って、本実施例の製作方法も、図２及び図３で示した
方法と実質的に同じで、ｎ型ＩｎＰ層９の次にＩｎＧａ
ＡｓＰ層１２を１ｎｍの厚み形成し、その後Ｆｅを添加
した高抵抗ＩｎＰ層１０を形成す工程が違う点である。
その後の工程は実施例１と同じである。本実施の半導体
レーザでは、発振閾値電流は５ｍＡ程度まで減少し、さ
らに温度上昇に伴う閾値電流の上昇が抑えられる。上記
各実施例ではＩｎＰ系の材料について示したが、その他
の化合物半導体や導電性が変わっても同様な効果が得ら
れる。

【００２９】

【発明の効果】１．本発明によれば、活性層の幅を高精
度で制御性できるとともに面内分布がよくなり、波長の
揃った半導体レーザが安定して得られる。 ２．同時に本発明により電流阻止層の接合を再現性よく
活性層の近傍に持っていけるので漏れ電流を発生する経
路が減少して低閾値で高効率な半導体レーザが容易にえ
られ、歩留まりの向上に伴うコストの低減ができる。 ３．本発明によりコヒーレント光通信に必要な波長の揃
った半導体レーザが実現され、波長多重通信用光源とし
て歩留まり向上に伴うコストの低減につながる。 ４．本発明により漏れ電流が減少すると共に温度上昇に
伴う効率の低下が省け、温度特性も良くなる。

【図面の簡単な説明】

【図１】本発明による半導体レーザの１実施例の構造を
示す断面図である。

【図２】本発明による半導体レーザの１実施例の作成工
程を示す部分斜視図である。

【図３】本発明による半導体レーザの１実施例の作成工
程を示す部分斜視図である。

【図４】本発明による半導体レーザの他の実施例の構成
を示す断面図である。

【符号の説明】

１：ｐ型ＩｎＰ基板、 ２：回折格
子、３：ＩｎＧａＡｓＰガイド層、 ４：多重
量子井戸層活性層、５：ＩｎＧａＡｓＰガイド層、
６：ＳｉＯ₂保護層、７：パターニングされたホト
レジスト、 ９：高濃度ｎ型ＩｎＰ層、１０：Ｆｅ添加
高抵抗ＩｎＰ層、 １１：ｎ型ＩｎＰ層、２１：
ｎ電極、 ２２：ＳｉＯ₂膜、２
３：ＩｎＧａＡｓＰキャップ層、 ２４：ｐ電極。

フロントページの続き (72)発明者 平尾 元尚 長野県小諸市大字柏木190番地 株式会社 日立製作所小諸工場内 (72)発明者 茅野 直樹 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に基板の一部からなる突起
   部と活性層を含む光導波層を持つメサ部と上記メサ部両
   側に埋込層を持つ埋込ヘテロ接合型半導体レーザにおい
   て、上記埋込層が上記基板と逆の導電性を有する不純物
   を添加した第１の電流阻止層及び上記基板と同じ導電性
   を与える不純物を含む層又は基板と逆の導電性のキャリ
   アを捕獲する準位を有する高抵抗層からなる第２の電流
   阻止層とで構成され、上記第１の電流阻止層は上記半導
   体基板上に上記メサ部側壁のとの接合面が上記突起部の
   側壁の下部と接する様に形成され、上記第２の電流阻止
   層は上記第１の電流阻止層上に積層され、上記メサ部側
   壁との接合面が上記基突起部及び光導波層の側面と接す
   るように形成されたこと半導体レーザ。
2. 【請求項２】 請求項１記載の半導体レーザにおいて、
   上記第１及び第２の電流阻止層の間に上記第１及び第２
   の電流阻止層のバンドギャップエネルギーよりの大きな
   バンドギャップエネルギーをもつ第３の電流阻止層が形
   成された半導体レーザ。
3. 【請求項３】 請求項１又は２記載の半導体レーザにお
   いて、上記突起部の側壁が（１１１）Ａ結晶面で、上記
   光導波層の側壁が（１１１）Ａ結晶面以外の面である半
   導体レーザ。
4. 【請求項４】 半導体基板上に活性層、ガイド層となる
   層を形成し、上記ガイド層上にストライプ状保護膜を配
   してエッチング行い、上記半導体基板上に上記半導体基
   板の１部からる突起部及び上記活性層、ガイド層からな
   るメサ構造部を形成する第１工程と、上記メサ構造部の
   両側のエッチングされた半導体基板上かつメサ構造両側
   に電流阻止層を埋め込む第２工程を有する半導体レーザ
   の製造方法。
5. 【請求項５】 請求項５記載の半導体レーザの製造方法
   において、第１工程が、上記突起部の側壁は反応律則に
   従うエッチング法により形成された （１１１）Ａ
   結晶面により切られる領域を形成し、活性層、活性層上
   のガイド層の側壁はサイドエッチングにより（１１１）
   Ａ結晶面以外の面とする加工工程を含み、上記第２工程
   は少なくとも基板と逆の導電性を与える不純物を含む第
   １電流阻止層を活性層よりも基板側の（１１１）Ａ結晶
   面で終端させる半導体レーザの製造方法。