JPH07111360A - 埋込型半導体レーザ素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 リーク電流に起因するしきい電流値の変動を
低減し、埋込型半導体レーザ素子の信頼性を高める。 【構成】 ｐ型半導体基板１の主面上に、ｐ型クラッド
層２Ａ、半導体活性層３Ａ、ｎ型クラッド層４Ａの夫々
を順次積層した突出状島領域６が形成され、前記突出状
島領域６の両側壁面に、ｐ型クラッド層２Ａの側壁面若
しくはｎ型クラッド層４Ａの側壁面と半導体活性層３Ａ
の側壁面とで形成される凹状若しくは凸状の段差部７が
形成され、前記突出状島領域６の両側壁面側であって前
記ｐ型半導体基板１の主面上に、ｎ型電流ブロック層
９、ｐ型電流ブロック層１０の夫々が形成され、前記突
出状島領域６の凹状若しくは凸状の段差部７に、前記ｎ
型電流ブロック層９とｐ型電流ブロック層１０との間の
成長界面が固定され、かつ前記ｐ型電流ブロック層１０
上及びｎ型クラッド層４Ａ上にｎ型平坦化層１２が形成
された埋込型半導体レーザ素子。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、埋込型半導体レーザ素
子に関し、特に、短距離、中距離等の信号伝送に使用さ
れる埋込型半導体レーザ素子に適用して有効な技術に関
するものである。

【０００２】

【従来の技術】ＩｎＰ(インジウム・リン)からなるｐ型
半導体基板を主体にして構成されるＩｎＧａＡｓＰ(イ
ンジウム・ガリウム・ヒ素・リン)系埋込型半導体レー
ザ素子については、例えばＩＥＥＥ Ｊournal of Ｑuan
tum Ｅlectronics，Ｖol .２５，Ｎo.６，ｐ．１２８８
〜１２９３(１９８９)に記載されている。

【０００３】

【発明が解決しようとする課題】並列光伝送等では、し
きい電流値が低く、消費電力が小さく、高温での特性が
良好で、かつ高い信頼性を有する半導体レーザ素子が要
求される。

【０００４】しかしながら、本発明者は、前述のｐ型半
導体基板を主体にして構成されるＩｎＧａＡｓＰ系埋込
型半導体レーザ素子について以下の問題点を見出した。

【０００５】前記埋込型半導体レーザ素子は、ｐ型半導
体基板の主面上に、このｐ型半導体基板の主面側からｐ
型クラッド層、半導体活性層、ｎ型クラッド層の夫々を
順次積層した積層構造からなるストライプ状の突出状島
領域（メサ領域）が形成され、前記突出状島領域の長手
方向の両側壁面側であって前記ｐ型半導体基板の主面上
に、このｐ型半導体基板の主面側からｎ型電流ブロック
層、ｐ型電流ブロック層の夫々が順次埋め込まれた構成
になっているが、ｎ型電流ブロック層、ｐ型電流ブロッ
ク層の夫々は、突出状島領域の半導体活性層の近傍にお
いて形成されていない(無くなっている)。このため、半
導体活性層の周辺部を介してリーク電流が流れ、埋込型
半導体レーザ素子のしきい電流値が変動する。この現象
は、温度が高くなると顕著になる。この結果、埋込型半
導体レーザ素子の信頼性が低下するという問題があっ
た。

【０００６】本発明の目的は、リーク電流に起因するし
きい電流値の変動を低減し、埋込型半導体レーザ素子の
信頼性を高めることが可能な技術を提供することにあ
る。

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【０００９】（１）ｐ型半導体基板の主面上に、このｐ
型半導体基板の主面側からｐ型クラッド層、半導体活性
層、ｎ型クラッド層の夫々を順次積層した積層構造から
なるストライス形状の突出状島領域が形成され、前記突
出状島領域の長手方向の両側壁面に、前記ｐ型クラッド
層の側壁面若しくはｎ型クラッド層の側壁面と半導体活
性層の側壁面とで形成される凹状若しくは凸状の段差部
が形成され、前記突出状島領域の両側壁面側であって前
記ｐ型半導体基板の主面上に、このｐ型半導体基板の主
面側からｎ型電流ブロック層、ｐ型電流ブロック層の夫
々が順次埋め込まれ、前記突出状島領域の両側壁面に形
成された凹状若しくは凸状の段差部に、前記ｎ型電流ブ
ロック層とｐ型電流ブロック層との間の成長界面が固定
され、かつ前記ｐ型電流ブロック層上及びｎ型クラッド
層上にｎ型平坦化層が形成された埋込型半導体レーザ素
子。

【００１０】（２）前記突出状島領域の長手方向の両側
壁面側であって前記ｎ型電流ブロック層とｐ型半導体基
板との間に、このｐ型半導体基板とホモ接合化されるｐ
型再成長界面ホモ接合化層が形成された埋込型半導体レ
ーザ素子。

【００１１】（３）前記突出状島領域の長手方向の両側
壁面側であって前記ｐ型電流ブロック層とｎ型平坦化層
との間に、このｎ型平坦化層とホモ接合化されるｎ型再
成長界面ホモ接合化層が形成された埋込型半導体レーザ
素子。

【００１２】（４）埋込型半導体レーザ素子の製造方法
において、(イ)ｐ型半導体基板の主面上に、このｐ型半
導体基板の主面側からｐ型クラッド層、半導体活性層、
ｎ型クラッド層の夫々を有機金属熱分解反応気相成長法
で順次積層する工程と、(ロ)前記ｎ型クラッド層上にス
トライプ状のマスクを形成する工程と、(ハ)前記マスク
をエッチングマスクとして使用し、前記ｎ型クラッド
層、半導体活性層、ｐ型クラッド層の夫々に順次パター
ンニングを施してストライプ状の突出状島領域を形成す
る工程と、(ニ)前記マスクをエッチングマスクとして使
用し、前記突出状島領域の半導体活性層の側壁面若しく
はｎ型クラッド層、ｐ型クラッド層の夫々の側壁面を選
択的に除去して、前記突出状島領域の長手方向の両側壁
面に凹状若しくは凸状の段差部を形成する工程と、(ホ)
前記マスクを選択成長用マスクとして使用し、前記突出
状島領域の長手方向の両側壁面側であって前記ｐ型半導
体基板の主面上に、このｐ型半導体基板の主面側からｐ
型再成長界面ホモ接合化層、ｎ型電流ブロック層、ｐ型
電流ブロック層、ｎ型再成長界面ホモ接合化層の夫々を
有機金属熱分解反応気相成長法で選択的に順次形成する
工程と、(ヘ)前記マスクを除去した後、前記ｎ型再成長
界面ホモ接合化層上及びｎ型クラッド層上にｎ型平坦化
層を有機金属熱分解反応気相成長法で形成する工程とを
備える。

【００１３】

【作用】上述した手段(１)によれば、突出状島領域のｎ
型クラッド層からｎ型電流ブロック層を離隔できるの
で、ｎ型クラッド層からｎ型電流ブロック層を通って流
れるリーク電流を低減できる。この結果、リーク電流に
起因するしきい電流値の変動を低減でき、埋込型半導体
レーザ素子の信頼性を高めることができる。

【００１４】上述した手段(２)によれば、ｐ型再成長界
面ホモ接合化層とｎ型電流ブロック層との間に生じる正
孔側障壁によって、ｐ型半導体基板からｎ型電流ブロッ
ク層に流れる正孔電流を阻止できるので、このホール電
流に起因するしきい電流値の変動を低減でき、埋込型半
導体レーザ素子の信頼性を高めることができる。

【００１５】また、ｐ型半導体基板及びｐ型クラッド層
とｐ型再成長界面ホモ接合化層との間の再成長界面がホ
モ接合（ｐ−ｐ接合）になるので、不連続成長により生
じる再成長界面での結晶欠陥を介して流れるリーク電流
を低減できると共に、再成長界面での結晶欠陥の増殖を
低減できる。この結果、リーク電流に起因するしきい電
流値の変動を低減でき、埋込型半導体レーザ素子の信頼
性を高めることができる。

【００１６】上述した手段(３)によれば、ｐ型電流ブロ
ック層とｎ型再成長界面ホモ接合化層との間に生じる電
子側障壁によって、ｎ型平坦化層からｐ型電流ブロック
層に流れる電子電流を阻止できるので、この電子電流に
起因するしきい電流値の変動を低減でき、埋込型半導体
レーザ素子の信頼性を高めることができる。

【００１７】また、ｎ型再成長界面ホモ接合化層とｎ型
平坦化層との間の再成長界面がホモ接合（ｎ−ｎ接合）
になるので、不連続成長により生じる再成長界面での結
晶欠陥を介して流れるリーク電流を低減できると共に、
再成長界面での結晶欠陥の増殖を低減できる。この結
果、リーク電流に起因するしきい電流値の変動を低減で
き、埋込型半導体レーザ素子の信頼性を高めることがで
きる。

【００１８】上述した手段(４)によれば、ｐ型再成長界
面ホモ接合化層が突出状島領域の長手方向の両側壁面に
形成された段差部にピンニングされるので、ｐ型再成長
界面ホモ接合化層とｎ型電流ブロック層との間の成長界
面を突出状島領域の段差部に固定できる。

【００１９】また、ｎ型電流ブロック層が突出状島領域
の長手方向の両側壁面に形成された段差部にピンニング
されるので、ｎ型電流ブロック層とｐ型電流ブロック層
との間の成長界面を突出状島領域の段差部に固定でき
る。

【００２０】また、液相成長法に比べて大面積での製造
が容易で、かつ量生性に優れた有機金属熱分解反応気相
成長法でｐ型クラッド層、半導体活性層、ｐ型クラッド
層、ｐ型再成長界面ホモ接合化層、ｎ型電流ブロック
層、ｐ型電流ブロック層、ｎ型再成長界面ホモ接合化層
及びｎ型平坦化層等を形成したので、埋込型半導体レー
ザ素子の歩留まりを高めることができると共に、製造コ
ストを低減することができる。

【００２１】

【実施例】以下、本発明の構成について、埋込型半導体
レーザ素子に本発明を適用した一実施例とともに説明す
る。なお、実施例を説明するための全図において、同一
機能を有するものは同一符号を付け、その繰り返しの説
明は省略する。

【００２２】（実施例１）本発明の実施例１である埋込
型半導体レーザ素子の概略構成を図１（要部断面図）に
示す。

【００２３】図１に示すように、埋込型半導体レーザ素
子は、例えばＩｎＰ（インジウム・リン）からなるｐ型
半導体基板１を主体にして構成される。このｐ型半導体
基板１の主面上には、その主面から上方に向って突出し
た突出状島領域６が形成される。

【００２４】前記突出状島領域６は、ｐ型半導体基板１
の主面側からｐ型クラッド層（兼バッファ層）２Ａ、半
導体活性層３Ａ、ｎ型クラッド層４Ａの夫々を順次積層
した積層構造で構成される。この突出状島領域６は、ｐ
型半導体基板１の主面上に形成された半導体層(ｐ型ク
ラッド層２、半導体活性層３、ｎ型クラッド層４)の非
活性領域をメサエッチング法で除去することにより形成
され、その平面形状がストライプ状に形成される。突出
状島領域６は、この突出状島領域６の長手方向と直行す
る端面からレーザ光を発振する。

【００２５】前記ｐ型クラッド層２Ａは、例えば膜厚が
１．５〔μｍ〕程度に設定され、かつ不純物濃度が７×
１０¹⁷〔atoms／cm³〕程度に設定されたＩｎＰ膜で形成
される。前記半導体活性層３Ａは、例えば膜厚が０．１
５〔μｍ〕程度に設定され、かつ組成波長が１．３１
〔μｍ〕程度に設定されたＩｎＧａＡｓＰ(インジウム・
ガリウム・ヒ素・リン）膜で形成される。前記ｎ型クラ
ッド層４Ａは、例えば膜厚が０．４〜１．５〔μｍ〕程
度に設定され、かつ不純物濃度が１×１０¹⁸〔atoms／c
m³〕程度に設定されたＩｎＰ膜で形成される。

【００２６】前記突出状島領域６の長手方向の両側壁面
には、ｐ型クラッド層２Ａの側壁面と半導体活性層３Ａ
の側壁面とで形成される凹状の断差部７が形成される。
この凹状の断差部７は、製造工程において、半導体活性
層３Ａの側壁面を選択的に除去することにより形成され
る。

【００２７】前記突出状島領域６の長手方向の両側壁面
側であってｐ型半導体基板１の主面上には、このｐ型半
導体基板１とホモ接合化されるｐ型再成長界面ホモ接合
化層８が埋め込まれている。このｐ型再成長界面ホモ接
合化層８は、ｐ型半導体基板１の主面及びｐ型クラッド
層２Ａの側壁面に沿って形成され、突出状島領域６の両
側壁面に形成された断差部７でピンニングされる。つま
り、ｐ型再成長界面ホモ接合化層８は半導体活性層３Ａ
の側壁面上及びｎ型クラッド層４Ａの側壁面上には形成
されない。ｐ型再成長界面ホモ接合化層８は、例えば平
坦領域での膜厚が０．３〔μｍ〕程度に設定され、かつ
不純物濃度が８×１０¹⁷〔atoms／cm³〕程度に設定され
たＩｎＰ膜で形成される。

【００２８】前記突出状島領域６の長手方向の両側壁面
側であってｐ型再成長界面ホモ接合化層８の表面上には
ｎ型電流ブロック層９が埋め込まれている。このｎ型電
流ブロック層９は、ｐ型再成長界面ホモ接合化層８の表
面に沿って形成され、突出状島領域６の段差部７でピン
ニングされる。つまり、ｎ型電流ブロック層９は、半導
体活性層３Ａの側壁面上及びｎ型クラッド層４Ａの側壁
面上には形成されない。ｎ型電流ブロック層９は、例え
ば平坦領域での膜厚が０．６〔μｍ〕程度に設定され、
かつ不純物濃度が１×１０¹⁸〔atoms／cm³〕程度に設定
されたＩｎＰ膜で形成される。なお、ｎ型電流ブロック
層９は、少数キャリアの拡散長よりも厚く形成するのが
望ましい。

【００２９】前記ｐ型再成長界面ホモ接合化層８は、突
出状島領域６の両側壁面側であって、ｎ型電流ブロック
層９とｐ型半導体基板１との間に埋め込まれている。つ
まり、本実施例の埋込型半導体レーザ素子は、この構造
に限定されないが、ｎ型電流ブロック層９とｐ型半導体
基板１との間に、このｐ型半導体基板１とホモ接合化さ
れるｐ型再成長界面ホモ接合化層８が埋め込まれた構造
で構成される。このように、突出状島領域６の両側壁面
側であって、ｎ型電流ブロック層９とｐ型半導体基板１
との間に、このｐ型半導体基板１とホモ接合化されるｐ
型再成長界面ホモ接合化層８を埋め込むことにより、ｐ
型再成長界面ホモ接合化層８とｎ型電流ブロック層９と
の間に生じる正孔側障壁によって、ｐ型半導体基板１か
らｎ型電流ブロック層９に流れる正孔電流を阻止でき
る。また、ｐ型半導体基板１及びｐ型クラッド層２Ａと
ｐ型再成長界面ホモ接合化層８との間の再成長界面がホ
モ接合(ｐ−ｐ接合)になるので、不連続成長により生じ
る再成長界面での結晶欠陥を介して流れるリーク電流を
低減できると共に、再成長界面での結晶欠陥の増殖を低
減できる。

【００３０】前記ｐ型再成長界面ホモ接合化層８とｎ型
電流ブロック層９との間の成長界面は、ｐ型再成長界面
ホモ接合化層８が突出状島領域６の段差部７にピンニン
グされているので、この突出状島領域６のｐ型クラッド
層２Ａの側壁面と半導体活性層３Ａの側壁面とで形成さ
れる段差部７に固定される。

【００３１】前記突出状島領域６の長手方向の両側壁面
であってｎ型電流ブロック層９の表面上にはｐ型電流ブ
ロック層１０が埋め込まれている。ｐ型電流ブロック層
１０は、例えば平坦領域での膜厚が１．５〔μｍ〕程度
に設定され、かつ不純物濃度が１×１０¹⁸〔atoms／c
m³〕程度に設定されたＩｎＰ膜で形成される。なお、ｐ
型電流ブロック層１０は、少数キャリアの拡散長よりも
厚く形成するのが望ましい。

【００３２】前記ｎ型電流ブロック層９とｐ型電流ブロ
ック層１０との間の成長界面は、ｎ型電流ブロック層９
が突出状島領域６の段差部７にピンニングされているの
で、この突出状島領域６のｐ型クラッド層２Ａの側壁面
と半導体活性層３Ａの側壁面とで形成される段差部７に
固定される。このように、ｐ型クラッド層２Ａの側壁面
と半導体活性層３Ａの側壁面とで形成される凹状の断差
部７に、ｎ型電流ブロック層９とｐ型電流ブロック層１
０との間の成長界面を固定することにより、突出状島領
域６のｎ型クラッド層４Ａからｎ型電流ブロック層９を
離隔できるので、ｎ型クラッド層４Ａからｎ型電流ブロ
ック層９を通って流れるリーク電流を低減できる。

【００３３】前記ｐ型電流ブロック層１０は、突出状島
領域６の断差部７において、ｐ型クラッド層２Ａに接続
される。このｐ型電流ブロック層１０とｐ型クラッド層
２Ａとの接続幅（ｐ型クラッド層２Ａの側壁面と半導体
活性層３Ａの側壁面との間の距離）は、半導体活性層３
Ａの側壁面を選択的に除去するエッチング量で規定で
き、０．５〔μｍ〕以下に設定することができる。従っ
て、ｐ型電流ブロック層１０とｐ型クラッド層２Ａとの
接続面積を低減できると共に、正孔の移動度は電子の移
動度に比べて１／２０倍程度なので、ｐ型クラッド層２
Ａからｐ型電流ブロック層１０を通って流れるリーク電
流は極微量である。

【００３４】前記突出状島領域６の長手方向の両側壁面
であってｐ型電流ブロック層１０の表面上にはｎ型再成
長界面ホモ接合化層１１が形成される。このｎ型再成長
界面ホモ接合化層１１は、例えば膜厚が０．２〔μｍ〕
程度に設定され、かつ不純物濃度が３×１０¹⁸〔atoms
／cm³〕程度に設定されたＩｎＰ膜で形成される。

【００３５】前記ｎ型再成長界面ホモ接合化層１１の表
面上及びｎ型クラッド層４Ａの表面上にはｎ型平坦化層
１２が形成される。このｎ型平坦化層１２は、例えば膜
厚が１．５〔μｍ〕程度に設定され、かつ不純物濃度が
１×１０¹⁸〔atoms／cm³〕程度に設定されたＩｎＰ膜で
形成される。

【００３６】前記ｎ型再成長界面ホモ接合化層１１は、
突出状島領域６の両側壁面側であって、ｐ型電流ブロッ
ク層１０とｎ型平坦化層１２との間に埋め込まれてい
る。つまり、本実施例の埋込型半導体レーザ素子は、こ
の構造に限定されないが、ｐ型電流ブロック層１１とｎ
型平坦化層１２との間に、このｎ型平坦化層１２とホモ
接合化されるｎ型再成長界面ホモ接合化層１１が埋め込
まれた構造で構成される。このように、ｐ型電流ブロッ
ク層１１とｎ型平坦化層１２との間に、このｎ型平坦化
層１２とホモ接合化されるｎ型再成長界面ホモ接合化層
１１を埋め込むことにより、ｐ型電流ブロック層１０と
ｎ型再成長界面ホモ接合化層１１との間に生じる電子側
障壁によって、ｎ型平坦化層１２からｐ型電流ブロック
層１０に流れる電子電流を阻止できる。また、ｎ型再成
長界面ホモ接合化層１１とｎ型平坦化層１２との間の再
成長界面がホモ接合(ｎ−ｎ接合)になるので、不連続成
長により生じる再成長界面での結晶欠陥を介して流れる
リーク電流を低減できると共に、再成長界面での結晶欠
陥の増殖を低減できる。

【００３７】前記ｎ型平坦化層１２の表面上にはｎ型コ
ンタクト層１３が形成される。このｎ型コンタクト層１
３は、例えば膜厚が０．３〔μｍ〕程度に設定され、組
成波長が１．３１〔μｍ〕程度に設定され、かつ不純物
濃度が５×１０¹⁸〔atoms／cm³〕程度に設定されたＩｎ
ＧａＡｓＰ膜で形成される。

【００３８】前記ｎ型コンタクト層１２の表面上にはｎ
側電極１４が形成され、前記ｐ型半導体基板１の主面と
対向するその裏面上にはｐ側電極１５が形成される。

【００３９】このように構成される埋込型半導体レーザ
素子は、波長１．３〔μｍ〕、閾電流値１０〔ｍＡ〕以
下でレーザ光を発振し、１２０〔℃〕の温度において光
出力１０〔ｍＷ〕を得ることができる。

【００４０】なお、埋込型半導体レーザ素子は、前記ｐ
型再成長ホモ接合化層８及びｎ型再成長ホモ接合化層１
１を省略した構造で構成してもよい。

【００４１】次に、前記埋込型半導体レーザ素子の製造
方法について、図２乃至図６（各製造工程毎に示す要部
断面図）を用いて簡単に説明する。

【００４２】まず、ＩｎＰからなるｐ型半導体基板１を
用意する。

【００４３】次に、前記ｐ型半導体基板１の主面上にｐ
型クラッド層２、半導体活性層３、ｎ型クラッド層４の
夫々を有機金属熱分解反応気相成長法（ＭＯＣＶＤ法：
Ｍetal Ｏrganic Ｃhemical Ｖapor Ｄeposition）で順
次積層する。

【００４４】次に、図２に示すように、前記ｎ型クラッ
ド層４の突出状島領域の形成領域上にマスク５を形成す
る。このマスク５は、例えば酸化珪素膜又は窒化珪素膜
で形成され、その平面形状がストライプ形状で形成され
る。

【００４５】次に、前記マスク５をエッチングマスクと
して使用し、前記ｎ型クラッド層４、半導体活性層３、
ｐ型クラッド層２の夫々に順次パターンニングを施し
て、図３に示すように、ｐ型半導体基板１の主面から上
方に向って突出し、その平面形状がストライプ状に形成
された突出状島領域６を形成する。このパターンニング
においては、例えば結晶面依存性をもたない非選択性エ
ッチングで行う。この工程により、ｐ型半導体基板１の
主面上に、このｐ型半導体基板１の主面側からｐ型クラ
ッド層２Ａ、半導体活性層３Ａ、ｎ型クラッド層４Ａの
夫々を順次積層した積層構造からなるストライプ状の突
出状島領域６が形成される。

【００４６】次に、前記マスク５をエッチングマスクと
して使用し、前記突出状島領域６の半導体活性層３の側
壁面を選択的に除去して、図４に示すように、突出状島
領域６の長手方向の両側壁面に凹状の段差部７を形成す
る。この凹状の段差部７の形成においては、例えば硫酸
系エッチング液を使用する異方性エッチングで行う。

【００４７】次に、前記マスク５を選択成長用マスクと
して使用し、前記突出状島領域６の長手方向の両側壁面
側であって前記ｐ型半導体基板１の主面上に、このｐ型
半導体基板１とホモ接合化されるｐ型再成長界面ホモ接
合化層８をＭＯＣＶＤ法で選択的に形成する。このｐ型
再成長ホモ接合化層８は、ｐ型半導体基板１の主面及び
ｐ型クラッド層２Ａの側壁面に沿って形成され、突出状
島領域６の長手方向の両側壁面に形成された凹状の段差
部７でピンニングされる。つまり、半導体活性層３Ａの
側壁面上及びｎ型クラッド層４Ａの側壁面上にはｐ型再
成長ホモ接合化層８が成長しない。

【００４８】次に、前記マスク５を選択成長用マスクと
して使用し、図５に示すように、前記突出状島領域６の
長手方向の両側壁面側であって前記ｐ型再成長ホモ接合
化層８の表面上にｎ型電流ブロック層９をＭＯＣＶＤ法
で選択的に形成する。このｎ型電流ブロック層９はｐ型
再成長ホモ接合化層８の表面に沿って形成され、突出状
島領域６の長手方向の両側壁面に形成された凹状の段差
部７でピンニングされる。つまり、半導体活性層３Ａの
側壁面上及びｎ型クラッド層４Ａの側壁面上にはｎ型電
流ブロック層９が成長しない。この工程において、ｐ型
再成長ホモ接合化層８が既に突出状島領域６の段差部７
にピンニングされているので、ｐ型再成長ホモ接合化層
８とｎ型電流ブロック層９との間の成長界面は突出状島
領域６の段差部７に固定される。

【００４９】次に、前記マスク５を選択成長用マスクと
して使用し、前記突出状島領域６の両側壁面側であって
前記ｎ型電流ブロック層９の表面上にｐ型電流ブロック
層１０をＭＯＣＶＤ法で選択的に形成する。この工程に
おいて、ｎ型の電流ブロック層９が既に突出状島領域６
の段差部７にピンニングされているので、ｎ型電流ブロ
ック層９とｐ型電流ブロック層１０との間の成長界面は
突出状島領域６の段差部７に固定される。

【００５０】次に、前記マスク５を選択成長用マスクと
して使用し、図６に示すように、前記突出状島領域６の
両側壁面側であって前記ｐ型電流ブロック層１０の表面
上にｎ型再成長界面ホモ接合化層１１をＭＯＣＶＤ法で
選択的に形成する。

【００５１】次に、前記マスク５を除去する。

【００５２】次に、前記ｎ型再成長界面ホモ接合化層１
１の表面上及びｎ型クラッド層４Ａの表面上にｎ型平坦
化層１２をＭＯＣＶＤ法で形成する。この工程により、
ｎ型再成長界面ホモ接合化層１１はｎ型平坦化層１２と
ホモ接合化される。

【００５３】次に、前記ｎ型平坦化層１２の表面上にｎ
型コンタクト層１３をＭＯＣＶＤ法で形成する。この
後、前記ｎ型コンタクト層１３の表面上にｎ側電極１
４、前記ｐ型半導体基板の主面と対向するその裏面上に
ｐ側電極１５の夫々を形成することにより、図１に示す
埋込型半導体レーザ素子がほぼ完成する。

【００５４】なお、前記埋込型半導体レーザ素子の製造
工程において、ｐ型再成長界面ホモ接合化層８の形成工
程は省略してもよい。また、ｎ型再成長界面ホモ接合化
層１１の形成工程は省略してもよい。

【００５５】このように、本実施例の埋込型半導体レー
ザ素子によれば、以下の作用効果が得られる。

【００５６】突出状島領域６のｎ型クラッド層４Ａから
ｎ型電流ブロック層９を離隔できるので、ｎ型クラッド
層４Ａからｎ型電流ブロック層９を通って流れるリーク
電流を低減できる。この結果、リーク電流に起因するし
きい電流値の変動を低減でき、埋込型半導体レーザ素子
の信頼性を高めることができる。

【００５７】また、ｐ型再成長界面ホモ接合化層８とｎ
型電流ブロック層９との間に生じる正孔側障壁によっ
て、ｐ型半導体基板１からｎ型電流ブロック層９に流れ
る正孔電流を阻止できるので、この正孔電流に起因する
しきい電流値の変動を低減でき、埋込型半導体レーザ素
子の信頼性を高めることができる。

【００５８】また、ｐ型半導体基板１及びｐ型クラッド
層２Ａとｐ型再成長界面ホモ接合化層８との間の再成長
界面がホモ接合(ｐ−ｐ接合)になるので、不連続成長に
より生じる再成長界面での結晶欠陥を介して流れるリー
ク電流を低減できると共に、再成長界面での結晶欠陥の
増殖を低減できる。この結果、リーク電流に起因するし
きい電流値の変動を低減でき、埋込型半導体レーザ素子
の信頼性を高めることができる。

【００５９】また、ｐ型電流ブロック層１０とｎ型再成
長界面ホモ接合化層１１との間に生じる電子側障壁によ
って、ｎ型平坦化層１２からｐ型電流ブロック層１０に
流れる電子電流を阻止できるので、この電子電流に起因
するしきい電流値の変動を低減でき、埋込型半導体レー
ザ素子の信頼性を高めることができる。

【００６０】また、ｎ型再成長界面ホモ接合化層１１と
ｎ型平坦化層１２との間の再成長界面がホモ接合(ｎ−
ｎ接合)になるので、不連続成長により生じる再成長界
面での結晶欠陥を介して流れるリーク電流を低減できる
と共に、再成長界面での結晶欠陥の増殖を低減できる。
この結果、リーク電流に起因するしきい電流値の変動を
低減でき、埋込型半導体レーザ素子の信頼性を高めるこ
とができる。

【００６１】また、ｎ型電流ブロック層９が突出状島領
域６の長手方向の両側壁面に形成された段差部７にピン
ニングされるので、ｎ型電流ブロック層９とｐ型電流ブ
ロック層１０との間の成長界面を突出状島領域６の段差
部７に固定できる。

【００６２】また、ｐ型再成長界面ホモ接合化層８が突
出状島領域６の長手方向の両側壁面に形成された段差部
７にピンニングされるので、ｐ型再成長界面ホモ接合化
層８とｎ型電流ブロック層９との間の成長界面を突出状
島領域６の段差部７に固定できる。

【００６３】また、液相成長法に比べて大面積での製造
が容易で、かつ量生性に優れた有機金属熱分解反応気相
成長法でｐ型クラッド層２Ａ、半導体活性層３Ａ、ｐ型
クラッド層４Ａ、ｐ型再成長界面ホモ接合化層８、ｎ型
電流ブロック層９、ｐ型電流ブロック層１０、ｎ型再成
長界面ホモ接合化層１１及びｎ型平坦化層１２等を形成
したので、埋込型半導体レーザ素子の歩留まりを高める
ことができると共に、製造コストを低減することができ
る。

【００６４】（実施例２）本発明の実施例２である埋込
型半導体レーザ素子の概略構成を図７（要部断面図）に
示す。

【００６５】図７に示すように、本実施例の埋込型半導
体レーザ素子は、前述の実施例１と同様に、ｐ型半導体
基板１の主面上にストライプ状の突出状島領域６が形成
され、この突出状島領域６の長手方向の両側壁面側であ
って前記ｐ型半導体基板１の主面上にｐ型再成長界面ホ
モ接合化層８、ｎ型電流ブロック層９、ｐ型電流ブロッ
ク層１０の夫々が順次埋め込まれた構造で構成される。

【００６６】前記突出状島領域６の長手方向の両側壁面
には、ｎ型クラッド層４Ａの側壁面と半導体活性層３Ａ
の側壁面とで形成される凸状の断差部７が形成される。
この凸状の断差部７は、製造工程において、ｎ型クラッ
ド層４Ａの側壁面及びｐ型クラッド層２Ａの側壁面を選
択的に除去することにより形成される。

【００６７】前記ｐ型再成長界面ホモ接合化層８、ｎ型
電流ブロック層９の夫々は、突出状島領域６の長手方向
の両側壁面に形成された段差部７にピンニングされる。
つまり、ｎ型電流ブロック層９とｐ型再成長界面ホモ接
合化層８との間の成長界面は突出状島領域６の段差部７
に固定される。また、ｐ型電流ブロック層１０とｎ型電
流ブロック層９との間の成長界面は突出状島領域６の段
差部７に固定される。本実施例において、ｎ型クラッド
層４Ａはｎ型電流ブロック層９と離隔されると共に、ｐ
型クラッド層２Ａはｐ型電流ブロック層１０と離隔され
る。

【００６８】このように構成される埋込型半導体レーザ
素子は、前述の実施例１と同様の作用効果が得られる。

【００６９】なお、前記突出状島領域６の両側壁面に、
段差の代わりに変曲部を構成し、この突出状島領域６の
両側壁面に、ｐ型再成長界面ホモ接合化層８とｎ型電流
ブロック層９との間の成長界面及びｎ型電流ブロック層
９とｐ型電流ブロック層１０との間の成長界面を固定し
てもよい。

【００７０】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００７１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００７２】リーク電流に起因するしきい値電流の変動
を低減でき、埋込型半導体レーザ素子の信頼性を高める
ことができる。

【図面の簡単な説明】

【図１】 本発明の実施例１である埋込型半導体レーザ
素子の概略構成を示す要部断面図。

【図２】 前記埋込型半導体レーザ素子の製造方法を説
明する第１工程での要部断面図。

【図３】 第２工程での要部断面図。

【図４】 第３工程での要部断面図。

【図５】 第４工程での要部断面図。

【図６】 第５工程での要部断面図。

【図７】 本発明の実施例２である埋込型半導体レーザ
素子の概略構成を示す要部断面図。

【符号の説明】

１…ｐ型半導体基板、２Ａ…ｐ型クラッド層、３Ａ…半
導体活性層、４Ａ…ｎ型クラッド層、５…マスク、６…
突出状島領域、７…段差部、８…ｐ型再成長界面ホモ接
合化層、９…ｎ型電流ブロック層、１０…ｐ型電流ブロ
ック層、１１…ｎ型再成長界面ホモ接合化層、１２…ｎ
型平坦化層、１３…ｎ型コンタクト層、１４…ｎ側電
極、１５…ｐ側電極。

フロントページの続き (72)発明者 佐々木 真二 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 苅田 秀孝 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ｐ型半導体基板の主面上に、このｐ型半
   導体基板の主面側からｐ型クラッド層、半導体活性層、
   ｎ型クラッド層の夫々を順次積層した積層構造からなる
   ストライプ状の突出状島領域が形成され、前記突出状島
   領域の長手方向の両側壁面に、前記ｐ型クラッド層の側
   壁面若しくはｎ型クラッド層の側壁面と半導体活性層の
   側壁面とで形成される凹状若しくは凸状の段差部が形成
   され、前記突出状島領域の両側壁面側であって前記ｐ型
   半導体基板の主面上に、このｐ型半導体基板の主面側か
   らｎ型電流ブロック層、ｐ型電流ブロック層の夫々が順
   次埋め込まれ、前記突出状島領域の両側壁面に形成され
   た凹状若しくは凸状の段差部に、前記ｎ型電流ブロック
   層とｐ型電流ブロック層との間の成長界面が固定され、
   かつ前記ｐ型電流ブロック層上及びｎ型クラッド層上に
   ｎ型平坦化層が形成されていることを特徴とする埋込型
   半導体レーザ素子。
2. 【請求項２】 前記突出状島領域の長手方向の両側壁面
   側であって前記ｎ型電流ブロック層とｐ型半導体基板と
   の間に、このｐ型半導体基板とホモ接合化されるｐ型再
   成長界面ホモ接合化層が形成されていることを特徴とす
   る請求項１に記載の埋込型半導体レーザ素子。
3. 【請求項３】 前記突出状島領域の長手方向の両側壁面
   側であって前記ｐ型電流ブロック層とｎ型平坦化層との
   間に、このｎ型平坦化層とホモ接合化されるｎ型再成長
   界面ホモ接合化層が形成されていることを特徴とする請
   求項１又は請求項２に記載の埋込型半導体レーザ素子。
4. 【請求項４】下記の工程（イ）乃至（ヘ）を備えたこと
   を特徴とする埋込型半導体レーザ素子の製造方法。
   （イ）ｐ型半導体基板の主面上に、このｐ型半導体基板
   の主面側からｐ型クラッド層、半導体活性層、ｎ型クラ
   ッド層の夫々を有機金属熱分解反応気相成長法で順次積
   層する工程、（ロ）前記ｎ型クラッド層上にストライプ
   状のマスクを形成する工程、（ハ）前記マスクをエッチ
   ングマスクとして使用し、前記ｎ型クラッド層、半導体
   活性層、ｐ型クラッド層の夫々に順次パターンニングを
   施してストライプ状の突出状島領域を形成する工程、
   （ニ）前記マスクをエッチングマスクとして使用し、前
   記突出状島領域の半導体活性層の側壁面若しくはｎ型ク
   ラッド層、ｐ型クラッド層の夫々の側壁面を選択的に除
   去して、前記突出状島領域の長手方向の両側壁面に凹状
   若しくは凸状の段差部を形成する工程、（ホ）前記マス
   クを選択成長用マスクとして使用し、前記突出状島領域
   の長手方向の両側壁面側であって前記ｐ型半導体基板の
   主面上に、このｐ型半導体基板の主面側からｐ型再成長
   界面ホモ接合化層、ｎ型電流ブロック層、ｐ型電流ブロ
   ック層、ｎ型再成長界面ホモ接合化層の夫々を有機金属
   熱分解反応気相成長法で選択的に順次形成する工程、
   （ヘ）前記マスクを除去した後、前記ｎ型再成長界面ホ
   モ接合化層上及びｎ型クラッド層上にｎ型平坦化層を有
   機金属熱分解反応気相成長法で形成する工程。