JP2004160607A - マイクロマシンの製造方法 - Google Patents
マイクロマシンの製造方法 Download PDFInfo
- Publication number
- JP2004160607A JP2004160607A JP2002330183A JP2002330183A JP2004160607A JP 2004160607 A JP2004160607 A JP 2004160607A JP 2002330183 A JP2002330183 A JP 2002330183A JP 2002330183 A JP2002330183 A JP 2002330183A JP 2004160607 A JP2004160607 A JP 2004160607A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- film
- insulating film
- manufacturing
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】上部電極を動作部として用いるＭＥＭＳ素子において、上部電極の表面形状のうねりや上部電極の動作のばらつきを防止することで、素子特性の向上を図ることが可能なＭＥＭＳ素子の製造方法を提供する。
【解決手段】基板２上に形成されたポリシリコン膜（下部電極膜）４上に、ポリシリコン膜４表面の凹凸を埋め込む膜厚の埋め込み絶縁膜１０１を形成してその表面をＣＭＰにて平坦化する。その後、埋め込み絶縁膜１０１と共にポリシリコン膜４をパターニングすることで下部電極４ａを形成する。次いで、下部電極４ａと共に埋め込み絶縁膜１０１を覆う状態で層間絶縁膜を形成し、下部電極４ａ上に積層させた形状の犠牲層を層間絶縁膜上にパターン形成した後、犠牲層の下部から上部にわたる帯状の上部電極を下部電極４ａ上に積層配置される状態でパターン形成し、さらに犠牲層を除去することで下部電極と下部電極４ａとの間に空隙部を形成する。
【選択図】 図１
【解決手段】基板２上に形成されたポリシリコン膜（下部電極膜）４上に、ポリシリコン膜４表面の凹凸を埋め込む膜厚の埋め込み絶縁膜１０１を形成してその表面をＣＭＰにて平坦化する。その後、埋め込み絶縁膜１０１と共にポリシリコン膜４をパターニングすることで下部電極４ａを形成する。次いで、下部電極４ａと共に埋め込み絶縁膜１０１を覆う状態で層間絶縁膜を形成し、下部電極４ａ上に積層させた形状の犠牲層を層間絶縁膜上にパターン形成した後、犠牲層の下部から上部にわたる帯状の上部電極を下部電極４ａ上に積層配置される状態でパターン形成し、さらに犠牲層を除去することで下部電極と下部電極４ａとの間に空隙部を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に空間部を介して設けた上部電極を動作部として用いているマイクロマシンの製造方法に関する。
【０００２】
【従来の技術】
微細技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、超小型電気的・機械的複合体）素子（以下、ＭＥＭＳ素子と言う）、およびＭＥＭＳ素子を組み込んだ小型機器が注目されている。
【０００３】
ＭＥＭＳ素子は、シリコン基板、ガラス基板等の基板上に微細構造体として形成され、機械的駆動力を出力する駆動体と、駆動体を制御する半導体集積回路等とを、電気的・機械的に結合させた素子である。ＭＥＭＳ素子の基本的な特徴は、機械的構造として構成されている駆動体が素子の一部に組み込まれていることであって、駆動体の駆動は、電極間のクーロン引力などを応用して電気的に行われる。
【０００４】
このようなＭＥＭＳ素子の一例として、静電駆動型のＭＥＭＳ素子の構成を、その製造工程順に説明する。先ず、図６（１）に示すように、基板２上に絶縁膜３を介して、不純物を含有するポリシリコン膜４を形成する。次いで、図６（２）に示すように、このポリシリコン膜４の表面に熱酸化膜５を成長させる。その後、図６（３）に示すように、熱酸化膜５上からポリシリコン膜４とをパターニングし、下部電極４ａを形成する。次に、図６（４）に示すように、この下部電極４ａを熱酸化膜５と共に層間絶縁膜６で覆う。次に、図６（５）に示すように、層間絶縁膜６上に、当該層間絶縁膜６に対して選択的にエッチング除去可能な材料（例えばポリシリコン）からなる犠牲層７を形成し、この犠牲層７に孔パターン７ａを形成する。その後、図７（１）に示すように、犠牲層７を覆うように、絶縁性の構造体膜８と電極膜９とを層間絶縁膜６上に順に形成し、これらの積層膜８，９をパターニングすることで、２つの孔パターン７ａ内に埋め込まれた支持部１０と、これらの支持部１０間に掛け渡された状態で下部電極４ａ上に配置された帯状の構造体８ａおよび上部電極９ａを形成する。次いで、図７（２）に示すように、支持部１０、および構造体８ａおよび上部電極９ａ、さらには下層の層間絶縁膜６に対して選択的に犠牲層（７）をエッチング除去する。犠牲層（７）のエッチング除去については、例えば二フッ化キセノンガスを用いることで、均一なエッチングを行う（例えば特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−１１３７００号公報（第８頁）
【０００６】
以上により、下部電極４ａ上に、空間部Ａを介して上部電極９ａが配置されたＭＥＭＳ素子１が得られる。このＭＥＭＳ素子１においては、支持部１０間に掛け渡された状態で下部電極４ａ上に配置されている構造体８ａ部分および上部電極９ａ部分が動作部１１となる。そして、例えば空間部Ａによって絶縁された下部電極４ａと上部電極９ａとの間に微小電圧を印加すると、静電現象によって動作部１１が下部電極４ａに向かって接近し、また、電圧の印加を停止すると、離間して元の状態に戻る。
【０００７】
このような構成のＭＥＭＳ素子１は、複数個を並列して密に配置することで、１つ置きに配置されたＭＥＭＳ素子１の動作部１１の動作（振動）により、上部電極９ａの高さを変えて反射する光の強度を変調する回折格子を構成し、光変調素子として機能する。また、各ＭＥＭＳ素子１は、特定の周波数でのみ動作部１１を振動させる周波数フィルタとして機能させることもできる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図６および図７を用いて説明したような製造方法では、基板２上に、絶縁膜３、下部電極４ａ…などの複数の下層膜３〜８を介して電極膜９を積層させている。このため、電極膜９の表面にはこれらの下層膜３〜８の表面形状を反映した凹凸が現れる。これらの下層膜３〜８の表面形状は、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、スパッタなどの成膜法にもよるが、特に下部電極４ａを構成する不純物含有のポリシリコン膜４は、容易にグレインを成長させる。このため、例えば図６（２）を用いて説明したように、ポリシリコン膜４の表面に熱酸化膜５を成長させる工程では、ポリシリコンのグレインが熱処理によって成長し、熱酸化膜５の表面に著しい凹凸が生じる場合があり、この凹凸が以降の工程で形成される層間絶縁膜６〜構造体膜８の成膜にしたがって数十ｎｍの高低差に拡大されて電極膜９の表面に転写される。
【０００９】
そして、電極膜９の表面に転写された大きな凹凸は、この電極膜９からなる上部電極９ａの表面での散乱光を増加させる。したがって、上部電極９ａの表面を反射面として用いる光学変調用のＭＥＭＳ素子においては、その光学特性を劣化させる要因となる。
【００１０】
また、周波数フィルタ用のＭＥＭＳ素子においては、その共振周波数は、振動の質量や、稼動部を支える各部位の膜の張力などで設計されており、一般に設計時は各膜の物性値は理想的な薄膜状態での物性値を使用して計算、設計されている。しかし、振動部１１の膜厚に対してその凹凸形状が大きくなると、振動部１１の膜構造としてのうねりが無視できなくなり、この構造の応力分布までも視野に入れたＭＥＭＳ素子の設計が必要となる。これは現状の設計ツールでは時間的、精度的に極めて難しい。
【００１１】
さらに、図７（２）に示したように、ＭＥＭＳ素子における振動部１１の支持部１０が、下部電極４ａ上に立設される場合には、上述した凹凸によって支持部１０の高さ（長さ）にばらつきが生じる。このばらつきは、静電現象によって動作部１１を下部電極４ａに向かって接近させた場合の動作部１１の撓み具合に影響を与え、撓みの程度がばらついたり、撓みの状態に歪みを生じさせる。
【００１２】
そして、このような動作部の撓み具合のばらつきは、電極膜９の表面での光反射に影響を及ぼすため、光変調素用のＭＥＭＳ素子においては、その光学特性を劣化させる要因となる。また、周波数フィルタ用のＭＥＭＳ素子においては、共振周波数などの固有パラメーターを変動させるため、その振動特性を劣化させる要因となる。
【００１３】
そこで本発明は、上部電極を動作部として用いるＭＥＭＳ素子において、上部電極の表面形状のうねりや上部電極の動作のばらつきを防止することで、素子特性の向上を図ることが可能なＭＥＭＳ素子の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述した課題を解決するための本発明のＭＥＭＳ素子（マイクロマシン）の製造方法は、基板上に形成した下部電極を覆う状態で層間絶縁膜を形成する際、層間絶縁膜の下地面または層間絶縁膜の表面を平坦化する工程を行うことを特徴としている。そして、その後の工程としては、下部電極上に積層させた形状の犠牲層を層間絶縁膜上にパターン形成する工程、犠牲層の下部から上部にわたる帯状の上部電極を下部電極上に積層配置される状態でパターン形成する工程、犠牲層を除去することで下部電極と上部電極との間に空隙部を形成する工程を、この順に行う。
【００１５】
このような製造方法によれば、表面平坦に形成された層間絶縁膜上に、犠牲層および下部電極が積層形成されることになるため、犠牲層および下部電極ともに下地面（層間絶縁膜表面）の平坦性の影響を引き継ぎ、表面の平坦性を保つと共に膜厚が一定に保たれた上部電極が下部電極上に積層形成される。したがって、上部電極の表面を反射面として用いる場合には、反射特性の良好な反射面となる。また、上部電極に、膜厚方向のうねりが生じることがないため、空間部を介して配置される上部電極部分の動作が、平坦膜の動作と一致するようになる。
【００１６】
しかも、空間部を介して配置される上部電極部分が、表面平坦に形成された層間絶縁膜上において支持されるようになる。このため、空間部を介して配置される上部電極部分の動作に対しての、支持部分の凹凸の影響が防止される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。各実施形態においては、従来の技術において図６および図７を用いて説明したと同様に作動するＭＥＭＳ素子の製造方法を説明する。尚、各実施形態において、従来の技術で説明したと同一の構成要素には同一の符号を付して説明を行うこととする。
【００１８】
＜第１実施形態＞
図１及び図２は、第１実施形態のＭＥＭＳ素子の製造方法を示す製造工程図であり、これらの図を用いて第１実施形態の製造方法を説明する。
【００１９】
先ず、図１（１）に示すように、例えばシリコン等からなる基板２の表面を熱酸化処理し、酸化シリコンからなる絶縁膜３を形成する。その後、この絶縁膜３上に、不純物を含有するポリシリコン膜４を下部電極膜として形成する。このポリシリコン膜４の成膜は、例えばシランガス５０ｓｃｃｍとＮ２Ｏガス１０００ｓｃｃｍとを反応ガスとしたホットウォールタイプのＣＶＤ法により行う。この際、反応ガスに、予め不純物を含有するガスを添加しておくこととし、例えば不純物として燐をドープさせる場合には、反応ガスにＰＨ３を添加する。
【００２０】
次いで、図１（２）に示すように、熱酸化処理（例えばＯ２雰囲気中で１０００℃、１２分）を行うことで、ポリシリコン膜４の表面層に熱酸化膜５を成長させる。次いで、アニール処理（例えばＮ２雰囲気で１０００℃、６分）を行うことで、ポリシリコン膜４中の不純物を活性化させポリシリコン膜４の低抵抗化を図る。
【００２１】
その後、図１（３）に示すように、熱酸化膜５上に、酸化シリコンからなる埋め込み絶縁膜１０１を、熱酸化膜５の表面の凹凸が十分に埋め込まれる程度の膜厚（例えば４００ｎｍ）で形成する。この埋め込み絶縁膜１０１は、例えばここではステップカバレッジ、膜の緻密性を考慮してＨＴＯ（ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）によって形成されることが好ましく、一例として８５０℃でシランガス５０ｓｃｃｍとＮ２Ｏガス１０００ｓｃｃｍを反応ガスとしたホットウォールタイプのＣＶＤにより形成される。なお、絶縁膜１０１は、ＨＴＯ以外の方法で形成されても良く、またＴＥＯＳガスを用いたＣＶＤ法で形成されても良い。さらに、絶縁膜１０１は、ＮＳＧ、ＰＳＧ、ＢＳＧ、またはＢＰＳＧなどから成るものであっても良い。
【００２２】
以上の後、図１（４）に示すように、埋め込み絶縁膜１０１の表面の平坦化をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）によって行う。このＣＭＰは、ロータリー式の酸化膜ＣＭＰ装置を用い、ヘッド荷重３０ｋＰａ、回転数２３ｒｐｍの低速研磨条件で行われる。また、このＣＭＰは、研磨面１０１ａが平坦化された後、全面に熱酸化膜５が残されるように研磨の終点が設定される。なお、このＣＭＰの前処理および後処理として、希フッ酸（ＤＨＦ）を用いた洗浄処理を行うこととする。
【００２３】
以上の図１（３）および図１（４）を用いて説明した工程が、本第１実施形態に特有の工程となる。そして、以上の工程の後には、従来の製造方法と同様の工程を行う。
【００２４】
すなわち、先ず、図１（５）に示すように、埋め込み絶縁膜１０１および熱酸化膜５と共に、ポリシリコン膜４をパターニングすることによって下部電極４ａを形成する。
【００２５】
次に、図２（１）に示すように、パターニングされた下部電極４ａ、熱酸化膜５および埋め込み絶縁膜１０１を覆う状態で、基板２（絶縁膜３）上に層間絶縁膜６を形成する。この層間絶縁膜６の形成は、ＣＶＤ法や熱酸化法等の任意に選択された方法によって行われるが、下部電極４ａを構成するポリシリコンのグレイン成長を抑えるために、十分な低温（例えば６００℃以下）。で行われることが好ましい。例えば、ＮＳＧからなる層間絶縁膜６であれば、４２０℃雰囲気でのＣＶＤ法によって形成される。
【００２６】
次いで、図２（２）に示すように、層間絶縁膜６上に犠牲層７を形成し、この犠牲層７をパターニングして下地面に達する孔パターン７ａを形成する。この犠牲層７は、層間絶縁膜６や、以降の工程で形成される構造体および上部電極に対して選択的にエッチング除去可能な材料で構成されることとし、ここでは例えばアモルファスシリコン膜やポリシリコン膜等が用いられる。また、この犠牲層７に形成する孔パターン７ａは、下部電極４ａの上部の両端に形成されることとする。そして、この孔パターン７ａ形成の際のパターニングに際しては、下部電極４ａの下部から上部にかけて犠牲層７を残し、その他の不必要な犠牲層７部分の除去も行われることとする。
【００２７】
以上の後、図２（３）に示すように、孔パターン７ａの内壁を含んで犠牲層７を覆う状態で、層間絶縁膜６上の全面に構造体膜８と電極膜９とをこの順に形成する。この構造体膜８は、例えばＳｉＮ（窒化シリコン）のような、次の工程で犠牲層７（例えばポリシリコンからなる）をエッチング除去する際に、エッチング耐性を有する絶縁性材料を用いて形成されることとする。また、電極膜９は、次の工程で犠牲層７をエッチング除去する際に、エッチング耐性を有する材料を用いて形成されることとし、そのうち特にここで形成するＭＥＭＳ素子が光変調素子として機能するものである場合には、アルミニウムのような反射率の高い材料を用いて形成される。
【００２８】
以上の後、これらの構造体膜８と電極膜９とをパターニングすることで、２つの孔パターン７ａ内に埋め込まれた部分を支持部１０と、これらの支持部１０間に掛け渡された状態で下部電極４ａ上に配置された帯状の構造体８ａおよび上部電極９ａを形成する。
【００２９】
次いで、図２（４）に示すように、支持部１０、および構造体８ａおよび上部電極９ａ、さらには下層の層間絶縁膜６に対して選択的に犠牲層（７）をエッチング除去する。この際、ＸｅＦ２ガスを用いたドライエッチングを行うこととより、酸化シリコンからなる層間絶縁膜６、窒化シリコンからなる構造体８ａ、さらにはアルミニウムのような電極膜からなる上部電極９ａに対して、ポリシリコンからなる犠牲層（７）を高い選択比（約１万倍）で除去する。なお、犠牲層（７）の選択的なエッチング除去は、犠牲層（７）や他の構成部材によって適宜選択された方法によって行うことが好ましい。例えば犠牲層（７）が酸化シリコンから成る場合には、フッ酸を用いたウェットエッチングを行っても良い。ただし、犠牲層（７）の選択的なエッチング除去としてドライエッチングを行うことで、ウェットエッチングを行った場合に薬液の表面張力が構造体８ａおよび上部電極９ａに影響を及ぼすことを防止できるため、好ましい。
【００３０】
以上により、下部電極４ａ上に空間部Ａを介して上部電極９ａが配置されたＭＥＭＳ素子１００が得られる。このＭＥＭＳ素子１００においては、支持部１０間に掛け渡された状態で、下部電極４ａ上に配置されている構造体８ａ部分および上部電極９ａ部分が動作部１１となる。
【００３１】
そして、以上説明した第１実施形態の製造方法によれば、図１（２）を用いて説明したように、電極膜としてグレイン成長し易いポリシリコン膜４を用いており、さらにその表面に熱酸化膜５を形成するため、結果として熱酸化膜５の表面に高さ数十ｎｍ程度のグレイン成長に起因する凹凸が形成される。しかし、図１（３）および図１（４）を用いて説明したように、熱酸化膜５上に埋め込み絶縁膜１０１を形成してその表面をＣＭＰによって平坦化しているため、ポリシリコン膜４に対して影響を及ぼすことなく、またポリシリコン膜４上に熱酸化膜５を残した状態で十分な平坦化を行うことができる。
【００３２】
このため、図２（１）を用いて説明したように、上記膜をパターンニングして得られた下部電極４ａを層間絶縁膜６で覆う場合、表面平坦な下地面上に層間絶縁膜６が形成されることになり、表面平坦な層間絶縁膜６を得ることができる。そして、図２（２）および図２（３）を用いて説明した工程では、表面平坦に形成された層間絶縁膜６上に、犠牲層７、構造体８ａ介して上部電極９ａが積層形成されることになるため、層間絶縁膜６表面の平坦性の影響を引き継ぎ、下部電極４ａの上部において、表面平坦でかつ均一な膜厚で膜厚方向のうねりのない上部電極９ａを形成することが可能になる。
【００３３】
したがって、上部電極９ａの表面を反射面とした場合、この反射面における光散乱が少なく光学特性の良好なＭＥＭＳ素子を得ることが可能になる。また、上部電極９ａに、膜厚方向のうねりが生じることがないため、空間部Ａを介して配置される上部電極９ａ部分の動作が、平坦膜の動作と一致するようになる。したがって、設計値に対して動作精度の高いＭＥＭＳ素子を得ることが可能になる。
【００３４】
しかも、図２（４）を用いて説明したように、空間部Ａを介して配置される動作部１１を支持するための支持部１０が、下部電極４ａのグレインによる凹凸と重なる特異点を存在させることなく、表面平坦に形成された層間絶縁膜６上に立設されるようになる。このため、支持部１０による支持部１１の支持が安定化し、静電現象によって動作部１１を下部電極４ａに向かって接近させた場合の動作部１１の撓み具合の均一化を図ることができる。したがって、光学特性が良好なＭＥＭＳ素子、さらには振動特性が良好な高周波フィルタ用のＭＥＭＳ素子を得ることが可能になる。
【００３５】
またこの結果として、このＭＥＭＳ素子１００を複数並列して密に配置することで回折格子を構成し、光変調素子として機能させた場合、この光変調素子における回折効率の向上を図ることが可能になる。
【００３６】
＜第２実施形態＞
図３及び図４は、第２実施形態のＭＥＭＳ素子の製造方法を示す製造工程図であり、これらの図を用いて第２実施形態の製造方法を説明する。
【００３７】
先ず、図３（１）及び図３（２）に示す工程を、第１実施形態において図１（１）および図１（２）を用いて説明したと同様に行い、基板２上に絶縁膜３，ポリシリコン膜４，熱酸化膜５を形成する。次いで、図３（３）に示すように、熱酸化膜５およびポリシリコン膜４をパターニングし、ポリシリコン膜４からなる下部電極４ａを形成する。
【００３８】
その後、図３（４）に示すように、層間絶縁膜６’を形成する。この層間絶縁膜６’は、第１実施形態で図１（３）を用いて説明した埋め込み絶縁膜１０１と同様に、熱酸化膜５の表面の凹凸が十分に埋め込まれる程度の十分な膜厚で形成されることとする。また、この層間絶縁膜６’は、第１実施形態で図２（１）を用いて説明した層間絶縁膜６と同様に、ＣＶＤ法や熱酸化法等の任意に選択された方法によって行われるが、下部電極４ａを構成するポリシリコンのグレイン成長を抑えるために、十分な低温（例えば６００℃以下）。で行われることが好ましい。
【００３９】
以上の後、図４（１）に示すように、層間絶縁膜６’の表面の平坦化をＣＭＰによって行う。このＣＭＰは、第１実施形態において図１（４）を用いて説明したと同様に行われることとする。
【００４０】
そして、以上の図３（４）および図４（１）を用いて説明した工程が、本第１実施形態に特有の工程となる。そして、以上の工程に続く図４（２）〜図４（４）に示す工程は、第１実施形態において図２（２）〜図２（４）を用いて説明したと同様の手順により、犠牲層７の形成、構造体８ａおよび上部電極９ａの形成を行い、次いで犠牲層７を除去する。
【００４１】
以上により、下部電極４ａ上に空間部Ａを介して上部電極９ａが配置されたＭＥＭＳ素子１００’が得られる。このＭＥＭＳ素子１００’においては、支持部１０間に掛け渡された状態で、下部電極４ａ上に配置されている構造体８ａ部分および上部電極９ａ部分が動作部１１となる。
【００４２】
そして、以上説明した第２実施形態の製造方法によれば、図４（１）を用いて説明したように、熱酸化膜５で覆われた下部電極４ａを十分な膜厚の層間絶縁膜６’で覆い、この表面をＣＭＰによって平坦化しているため、下部電極４ａに対して影響を及ぼすことなく、また下部電極４ａ上に熱酸化膜５を残した状態で十分な平坦化を行うことができる。
【００４３】
このため、図４（２）および図４（３）を用いて説明した工程では、表面平坦に形成された層間絶縁膜６’上に、犠牲層７、構造体８ａ介して上部電極９ａが積層形成されることになる。このため、第１実施形態と同様に、表面平坦で膜厚が一定でうねりのない上部電極９ａを得ることができると共に、空間部Ａを介して配置される動作部１１を支持するための支持部１０を表面平坦に形成された層間絶縁膜６’上に安定的に立設させることが可能になる。
【００４４】
この結果、第１実施形態と同様に、上部電極９ａの表面を反射面とした場合に、光学特性の良好なＭＥＭＳ素子を得ることが可能になり、また振動特性が良好な高周波フィルタ用のＭＥＭＳ素子を得ることが可能になる。
【００４５】
なお、上述した各実施形態においては、動作部１１の両側を２つの支持部１０で支持した構成のＭＥＭＳ素子に本発明を適用した場合を説明した。しかし、本発明は、動作部の一方側のみを支持する片持ち梁式の構成の構造体を有するＭＥＭＳ素子にも同様に適用可能であり、同様の効果を得ることができる。また、各実施形態においては、特にグレイン成長の著しいポリシリコン膜４を下部電極膜として用いた場合を説明したが、下部電極膜はポリシリコン膜４に限定されることはなく、グレイン成長する材料膜に広く適用可能であり、同様の効果を得ることができる。また、支持部１０は、下部電極４ａの上方に立設させることとして説明を行ったが、支持部１０は、下部電極４ａの両脇に立設させる構成であっても良い。
【００４６】
＜表示装置＞
図５には、上述した用にして得られたＭＥＭＳ素子１００（１００’）を、レーザーディスプレイ用光強度変換素子（光変調素子）として用いたレーザー表示装置の構成を示す。
【００４７】
この図に示すレーザー表示装置は、大型スクリーン用プロジェクタ、特にディジタル画像のプロジェクタとして、または、コンピュータ画像投影用として用いられるものである。
【００４８】
このレーザー表示装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）各色の高原としてレーザーＡ１，Ａ５，Ａ７、これらの照射方向に設けられたミラーＡ２、各ミラーＡ２での反射方向にそれぞれ順次設けられた、各色用の照明光学系（照明レンズ）Ａ３，Ａ６，Ａ８および３つの光変調素子Ａ４、これらの光変調素子Ａ４で変調されたレーザー光を合成する色合成フィルタＡ９、色合成フィルタＡ９の光透過方向に順次配置された空間フィルタＡ１０、ディフューザーＡ１１、ガルバノスキャナＡ１２、ミラーＡ２、投影光学系（投影レンズ）Ａ１３およびスクリーンＡ１４を備えている。
【００４９】
なお、レーザーＡ１，Ａ５，Ａ７には、例えばＲ（６４２ｎｍ，光出力約３ｋＷ）、Ｇ（５３２ｎｍ，光出力約２Ｗ）、Ｂ（４５７ｎｍ、光出力約１．５Ｗ）がそれぞれ用いられ、色合成フィルタＡ９は、例えばダイクロイックミラーで構成される。
【００５０】
このレーザーディスプレイでは、レーザーＡ１，Ａ５，Ａ７から、射出されたＲＧＢ各色のレーザー光は、それぞれ照明光学系Ａ３，Ａ６，Ａ８により光変調素子Ａ４に入射される。ここで、各レーザー光は色分解された画像信号であり、光変調素子Ａ４に同期入力されるようになっている。さらに、各レーザー光は光変調素子Ａ４に回折されることにより空間変調され、これら３色の回折光が色合成フィルタＡ９によって合成されると、空間フィルタＡ１０によって信号成分のみが取り出される。次いで、このＲＧＢの画像信号は、ディフューザーＡ１１によってレーザースペックルが低減され、画像信号と同期するガルバノスキャナＡ１２により空間に展開され、投影光学系Ａ１３によってスクリーンＡ１４上にフルカラーの画像として投影される。
【００５１】
以上のように構成された表示装置においては、第１実施形態または第２実施形態の製造方法によって得られた光学特性の良好なＭＥＭＳ素子１００（１００’）を用いて光変調素子Ａ４を構成したことで、各光学変調素子Ａ４における回折効率の向上が図られるため、表示画像の輝度およびコントラストの向上を図ることが可能になる。
【００５２】
【発明の効果】
以上説明した本発明のマイクロマシン（ＭＥＭＳ素子）の製造方法によれば、下部電極を覆う層間絶縁膜を表面平坦に形成した後、下部電極の上方に犠牲層を介して上部電極を形成することにより、動作部として用いられる上部電極の表面形状のうねりや上部電極の動作のばらつきを防止することが可能になる。これにより、上部電極の表面を反射面として用いた場合には、この反射面での光散乱を防止でき、また犠牲層が除去された部分の上部電極を下部電極に近接させるように動作させた場合の動作状態を安定化させることができる。したがって、このＭＥＭＳ素子を用いた光学素子における光学特性の向上を図ることが可能になると共に、このＭＥＭＳ素子における動作特性の向上を図ることが可能になる。
【図面の簡単な説明】
【図１】第１実施形態の製造方法を示す断面工程図（その１）である。
【図２】第１実施形態の製造方法を示す断面工程図（その２）である。
【図３】第２実施形態の製造方法を示す断面工程図（その１）である。
【図４】第２実施形態の製造方法を示す断面工程図（その２）である。
【図５】光変調素子を用いたレーザー表示装置の構成図である。
【図６】従来の製造方法を示す断面工程図（その１）である。
【図７】従来の製造方法を示す断面工程図（その２）である。
【符号の説明】
１…基板、４…ポリシリコン膜（下部電極膜）、４ａ…下部電極、５…熱酸化膜、６，６’…層間絶縁膜、７…犠牲層、９ａ…上部電極、１００，１００’…ＭＥＭＳ素子、１０１…埋め込み絶縁膜、Ａ…空隙部
【発明の属する技術分野】
本発明は、基板上に空間部を介して設けた上部電極を動作部として用いているマイクロマシンの製造方法に関する。
【０００２】
【従来の技術】
微細技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、超小型電気的・機械的複合体）素子（以下、ＭＥＭＳ素子と言う）、およびＭＥＭＳ素子を組み込んだ小型機器が注目されている。
【０００３】
ＭＥＭＳ素子は、シリコン基板、ガラス基板等の基板上に微細構造体として形成され、機械的駆動力を出力する駆動体と、駆動体を制御する半導体集積回路等とを、電気的・機械的に結合させた素子である。ＭＥＭＳ素子の基本的な特徴は、機械的構造として構成されている駆動体が素子の一部に組み込まれていることであって、駆動体の駆動は、電極間のクーロン引力などを応用して電気的に行われる。
【０００４】
このようなＭＥＭＳ素子の一例として、静電駆動型のＭＥＭＳ素子の構成を、その製造工程順に説明する。先ず、図６（１）に示すように、基板２上に絶縁膜３を介して、不純物を含有するポリシリコン膜４を形成する。次いで、図６（２）に示すように、このポリシリコン膜４の表面に熱酸化膜５を成長させる。その後、図６（３）に示すように、熱酸化膜５上からポリシリコン膜４とをパターニングし、下部電極４ａを形成する。次に、図６（４）に示すように、この下部電極４ａを熱酸化膜５と共に層間絶縁膜６で覆う。次に、図６（５）に示すように、層間絶縁膜６上に、当該層間絶縁膜６に対して選択的にエッチング除去可能な材料（例えばポリシリコン）からなる犠牲層７を形成し、この犠牲層７に孔パターン７ａを形成する。その後、図７（１）に示すように、犠牲層７を覆うように、絶縁性の構造体膜８と電極膜９とを層間絶縁膜６上に順に形成し、これらの積層膜８，９をパターニングすることで、２つの孔パターン７ａ内に埋め込まれた支持部１０と、これらの支持部１０間に掛け渡された状態で下部電極４ａ上に配置された帯状の構造体８ａおよび上部電極９ａを形成する。次いで、図７（２）に示すように、支持部１０、および構造体８ａおよび上部電極９ａ、さらには下層の層間絶縁膜６に対して選択的に犠牲層（７）をエッチング除去する。犠牲層（７）のエッチング除去については、例えば二フッ化キセノンガスを用いることで、均一なエッチングを行う（例えば特許文献１参照）。
【０００５】
【特許文献１】
特開２００２−１１３７００号公報（第８頁）
【０００６】
以上により、下部電極４ａ上に、空間部Ａを介して上部電極９ａが配置されたＭＥＭＳ素子１が得られる。このＭＥＭＳ素子１においては、支持部１０間に掛け渡された状態で下部電極４ａ上に配置されている構造体８ａ部分および上部電極９ａ部分が動作部１１となる。そして、例えば空間部Ａによって絶縁された下部電極４ａと上部電極９ａとの間に微小電圧を印加すると、静電現象によって動作部１１が下部電極４ａに向かって接近し、また、電圧の印加を停止すると、離間して元の状態に戻る。
【０００７】
このような構成のＭＥＭＳ素子１は、複数個を並列して密に配置することで、１つ置きに配置されたＭＥＭＳ素子１の動作部１１の動作（振動）により、上部電極９ａの高さを変えて反射する光の強度を変調する回折格子を構成し、光変調素子として機能する。また、各ＭＥＭＳ素子１は、特定の周波数でのみ動作部１１を振動させる周波数フィルタとして機能させることもできる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図６および図７を用いて説明したような製造方法では、基板２上に、絶縁膜３、下部電極４ａ…などの複数の下層膜３〜８を介して電極膜９を積層させている。このため、電極膜９の表面にはこれらの下層膜３〜８の表面形状を反映した凹凸が現れる。これらの下層膜３〜８の表面形状は、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、スパッタなどの成膜法にもよるが、特に下部電極４ａを構成する不純物含有のポリシリコン膜４は、容易にグレインを成長させる。このため、例えば図６（２）を用いて説明したように、ポリシリコン膜４の表面に熱酸化膜５を成長させる工程では、ポリシリコンのグレインが熱処理によって成長し、熱酸化膜５の表面に著しい凹凸が生じる場合があり、この凹凸が以降の工程で形成される層間絶縁膜６〜構造体膜８の成膜にしたがって数十ｎｍの高低差に拡大されて電極膜９の表面に転写される。
【０００９】
そして、電極膜９の表面に転写された大きな凹凸は、この電極膜９からなる上部電極９ａの表面での散乱光を増加させる。したがって、上部電極９ａの表面を反射面として用いる光学変調用のＭＥＭＳ素子においては、その光学特性を劣化させる要因となる。
【００１０】
また、周波数フィルタ用のＭＥＭＳ素子においては、その共振周波数は、振動の質量や、稼動部を支える各部位の膜の張力などで設計されており、一般に設計時は各膜の物性値は理想的な薄膜状態での物性値を使用して計算、設計されている。しかし、振動部１１の膜厚に対してその凹凸形状が大きくなると、振動部１１の膜構造としてのうねりが無視できなくなり、この構造の応力分布までも視野に入れたＭＥＭＳ素子の設計が必要となる。これは現状の設計ツールでは時間的、精度的に極めて難しい。
【００１１】
さらに、図７（２）に示したように、ＭＥＭＳ素子における振動部１１の支持部１０が、下部電極４ａ上に立設される場合には、上述した凹凸によって支持部１０の高さ（長さ）にばらつきが生じる。このばらつきは、静電現象によって動作部１１を下部電極４ａに向かって接近させた場合の動作部１１の撓み具合に影響を与え、撓みの程度がばらついたり、撓みの状態に歪みを生じさせる。
【００１２】
そして、このような動作部の撓み具合のばらつきは、電極膜９の表面での光反射に影響を及ぼすため、光変調素用のＭＥＭＳ素子においては、その光学特性を劣化させる要因となる。また、周波数フィルタ用のＭＥＭＳ素子においては、共振周波数などの固有パラメーターを変動させるため、その振動特性を劣化させる要因となる。
【００１３】
そこで本発明は、上部電極を動作部として用いるＭＥＭＳ素子において、上部電極の表面形状のうねりや上部電極の動作のばらつきを防止することで、素子特性の向上を図ることが可能なＭＥＭＳ素子の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述した課題を解決するための本発明のＭＥＭＳ素子（マイクロマシン）の製造方法は、基板上に形成した下部電極を覆う状態で層間絶縁膜を形成する際、層間絶縁膜の下地面または層間絶縁膜の表面を平坦化する工程を行うことを特徴としている。そして、その後の工程としては、下部電極上に積層させた形状の犠牲層を層間絶縁膜上にパターン形成する工程、犠牲層の下部から上部にわたる帯状の上部電極を下部電極上に積層配置される状態でパターン形成する工程、犠牲層を除去することで下部電極と上部電極との間に空隙部を形成する工程を、この順に行う。
【００１５】
このような製造方法によれば、表面平坦に形成された層間絶縁膜上に、犠牲層および下部電極が積層形成されることになるため、犠牲層および下部電極ともに下地面（層間絶縁膜表面）の平坦性の影響を引き継ぎ、表面の平坦性を保つと共に膜厚が一定に保たれた上部電極が下部電極上に積層形成される。したがって、上部電極の表面を反射面として用いる場合には、反射特性の良好な反射面となる。また、上部電極に、膜厚方向のうねりが生じることがないため、空間部を介して配置される上部電極部分の動作が、平坦膜の動作と一致するようになる。
【００１６】
しかも、空間部を介して配置される上部電極部分が、表面平坦に形成された層間絶縁膜上において支持されるようになる。このため、空間部を介して配置される上部電極部分の動作に対しての、支持部分の凹凸の影響が防止される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。各実施形態においては、従来の技術において図６および図７を用いて説明したと同様に作動するＭＥＭＳ素子の製造方法を説明する。尚、各実施形態において、従来の技術で説明したと同一の構成要素には同一の符号を付して説明を行うこととする。
【００１８】
＜第１実施形態＞
図１及び図２は、第１実施形態のＭＥＭＳ素子の製造方法を示す製造工程図であり、これらの図を用いて第１実施形態の製造方法を説明する。
【００１９】
先ず、図１（１）に示すように、例えばシリコン等からなる基板２の表面を熱酸化処理し、酸化シリコンからなる絶縁膜３を形成する。その後、この絶縁膜３上に、不純物を含有するポリシリコン膜４を下部電極膜として形成する。このポリシリコン膜４の成膜は、例えばシランガス５０ｓｃｃｍとＮ２Ｏガス１０００ｓｃｃｍとを反応ガスとしたホットウォールタイプのＣＶＤ法により行う。この際、反応ガスに、予め不純物を含有するガスを添加しておくこととし、例えば不純物として燐をドープさせる場合には、反応ガスにＰＨ３を添加する。
【００２０】
次いで、図１（２）に示すように、熱酸化処理（例えばＯ２雰囲気中で１０００℃、１２分）を行うことで、ポリシリコン膜４の表面層に熱酸化膜５を成長させる。次いで、アニール処理（例えばＮ２雰囲気で１０００℃、６分）を行うことで、ポリシリコン膜４中の不純物を活性化させポリシリコン膜４の低抵抗化を図る。
【００２１】
その後、図１（３）に示すように、熱酸化膜５上に、酸化シリコンからなる埋め込み絶縁膜１０１を、熱酸化膜５の表面の凹凸が十分に埋め込まれる程度の膜厚（例えば４００ｎｍ）で形成する。この埋め込み絶縁膜１０１は、例えばここではステップカバレッジ、膜の緻密性を考慮してＨＴＯ（ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）によって形成されることが好ましく、一例として８５０℃でシランガス５０ｓｃｃｍとＮ２Ｏガス１０００ｓｃｃｍを反応ガスとしたホットウォールタイプのＣＶＤにより形成される。なお、絶縁膜１０１は、ＨＴＯ以外の方法で形成されても良く、またＴＥＯＳガスを用いたＣＶＤ法で形成されても良い。さらに、絶縁膜１０１は、ＮＳＧ、ＰＳＧ、ＢＳＧ、またはＢＰＳＧなどから成るものであっても良い。
【００２２】
以上の後、図１（４）に示すように、埋め込み絶縁膜１０１の表面の平坦化をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）によって行う。このＣＭＰは、ロータリー式の酸化膜ＣＭＰ装置を用い、ヘッド荷重３０ｋＰａ、回転数２３ｒｐｍの低速研磨条件で行われる。また、このＣＭＰは、研磨面１０１ａが平坦化された後、全面に熱酸化膜５が残されるように研磨の終点が設定される。なお、このＣＭＰの前処理および後処理として、希フッ酸（ＤＨＦ）を用いた洗浄処理を行うこととする。
【００２３】
以上の図１（３）および図１（４）を用いて説明した工程が、本第１実施形態に特有の工程となる。そして、以上の工程の後には、従来の製造方法と同様の工程を行う。
【００２４】
すなわち、先ず、図１（５）に示すように、埋め込み絶縁膜１０１および熱酸化膜５と共に、ポリシリコン膜４をパターニングすることによって下部電極４ａを形成する。
【００２５】
次に、図２（１）に示すように、パターニングされた下部電極４ａ、熱酸化膜５および埋め込み絶縁膜１０１を覆う状態で、基板２（絶縁膜３）上に層間絶縁膜６を形成する。この層間絶縁膜６の形成は、ＣＶＤ法や熱酸化法等の任意に選択された方法によって行われるが、下部電極４ａを構成するポリシリコンのグレイン成長を抑えるために、十分な低温（例えば６００℃以下）。で行われることが好ましい。例えば、ＮＳＧからなる層間絶縁膜６であれば、４２０℃雰囲気でのＣＶＤ法によって形成される。
【００２６】
次いで、図２（２）に示すように、層間絶縁膜６上に犠牲層７を形成し、この犠牲層７をパターニングして下地面に達する孔パターン７ａを形成する。この犠牲層７は、層間絶縁膜６や、以降の工程で形成される構造体および上部電極に対して選択的にエッチング除去可能な材料で構成されることとし、ここでは例えばアモルファスシリコン膜やポリシリコン膜等が用いられる。また、この犠牲層７に形成する孔パターン７ａは、下部電極４ａの上部の両端に形成されることとする。そして、この孔パターン７ａ形成の際のパターニングに際しては、下部電極４ａの下部から上部にかけて犠牲層７を残し、その他の不必要な犠牲層７部分の除去も行われることとする。
【００２７】
以上の後、図２（３）に示すように、孔パターン７ａの内壁を含んで犠牲層７を覆う状態で、層間絶縁膜６上の全面に構造体膜８と電極膜９とをこの順に形成する。この構造体膜８は、例えばＳｉＮ（窒化シリコン）のような、次の工程で犠牲層７（例えばポリシリコンからなる）をエッチング除去する際に、エッチング耐性を有する絶縁性材料を用いて形成されることとする。また、電極膜９は、次の工程で犠牲層７をエッチング除去する際に、エッチング耐性を有する材料を用いて形成されることとし、そのうち特にここで形成するＭＥＭＳ素子が光変調素子として機能するものである場合には、アルミニウムのような反射率の高い材料を用いて形成される。
【００２８】
以上の後、これらの構造体膜８と電極膜９とをパターニングすることで、２つの孔パターン７ａ内に埋め込まれた部分を支持部１０と、これらの支持部１０間に掛け渡された状態で下部電極４ａ上に配置された帯状の構造体８ａおよび上部電極９ａを形成する。
【００２９】
次いで、図２（４）に示すように、支持部１０、および構造体８ａおよび上部電極９ａ、さらには下層の層間絶縁膜６に対して選択的に犠牲層（７）をエッチング除去する。この際、ＸｅＦ２ガスを用いたドライエッチングを行うこととより、酸化シリコンからなる層間絶縁膜６、窒化シリコンからなる構造体８ａ、さらにはアルミニウムのような電極膜からなる上部電極９ａに対して、ポリシリコンからなる犠牲層（７）を高い選択比（約１万倍）で除去する。なお、犠牲層（７）の選択的なエッチング除去は、犠牲層（７）や他の構成部材によって適宜選択された方法によって行うことが好ましい。例えば犠牲層（７）が酸化シリコンから成る場合には、フッ酸を用いたウェットエッチングを行っても良い。ただし、犠牲層（７）の選択的なエッチング除去としてドライエッチングを行うことで、ウェットエッチングを行った場合に薬液の表面張力が構造体８ａおよび上部電極９ａに影響を及ぼすことを防止できるため、好ましい。
【００３０】
以上により、下部電極４ａ上に空間部Ａを介して上部電極９ａが配置されたＭＥＭＳ素子１００が得られる。このＭＥＭＳ素子１００においては、支持部１０間に掛け渡された状態で、下部電極４ａ上に配置されている構造体８ａ部分および上部電極９ａ部分が動作部１１となる。
【００３１】
そして、以上説明した第１実施形態の製造方法によれば、図１（２）を用いて説明したように、電極膜としてグレイン成長し易いポリシリコン膜４を用いており、さらにその表面に熱酸化膜５を形成するため、結果として熱酸化膜５の表面に高さ数十ｎｍ程度のグレイン成長に起因する凹凸が形成される。しかし、図１（３）および図１（４）を用いて説明したように、熱酸化膜５上に埋め込み絶縁膜１０１を形成してその表面をＣＭＰによって平坦化しているため、ポリシリコン膜４に対して影響を及ぼすことなく、またポリシリコン膜４上に熱酸化膜５を残した状態で十分な平坦化を行うことができる。
【００３２】
このため、図２（１）を用いて説明したように、上記膜をパターンニングして得られた下部電極４ａを層間絶縁膜６で覆う場合、表面平坦な下地面上に層間絶縁膜６が形成されることになり、表面平坦な層間絶縁膜６を得ることができる。そして、図２（２）および図２（３）を用いて説明した工程では、表面平坦に形成された層間絶縁膜６上に、犠牲層７、構造体８ａ介して上部電極９ａが積層形成されることになるため、層間絶縁膜６表面の平坦性の影響を引き継ぎ、下部電極４ａの上部において、表面平坦でかつ均一な膜厚で膜厚方向のうねりのない上部電極９ａを形成することが可能になる。
【００３３】
したがって、上部電極９ａの表面を反射面とした場合、この反射面における光散乱が少なく光学特性の良好なＭＥＭＳ素子を得ることが可能になる。また、上部電極９ａに、膜厚方向のうねりが生じることがないため、空間部Ａを介して配置される上部電極９ａ部分の動作が、平坦膜の動作と一致するようになる。したがって、設計値に対して動作精度の高いＭＥＭＳ素子を得ることが可能になる。
【００３４】
しかも、図２（４）を用いて説明したように、空間部Ａを介して配置される動作部１１を支持するための支持部１０が、下部電極４ａのグレインによる凹凸と重なる特異点を存在させることなく、表面平坦に形成された層間絶縁膜６上に立設されるようになる。このため、支持部１０による支持部１１の支持が安定化し、静電現象によって動作部１１を下部電極４ａに向かって接近させた場合の動作部１１の撓み具合の均一化を図ることができる。したがって、光学特性が良好なＭＥＭＳ素子、さらには振動特性が良好な高周波フィルタ用のＭＥＭＳ素子を得ることが可能になる。
【００３５】
またこの結果として、このＭＥＭＳ素子１００を複数並列して密に配置することで回折格子を構成し、光変調素子として機能させた場合、この光変調素子における回折効率の向上を図ることが可能になる。
【００３６】
＜第２実施形態＞
図３及び図４は、第２実施形態のＭＥＭＳ素子の製造方法を示す製造工程図であり、これらの図を用いて第２実施形態の製造方法を説明する。
【００３７】
先ず、図３（１）及び図３（２）に示す工程を、第１実施形態において図１（１）および図１（２）を用いて説明したと同様に行い、基板２上に絶縁膜３，ポリシリコン膜４，熱酸化膜５を形成する。次いで、図３（３）に示すように、熱酸化膜５およびポリシリコン膜４をパターニングし、ポリシリコン膜４からなる下部電極４ａを形成する。
【００３８】
その後、図３（４）に示すように、層間絶縁膜６’を形成する。この層間絶縁膜６’は、第１実施形態で図１（３）を用いて説明した埋め込み絶縁膜１０１と同様に、熱酸化膜５の表面の凹凸が十分に埋め込まれる程度の十分な膜厚で形成されることとする。また、この層間絶縁膜６’は、第１実施形態で図２（１）を用いて説明した層間絶縁膜６と同様に、ＣＶＤ法や熱酸化法等の任意に選択された方法によって行われるが、下部電極４ａを構成するポリシリコンのグレイン成長を抑えるために、十分な低温（例えば６００℃以下）。で行われることが好ましい。
【００３９】
以上の後、図４（１）に示すように、層間絶縁膜６’の表面の平坦化をＣＭＰによって行う。このＣＭＰは、第１実施形態において図１（４）を用いて説明したと同様に行われることとする。
【００４０】
そして、以上の図３（４）および図４（１）を用いて説明した工程が、本第１実施形態に特有の工程となる。そして、以上の工程に続く図４（２）〜図４（４）に示す工程は、第１実施形態において図２（２）〜図２（４）を用いて説明したと同様の手順により、犠牲層７の形成、構造体８ａおよび上部電極９ａの形成を行い、次いで犠牲層７を除去する。
【００４１】
以上により、下部電極４ａ上に空間部Ａを介して上部電極９ａが配置されたＭＥＭＳ素子１００’が得られる。このＭＥＭＳ素子１００’においては、支持部１０間に掛け渡された状態で、下部電極４ａ上に配置されている構造体８ａ部分および上部電極９ａ部分が動作部１１となる。
【００４２】
そして、以上説明した第２実施形態の製造方法によれば、図４（１）を用いて説明したように、熱酸化膜５で覆われた下部電極４ａを十分な膜厚の層間絶縁膜６’で覆い、この表面をＣＭＰによって平坦化しているため、下部電極４ａに対して影響を及ぼすことなく、また下部電極４ａ上に熱酸化膜５を残した状態で十分な平坦化を行うことができる。
【００４３】
このため、図４（２）および図４（３）を用いて説明した工程では、表面平坦に形成された層間絶縁膜６’上に、犠牲層７、構造体８ａ介して上部電極９ａが積層形成されることになる。このため、第１実施形態と同様に、表面平坦で膜厚が一定でうねりのない上部電極９ａを得ることができると共に、空間部Ａを介して配置される動作部１１を支持するための支持部１０を表面平坦に形成された層間絶縁膜６’上に安定的に立設させることが可能になる。
【００４４】
この結果、第１実施形態と同様に、上部電極９ａの表面を反射面とした場合に、光学特性の良好なＭＥＭＳ素子を得ることが可能になり、また振動特性が良好な高周波フィルタ用のＭＥＭＳ素子を得ることが可能になる。
【００４５】
なお、上述した各実施形態においては、動作部１１の両側を２つの支持部１０で支持した構成のＭＥＭＳ素子に本発明を適用した場合を説明した。しかし、本発明は、動作部の一方側のみを支持する片持ち梁式の構成の構造体を有するＭＥＭＳ素子にも同様に適用可能であり、同様の効果を得ることができる。また、各実施形態においては、特にグレイン成長の著しいポリシリコン膜４を下部電極膜として用いた場合を説明したが、下部電極膜はポリシリコン膜４に限定されることはなく、グレイン成長する材料膜に広く適用可能であり、同様の効果を得ることができる。また、支持部１０は、下部電極４ａの上方に立設させることとして説明を行ったが、支持部１０は、下部電極４ａの両脇に立設させる構成であっても良い。
【００４６】
＜表示装置＞
図５には、上述した用にして得られたＭＥＭＳ素子１００（１００’）を、レーザーディスプレイ用光強度変換素子（光変調素子）として用いたレーザー表示装置の構成を示す。
【００４７】
この図に示すレーザー表示装置は、大型スクリーン用プロジェクタ、特にディジタル画像のプロジェクタとして、または、コンピュータ画像投影用として用いられるものである。
【００４８】
このレーザー表示装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）各色の高原としてレーザーＡ１，Ａ５，Ａ７、これらの照射方向に設けられたミラーＡ２、各ミラーＡ２での反射方向にそれぞれ順次設けられた、各色用の照明光学系（照明レンズ）Ａ３，Ａ６，Ａ８および３つの光変調素子Ａ４、これらの光変調素子Ａ４で変調されたレーザー光を合成する色合成フィルタＡ９、色合成フィルタＡ９の光透過方向に順次配置された空間フィルタＡ１０、ディフューザーＡ１１、ガルバノスキャナＡ１２、ミラーＡ２、投影光学系（投影レンズ）Ａ１３およびスクリーンＡ１４を備えている。
【００４９】
なお、レーザーＡ１，Ａ５，Ａ７には、例えばＲ（６４２ｎｍ，光出力約３ｋＷ）、Ｇ（５３２ｎｍ，光出力約２Ｗ）、Ｂ（４５７ｎｍ、光出力約１．５Ｗ）がそれぞれ用いられ、色合成フィルタＡ９は、例えばダイクロイックミラーで構成される。
【００５０】
このレーザーディスプレイでは、レーザーＡ１，Ａ５，Ａ７から、射出されたＲＧＢ各色のレーザー光は、それぞれ照明光学系Ａ３，Ａ６，Ａ８により光変調素子Ａ４に入射される。ここで、各レーザー光は色分解された画像信号であり、光変調素子Ａ４に同期入力されるようになっている。さらに、各レーザー光は光変調素子Ａ４に回折されることにより空間変調され、これら３色の回折光が色合成フィルタＡ９によって合成されると、空間フィルタＡ１０によって信号成分のみが取り出される。次いで、このＲＧＢの画像信号は、ディフューザーＡ１１によってレーザースペックルが低減され、画像信号と同期するガルバノスキャナＡ１２により空間に展開され、投影光学系Ａ１３によってスクリーンＡ１４上にフルカラーの画像として投影される。
【００５１】
以上のように構成された表示装置においては、第１実施形態または第２実施形態の製造方法によって得られた光学特性の良好なＭＥＭＳ素子１００（１００’）を用いて光変調素子Ａ４を構成したことで、各光学変調素子Ａ４における回折効率の向上が図られるため、表示画像の輝度およびコントラストの向上を図ることが可能になる。
【００５２】
【発明の効果】
以上説明した本発明のマイクロマシン（ＭＥＭＳ素子）の製造方法によれば、下部電極を覆う層間絶縁膜を表面平坦に形成した後、下部電極の上方に犠牲層を介して上部電極を形成することにより、動作部として用いられる上部電極の表面形状のうねりや上部電極の動作のばらつきを防止することが可能になる。これにより、上部電極の表面を反射面として用いた場合には、この反射面での光散乱を防止でき、また犠牲層が除去された部分の上部電極を下部電極に近接させるように動作させた場合の動作状態を安定化させることができる。したがって、このＭＥＭＳ素子を用いた光学素子における光学特性の向上を図ることが可能になると共に、このＭＥＭＳ素子における動作特性の向上を図ることが可能になる。
【図面の簡単な説明】
【図１】第１実施形態の製造方法を示す断面工程図（その１）である。
【図２】第１実施形態の製造方法を示す断面工程図（その２）である。
【図３】第２実施形態の製造方法を示す断面工程図（その１）である。
【図４】第２実施形態の製造方法を示す断面工程図（その２）である。
【図５】光変調素子を用いたレーザー表示装置の構成図である。
【図６】従来の製造方法を示す断面工程図（その１）である。
【図７】従来の製造方法を示す断面工程図（その２）である。
【符号の説明】
１…基板、４…ポリシリコン膜（下部電極膜）、４ａ…下部電極、５…熱酸化膜、６，６’…層間絶縁膜、７…犠牲層、９ａ…上部電極、１００，１００’…ＭＥＭＳ素子、１０１…埋め込み絶縁膜、Ａ…空隙部
Claims (6)
- 基板上に下部電極をパターン形成する工程と、
前記下部電極を覆う状態で当該基板上に層間絶縁膜を形成する工程と、
前記下部電極上に積層させた形状の犠牲層を前記層間絶縁膜上にパターン形成する工程と、
前記犠牲層の下部から上部にわたる帯状の上部電極を、前記下部電極上に積層配置される状態でパターン形成する工程と、
前記犠牲層を除去することで、前記下部電極と上部電極との間に空隙部を形成する工程とを行うマイクロマシンの製造方法において、
前記犠牲層を形成する工程の前に、前記層間絶縁膜の下地面または前記層間絶縁膜の表面を平坦化する工程を行う
ことを特徴とするマイクロマシンの製造方法。 - 請求項１記載のマイクロマシンの製造方法において、
前記層間絶縁膜を、その下地面の凹凸を埋め込む膜厚で形成した後、当該層間絶縁膜の表面を平坦化する
ことを特徴とするマイクロマシンの製造方法。 - 請求項１記載のマイクロマシンの製造方法において、
前記下部電極を形成する工程では、前記基板上に成膜された下部電極膜上に、当該下部電極膜表面の凹凸を埋め込む膜厚の埋め込み絶縁膜を形成してその表面を平坦化した後、当該埋め込み絶縁膜と共に下部電極膜をパターニングし、
前記層間絶縁膜を形成する工程では、前記下部電極と共に埋め込み絶縁膜を覆う状態で当該層間絶縁膜を形成する
ことを特徴とするマイクロマシンの製造方法。 - 請求項１記載のマイクロマシンの製造方法において、
前記平坦化は、化学的機械研磨によって行われる
ことを特徴とするマイクロマシンの製造方法。 - 請求項１記載のマイクロマシンの製造方法において、
前記下部電極は、ポリシリコンからなり、その表面が熱酸化膜で覆われている
ことを特徴とするマイクロマシンの製造方法。 - 請求項１記載のマイクロマシンの製造方法において、
前記上部電極は、その表面が反射面として形成される
ことを特徴とするマイクロマシンの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002330183A JP2004160607A (ja) | 2002-11-14 | 2002-11-14 | マイクロマシンの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002330183A JP2004160607A (ja) | 2002-11-14 | 2002-11-14 | マイクロマシンの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004160607A true JP2004160607A (ja) | 2004-06-10 |
Family
ID=32807933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002330183A Pending JP2004160607A (ja) | 2002-11-14 | 2002-11-14 | マイクロマシンの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004160607A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923792B2 (en) | 2006-01-11 | 2011-04-12 | austruamicrosystems AG | MEMS sensor comprising a deformation-free back electrode |
| US8048772B2 (en) | 2008-07-14 | 2011-11-01 | Omron Corporation | Substrate bonding method and electronic component thereof |
| KR101370666B1 (ko) | 2006-03-10 | 2014-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 미소 구조체, 반도체장치, 및 미소 구조체의 제조 방법 |
-
2002
- 2002-11-14 JP JP2002330183A patent/JP2004160607A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923792B2 (en) | 2006-01-11 | 2011-04-12 | austruamicrosystems AG | MEMS sensor comprising a deformation-free back electrode |
| KR101370666B1 (ko) | 2006-03-10 | 2014-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 미소 구조체, 반도체장치, 및 미소 구조체의 제조 방법 |
| US8048772B2 (en) | 2008-07-14 | 2011-11-01 | Omron Corporation | Substrate bonding method and electronic component thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3755460B2 (ja) | 静電駆動型ｍｅｍｓ素子とその製造方法、光学ｍｅｍｓ素子、光変調素子、ｇｌｖデバイス、レーザディスプレイ、及びｍｅｍｓ装置 | |
| TW591257B (en) | MEMS element and its manufacturing method, optical modulation element, GLV device and its manufacturing method, and laser display | |
| JP2003340795A (ja) | 静電駆動型ｍｅｍｓ素子とその製造方法、光学ｍｅｍｓ素子、光変調素子、ｇｌｖデバイス及びレーザディスプレイ | |
| JP4027395B2 (ja) | 可視スペクトルモジュレーターアレイ | |
| US7016099B2 (en) | MEMS element, GLV device, and laser display | |
| WO2006074175A2 (en) | Method and structure for forming an integrated spatial light modulator | |
| JP2007521509A (ja) | 静電界を用いてマイクロミラーの結合を高めるための機構を備えたマイクロミラー | |
| JP2003200395A (ja) | Ｍｅｍｓ素子の製造方法 | |
| JPH09269456A (ja) | 光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JP2004160607A (ja) | マイクロマシンの製造方法 | |
| JP2004102150A (ja) | 光学ｍｅｍｓ素子、その作製方法、ｇｌｖデバイス、及びレーザディスプレイ | |
| US6894822B2 (en) | Robust reflective surface for light modulators | |
| KR100425686B1 (ko) | 광 모듈레이터 및 그 제조방법 | |
| JP4366961B2 (ja) | 光学ｍｅｍｓ素子とその製造方法、並びに回折型光学ｍｅｍｓ素子 | |
| JP4338421B2 (ja) | 光変調素子、光変調素子を備えた光変調素子アレイ及び画像表示装置 | |
| KR100924285B1 (ko) | 광 모듈레이터 소자 제조 방법 | |
| JP2006128796A (ja) | 微小電気機械素子、光学微小電気機械素子、光変調素子、レーザディスプレイ、フィルタ、通信装置並びに微小流体吐出装置 | |
| JP3800289B2 (ja) | 光変調デバイス及び表示装置並びに光変調デバイスの製造方法 | |
| KR100273901B1 (ko) | 박막형광로조절장치의제조방법 | |
| JP4649914B2 (ja) | 微小電気機械素子、光学微小電気機械素子、光変調素子及びそれらの製造方法、並びにレーザディスプレイ | |
| KR0164186B1 (ko) | 광로조절장치의 제조방법 | |
| JP3920351B2 (ja) | 光ピックアップシステム用薄膜アクチュエーテッドミラーアレイ | |
| KR100878930B1 (ko) | 회절형 광변조기를 이용한 디스플레이 시스템에 있어서소비전력 절감 장치 | |
| JP2006068843A (ja) | 微小電気機械素子、光学微小電気機械素子、光変調素子、並びにレーザディスプレイ | |
| KR100195640B1 (ko) | 광로조절장치의 제조방법 |