JPH09269456A - 光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 - Google Patents
光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法Info
- Publication number
- JPH09269456A JPH09269456A JP8266845A JP26684596A JPH09269456A JP H09269456 A JPH09269456 A JP H09269456A JP 8266845 A JP8266845 A JP 8266845A JP 26684596 A JP26684596 A JP 26684596A JP H09269456 A JPH09269456 A JP H09269456A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- manufacturing
- projection system
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00214—Processes for the simultaneaous manufacturing of a network or an array of similar microstructural devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
- B81B3/0083—Optical properties
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/04—Optical MEMS
- B81B2201/042—Micromirrors, not used as optical switches
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/04—Electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/016—Passivation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Optical Elements Other Than Lenses (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 改善された光効率を提供し得る光投射システ
ム用Ｍ×Ｎ個の薄膜アクチュエ−テッドミラ−アレイの
製造方法を提供する。 【解決手段】 本発明の製造方法は、能動マトリックス
２１０を準備し、能動マトリックス２１０の上部に上面
を有する不活性層２２０を形成し、この不活性層２２０
の上面を平坦化した後、不活性層２２０の平坦上面にエ
ッチング防止層２３０を形成し、エッチング防止層２３
０の上部に空洞のアレイを有する薄膜犠牲層２５０を形
成し、各駆動構造２００が第１薄膜電極２７５、変形可
能な薄膜部２８５、第２薄膜電極２７５及び弾性部２６
５を有する駆動構造２００のアレイを、空洞を有する薄
膜犠牲層２５０の上部に形成し、この薄膜犠牲層２５０
を除去して薄膜アクチュエ−テッドミラ−アレイ３００
を完成する。
ム用Ｍ×Ｎ個の薄膜アクチュエ−テッドミラ−アレイの
製造方法を提供する。 【解決手段】 本発明の製造方法は、能動マトリックス
２１０を準備し、能動マトリックス２１０の上部に上面
を有する不活性層２２０を形成し、この不活性層２２０
の上面を平坦化した後、不活性層２２０の平坦上面にエ
ッチング防止層２３０を形成し、エッチング防止層２３
０の上部に空洞のアレイを有する薄膜犠牲層２５０を形
成し、各駆動構造２００が第１薄膜電極２７５、変形可
能な薄膜部２８５、第２薄膜電極２７５及び弾性部２６
５を有する駆動構造２００のアレイを、空洞を有する薄
膜犠牲層２５０の上部に形成し、この薄膜犠牲層２５０
を除去して薄膜アクチュエ−テッドミラ−アレイ３００
を完成する。
Description
【０００１】
【発明の属する技術分野】本発明は光投射システムに関
し、特に、光投射システムに用いるＭ×Ｎ個の薄膜アク
チュエーテッドミラーのアレイの改善された製造方法に
関する。
し、特に、光投射システムに用いるＭ×Ｎ個の薄膜アク
チュエーテッドミラーのアレイの改善された製造方法に
関する。
【０００２】
【従来の技術】従来、利用可能な多様なビデオ表示シス
テムの中で、光投射システムが大画面で高画質の映像を
表示し得るものとして知られている。このような光投射
システムでは、ランプから発射される光は、例えば、Ｍ
×Ｎ個のアクチュエーテッドミラー上に一様に照射され
る。ここで、各ミラーは各アクチュエータに接続されて
いる。これらのアクチュエータは、印加された電界に応
答して変形する圧電材料または電歪材料のような電気的
に変形可能な物質でできている。
テムの中で、光投射システムが大画面で高画質の映像を
表示し得るものとして知られている。このような光投射
システムでは、ランプから発射される光は、例えば、Ｍ
×Ｎ個のアクチュエーテッドミラー上に一様に照射され
る。ここで、各ミラーは各アクチュエータに接続されて
いる。これらのアクチュエータは、印加された電界に応
答して変形する圧電材料または電歪材料のような電気的
に変形可能な物質でできている。
【０００３】各ミラーから反射された光ビーム（以下、
「反射光」とも称する）は、例えば、光バッフルの開口
上に入射される。電気信号を各アクチュエータに印加さ
れる場合、入射光ビームに対する各ミラーの相対的な位
置が変更されることによって、各ミラーからの反射光の
光路が偏向される。各反射の光路が変更される場合、各
ミラーから反射され開口を通過する光の量が変化される
ことによって光の強さが調節される。開口を通じて光量
が調節された光は、投射レンズのような適切な光学装置
を通じて投射スクリーン上へ伝送され、その上に像を表
示することになる。
「反射光」とも称する）は、例えば、光バッフルの開口
上に入射される。電気信号を各アクチュエータに印加さ
れる場合、入射光ビームに対する各ミラーの相対的な位
置が変更されることによって、各ミラーからの反射光の
光路が偏向される。各反射の光路が変更される場合、各
ミラーから反射され開口を通過する光の量が変化される
ことによって光の強さが調節される。開口を通じて光量
が調節された光は、投射レンズのような適切な光学装置
を通じて投射スクリーン上へ伝送され、その上に像を表
示することになる。
【０００４】図１〜図７は、Ｍ×Ｎ個の薄膜アクチュエ
ーテッドミラー１０１からなるアレイ１００の製造方法
を説明するための過程を示した図である。ここで、Ｍ及
びＮは正の整数である。これに関する製造方法は、本特
許出願と出願人を同じくする出願係属中の米国特許出願
０８／４３０，６２８号明細書に、「ＴＨＩＮ ＦＩＬ
Ｍ ＡＣＴＵＡＴＥＤ ＭＩＲＲＯＲ ＡＲＲＡＹ」と
の名称で開示されている。
ーテッドミラー１０１からなるアレイ１００の製造方法
を説明するための過程を示した図である。ここで、Ｍ及
びＮは正の整数である。これに関する製造方法は、本特
許出願と出願人を同じくする出願係属中の米国特許出願
０８／４３０，６２８号明細書に、「ＴＨＩＮ ＦＩＬ
Ｍ ＡＣＴＵＡＴＥＤ ＭＩＲＲＯＲ ＡＲＲＡＹ」と
の名称で開示されている。
【０００５】このアレイ１００を製造するプロセスは、
基板１２、Ｍ×Ｎ個のトランジスタのアレイ（図示せ
ず) 、Ｍ×Ｎ個の接続端子１４のアレイを有し、上面を
有する能動マトリックス１０の準備から始まる。
基板１２、Ｍ×Ｎ個のトランジスタのアレイ（図示せ
ず) 、Ｍ×Ｎ個の接続端子１４のアレイを有し、上面を
有する能動マトリックス１０の準備から始まる。
【０００６】次に、能動マトリックス１０の上面に薄膜
犠牲層２４が形成される。その形成の際、薄膜犠牲層２
４が金属から形成される場合には、スパッタリング法ま
たは蒸着法を、ＰＳＧ(phosphor-silicate glass) から
成る場合には、スピンコーティングまたはＣＶＤ法を、
多結晶シリコンから成る場合には、ＣＶＤ法を、各々用
いて形成される。
犠牲層２４が形成される。その形成の際、薄膜犠牲層２
４が金属から形成される場合には、スパッタリング法ま
たは蒸着法を、ＰＳＧ(phosphor-silicate glass) から
成る場合には、スピンコーティングまたはＣＶＤ法を、
多結晶シリコンから成る場合には、ＣＶＤ法を、各々用
いて形成される。
【０００７】その後、図１に示すように、薄膜犠牲層２
４により取り囲まれるＭ×Ｎ個の支持部２２のアレイを
有する支持層２０が形成されている。この支持層２０は
薄膜犠牲層２４上にフォトリソグラフィー法を用いて、
接続端子１４の周囲に位置するＭ×Ｎ個の空スロット
（図示せず) のアレイを形成する工程と、該各空スロッ
トにスパッタリング法またはＣＶＤ法を用いて支持部２
２を形成する工程とにより設けられる。この支持部２２
は絶縁物質からなる。
４により取り囲まれるＭ×Ｎ個の支持部２２のアレイを
有する支持層２０が形成されている。この支持層２０は
薄膜犠牲層２４上にフォトリソグラフィー法を用いて、
接続端子１４の周囲に位置するＭ×Ｎ個の空スロット
（図示せず) のアレイを形成する工程と、該各空スロッ
トにスパッタリング法またはＣＶＤ法を用いて支持部２
２を形成する工程とにより設けられる。この支持部２２
は絶縁物質からなる。
【０００８】続けて、図２に示すように、支持部２２と
同一の絶縁物質からなる弾性層３０がゾル−ゲル法、ス
パッタリング法またはＣＶＤ法を用いて支持層２０の上
部に形成される。
同一の絶縁物質からなる弾性層３０がゾル−ゲル法、ス
パッタリング法またはＣＶＤ法を用いて支持層２０の上
部に形成される。
【０００９】しかるのち、金属からなるコンジット２６
が各支持部２２に形成される。この前記コンジット２６
は、まずエッチング法を用いて、弾性層３０の上部から
接続端子１４の上部まで延在するＭ×Ｎ個の孔（図示せ
ず) のアレイを形成する工程と、該各孔内に金属を満た
す工程により形成される。
が各支持部２２に形成される。この前記コンジット２６
は、まずエッチング法を用いて、弾性層３０の上部から
接続端子１４の上部まで延在するＭ×Ｎ個の孔（図示せ
ず) のアレイを形成する工程と、該各孔内に金属を満た
す工程により形成される。
【００１０】また、電導性第２薄膜層４０がスパッタリ
ング法を用いてコンジット２６を内含する弾性層３０の
上部に形成される。この第２薄膜層４０は、支持部２２
に形成されたコンジット２６を通じて各トランジスタに
電気的に接続されている。
ング法を用いてコンジット２６を内含する弾性層３０の
上部に形成される。この第２薄膜層４０は、支持部２２
に形成されたコンジット２６を通じて各トランジスタに
電気的に接続されている。
【００１１】その後、図３に示すように、例えば、ＰＺ
Ｔ(lead zirconium titanate) のような圧電物質からな
る電気的に変形可能な薄膜層５０（以下、「変形可能
層」とも称する）が、ゾル−ゲル法、スパッタリング法
またはＣＶＤ法を用いて第２薄膜層４０の上部に形成さ
れる。
Ｔ(lead zirconium titanate) のような圧電物質からな
る電気的に変形可能な薄膜層５０（以下、「変形可能
層」とも称する）が、ゾル−ゲル法、スパッタリング法
またはＣＶＤ法を用いて第２薄膜層４０の上部に形成さ
れる。
【００１２】続けて、図４に示すように、変形可能層５
０、第２薄膜層４０及び弾性層３０がフォトリソグラフ
ィー法またはレーザ切断法を用いて、支持層２０が露出
されるまで各Ｍ×Ｎ個の電気的に変形可能な薄膜部５５
（以下、「変形可能部」とも称する）のアレイ、Ｍ×Ｎ
個の第２薄膜電極４５のアレイ及びＭ×Ｎ個の弾性部３
５のアレイにパターニングされる。各第２薄膜電極４５
の各々は、各支持部２２に形成されたコンジット２６を
通じてトランジスタに電気的に連結されており、薄膜ア
クチュエーテッドミラー１０１において信号電極として
機能をする。
０、第２薄膜層４０及び弾性層３０がフォトリソグラフ
ィー法またはレーザ切断法を用いて、支持層２０が露出
されるまで各Ｍ×Ｎ個の電気的に変形可能な薄膜部５５
（以下、「変形可能部」とも称する）のアレイ、Ｍ×Ｎ
個の第２薄膜電極４５のアレイ及びＭ×Ｎ個の弾性部３
５のアレイにパターニングされる。各第２薄膜電極４５
の各々は、各支持部２２に形成されたコンジット２６を
通じてトランジスタに電気的に連結されており、薄膜ア
クチュエーテッドミラー１０１において信号電極として
機能をする。
【００１３】その次に、各変形可能部５５は、相転移を
起こすように熱処理されて、Ｍ×Ｎ個の熱処理された構
造（図示せず) のアレイを形成することになる。この熱
処理された各変形可能部５５は十分に薄いため、圧電物
質からなる場合には、薄膜アクチュエーテッドミラー１
０１の駆動の際に、印加される電気信号により分極可能
であるので、別に分極は要しない。
起こすように熱処理されて、Ｍ×Ｎ個の熱処理された構
造（図示せず) のアレイを形成することになる。この熱
処理された各変形可能部５５は十分に薄いため、圧電物
質からなる場合には、薄膜アクチュエーテッドミラー１
０１の駆動の際に、印加される電気信号により分極可能
であるので、別に分極は要しない。
【００１４】その後、電導性及び光反射性の物質からな
るＭ×Ｎ個の第１薄膜電極６５のアレイが、Ｍ×Ｎ個の
熱処理された構造のアレイにおける変形可能部５５の上
部に形成される。この第１薄膜電極６５は、図５に示す
ように、露出された支持層２０を備えるＭ×Ｎ個の熱処
理された構造のアレイの上部を完全に覆うように電導性
及び光反射性の物質からなる層６０がスパッタリング法
を用いて形成された後、エッチング法を用いて選択的に
除去されることによって、図６に示すように、Ｍ×Ｎ個
のアクチュエーテッドミラーの構造１１１のアレイ１１
０が形成される。ここで、各アクチュエーテッドミラー
の構造１１１は、上面及び４つの側面を有する。また、
各第１薄膜電極６５は、薄膜アクチュエーテッドミラー
１０１でバイアス電極だけでなくミラーとしての役目を
行う。
るＭ×Ｎ個の第１薄膜電極６５のアレイが、Ｍ×Ｎ個の
熱処理された構造のアレイにおける変形可能部５５の上
部に形成される。この第１薄膜電極６５は、図５に示す
ように、露出された支持層２０を備えるＭ×Ｎ個の熱処
理された構造のアレイの上部を完全に覆うように電導性
及び光反射性の物質からなる層６０がスパッタリング法
を用いて形成された後、エッチング法を用いて選択的に
除去されることによって、図６に示すように、Ｍ×Ｎ個
のアクチュエーテッドミラーの構造１１１のアレイ１１
０が形成される。ここで、各アクチュエーテッドミラー
の構造１１１は、上面及び４つの側面を有する。また、
各第１薄膜電極６５は、薄膜アクチュエーテッドミラー
１０１でバイアス電極だけでなくミラーとしての役目を
行う。
【００１５】しかるのち、各アクチュエーテッドミラー
の構造１１１の上面及び４つの側面が薄膜保護層（図示
せず) で完全に取り囲まれる。
の構造１１１の上面及び４つの側面が薄膜保護層（図示
せず) で完全に取り囲まれる。
【００１６】その後、支持層２０の薄膜犠牲層２４は湿
式エッチング法により除去される。最後に、薄膜保護層
が除去されて、図７に示すように、Ｍ×Ｎ個の薄膜アク
チュエーテッドミラー１０１のアレイ１００を形成する
ことになる。
式エッチング法により除去される。最後に、薄膜保護層
が除去されて、図７に示すように、Ｍ×Ｎ個の薄膜アク
チュエーテッドミラー１０１のアレイ１００を形成する
ことになる。
【００１７】しかしながら、上述したＭ×Ｎ個の薄膜ア
クチュエーテッドミラー１０１のアレイ１００の製造方
法には多くの問題点がある。その中の一つは、従来方法
により形成されたアレイ１００の全般的な光効率の低下
である。アレイ１００の製造のために用意された能動マ
トリックス１０が、例えば、基板１２の上部に形成され
た突出式の接続端子１４により粗い上面を有するため、
突起部分が各薄膜アクチュエーテッドミラー１０１にお
いて弾性部３５、第２薄膜電極４５、変形可能部５５及
び第１薄膜電極６５上に形成されて、図７に示すよう
に、ミラーとしての機能をする第１薄膜電極６５が入射
する光束を不規則的に反射する部分を形成することにな
る。その結果、アレイ１００における光効率の低下をも
たらし、更に、その製造の際に準備された能動マトリッ
クス１０の上面が粗いため、全般的な製造プロセス工程
が難しくなる不都合がある。
クチュエーテッドミラー１０１のアレイ１００の製造方
法には多くの問題点がある。その中の一つは、従来方法
により形成されたアレイ１００の全般的な光効率の低下
である。アレイ１００の製造のために用意された能動マ
トリックス１０が、例えば、基板１２の上部に形成され
た突出式の接続端子１４により粗い上面を有するため、
突起部分が各薄膜アクチュエーテッドミラー１０１にお
いて弾性部３５、第２薄膜電極４５、変形可能部５５及
び第１薄膜電極６５上に形成されて、図７に示すよう
に、ミラーとしての機能をする第１薄膜電極６５が入射
する光束を不規則的に反射する部分を形成することにな
る。その結果、アレイ１００における光効率の低下をも
たらし、更に、その製造の際に準備された能動マトリッ
クス１０の上面が粗いため、全般的な製造プロセス工程
が難しくなる不都合がある。
【００１８】
【発明が解決しようとする課題】従って、本発明の主な
目的は、光投射システムに用いられ、改善された光効率
を有するアレイを提供し得るＭ×Ｎ個の薄膜アクチュエ
ーテッドミラーアレイの製造方法を提供することであ
る。
目的は、光投射システムに用いられ、改善された光効率
を有するアレイを提供し得るＭ×Ｎ個の薄膜アクチュエ
ーテッドミラーアレイの製造方法を提供することであ
る。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の一実施例によれば、光投射システムに用
いられ、Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレ
イを製造する方法であって、能動マトリックスを準備す
る第１過程と、前記能動マトリックスの上部に、上面を
有する不活性層を形成する第２過程と、前記不活性層の
上面を平坦化する第３過程と、前記不活性層の平坦上面
にエッチング防止層を形成する第４過程と、前記エッチ
ング防止層の上部に、空洞のアレイを有する薄膜犠牲層
を形成する第５過程と、各駆動構造が第１薄膜電極、変
形可能な薄膜部、第２薄膜電極及び弾性部を有する当該
駆動構造のアレイを、前記空洞を有する前記薄膜犠牲層
の上部に形成する第６過程と、前記薄膜犠牲層を除去す
ることによって、薄膜アクチュエーテッドミラーアレイ
を完成する第７過程とを含むことを特徴とする光投射シ
ステム用Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレ
イの製造方法が提供される。
めに、本発明の一実施例によれば、光投射システムに用
いられ、Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレ
イを製造する方法であって、能動マトリックスを準備す
る第１過程と、前記能動マトリックスの上部に、上面を
有する不活性層を形成する第２過程と、前記不活性層の
上面を平坦化する第３過程と、前記不活性層の平坦上面
にエッチング防止層を形成する第４過程と、前記エッチ
ング防止層の上部に、空洞のアレイを有する薄膜犠牲層
を形成する第５過程と、各駆動構造が第１薄膜電極、変
形可能な薄膜部、第２薄膜電極及び弾性部を有する当該
駆動構造のアレイを、前記空洞を有する前記薄膜犠牲層
の上部に形成する第６過程と、前記薄膜犠牲層を除去す
ることによって、薄膜アクチュエーテッドミラーアレイ
を完成する第７過程とを含むことを特徴とする光投射シ
ステム用Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレ
イの製造方法が提供される。
【００２０】本発明の他の実施例によれば、光投射シス
テムに用いられ、Ｍ×Ｎ個の薄膜アクチュエーテッドミ
ラーアレイを製造する方法であって、能動マトリックス
を準備する第１過程と、前記能動マトリックスの上部
に、上面を有する不活性層を沈着する第２過程と、前記
不活性層の上面に平坦化層を形成する第３過程と、前記
平坦化層を除去すると共に、前記不非活性層の上面を平
坦化する第４過程と、前記不活性層の平坦上面上に、空
洞のアレイを有する薄膜犠牲層を形成する第５過程と、
第１薄膜電極、変形可能な薄膜部、第２薄膜電極及び弾
性部を有する駆動構造のアレイを、前記空洞を有する前
記薄膜犠牲層の上部に形成する第６過程と、前記薄膜犠
牲層を除去することによって、薄膜アクチュエーテッド
ミラーアレイを完成する第７過程とを含むことを特徴と
する光投射システム用Ｍ×Ｎ個のアクチュエーテッドミ
ラーアレイの製造装置。
テムに用いられ、Ｍ×Ｎ個の薄膜アクチュエーテッドミ
ラーアレイを製造する方法であって、能動マトリックス
を準備する第１過程と、前記能動マトリックスの上部
に、上面を有する不活性層を沈着する第２過程と、前記
不活性層の上面に平坦化層を形成する第３過程と、前記
平坦化層を除去すると共に、前記不非活性層の上面を平
坦化する第４過程と、前記不活性層の平坦上面上に、空
洞のアレイを有する薄膜犠牲層を形成する第５過程と、
第１薄膜電極、変形可能な薄膜部、第２薄膜電極及び弾
性部を有する駆動構造のアレイを、前記空洞を有する前
記薄膜犠牲層の上部に形成する第６過程と、前記薄膜犠
牲層を除去することによって、薄膜アクチュエーテッド
ミラーアレイを完成する第７過程とを含むことを特徴と
する光投射システム用Ｍ×Ｎ個のアクチュエーテッドミ
ラーアレイの製造装置。
【００２１】
【発明の実施の形態】以下、本発明の好適実施例につい
て図面を参照しながらより詳しく説明する。図８〜図１
３及び図１４〜図２０は、各々、本発明による光投射シ
ステム用Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０
１のアレイ３００の製造方法を説明する概略的な断面図
を示す。ここで、Ｍ及びＮは正の整数であり、各図面中
で図８〜図１３には、本発明の一実施例に基づくアレイ
３００の製造方法を説明するための概略的な断面図が示
されている。同一の部分は同一の参照番号を付して示
す。
て図面を参照しながらより詳しく説明する。図８〜図１
３及び図１４〜図２０は、各々、本発明による光投射シ
ステム用Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０
１のアレイ３００の製造方法を説明する概略的な断面図
を示す。ここで、Ｍ及びＮは正の整数であり、各図面中
で図８〜図１３には、本発明の一実施例に基づくアレイ
３００の製造方法を説明するための概略的な断面図が示
されている。同一の部分は同一の参照番号を付して示
す。
【００２２】このアレイ３００の製造プロセスは、Ｍ×
Ｎ個のトランジスタ（図示せず) のアレイ、Ｍ×Ｎ個の
接続端子２１４のアレイ及び基板２１２を含む能動マト
リックス２１０の準備から始まる。各接続端子２１４
は、トランジスタのアレイで対応する各トランジスタに
電気的に接続されている。能動マトリックス２１０は、
例えば、基板２１２の上部に形成された接続端子２１４
の存在により生じる粗い上面を有する。
Ｎ個のトランジスタ（図示せず) のアレイ、Ｍ×Ｎ個の
接続端子２１４のアレイ及び基板２１２を含む能動マト
リックス２１０の準備から始まる。各接続端子２１４
は、トランジスタのアレイで対応する各トランジスタに
電気的に接続されている。能動マトリックス２１０は、
例えば、基板２１２の上部に形成された接続端子２１４
の存在により生じる粗い上面を有する。
【００２３】次に、図８に示すように、例えばＰＳＧま
たはＢＰＳＧ(boropohos phor-silicate glass）などの
ような絶縁性物質からなり、能動マトリックス２１０の
粗い上面を覆う程度の厚さ、即ち、例えば２〜３μｍの
厚さを有する不活性層２２０が、大気圧化学蒸着法（Ａ
ＰＣＶＤ）などを用いて、能動マトリックス２１０の上
部に形成される。この不活性層２２０は上面を有する。
たはＢＰＳＧ(boropohos phor-silicate glass）などの
ような絶縁性物質からなり、能動マトリックス２１０の
粗い上面を覆う程度の厚さ、即ち、例えば２〜３μｍの
厚さを有する不活性層２２０が、大気圧化学蒸着法（Ａ
ＰＣＶＤ）などを用いて、能動マトリックス２１０の上
部に形成される。この不活性層２２０は上面を有する。
【００２４】しかるのち、図９に示すように、不活性層
２２０の上面は、化学機械的ポリシング（ＣＭＰ）法を
用いて平坦化される。
２２０の上面は、化学機械的ポリシング（ＣＭＰ）法を
用いて平坦化される。
【００２５】その後、図１０に示すように、例えば、窒
化シリコンのような絶縁性物質からなり、０．１〜２μ
ｍの厚さを有するエッチング防止層２３０が、低圧力Ｃ
ＶＤ法（ＬＰＣＶＤ）またはプラズマエンハンスドＣＶ
Ｄ法（ＰＥＣＶＤ法）を用いて、不活性層２２０の平坦
上面に形成される。
化シリコンのような絶縁性物質からなり、０．１〜２μ
ｍの厚さを有するエッチング防止層２３０が、低圧力Ｃ
ＶＤ法（ＬＰＣＶＤ）またはプラズマエンハンスドＣＶ
Ｄ法（ＰＥＣＶＤ法）を用いて、不活性層２２０の平坦
上面に形成される。
【００２６】次に、０．１〜２μｍの厚さを有し、例え
ば、銅ＣｕまたはニッケルＮｉのようなメタル、ＰＳＧ
または多結晶シリコンからなる薄膜犠牲層２５０が、エ
ッチング防止層２３０の上部に形成される。この薄膜犠
牲層２５０は、金属から成る場合には、スパッタリング
法または蒸着法を、ＰＳＧから形成される場合には、ス
ピンコーティング法やＣＶＤ法を、多結晶シリコンから
形成される場合には、ＣＶＤ法を、各々用いて形成され
る。
ば、銅ＣｕまたはニッケルＮｉのようなメタル、ＰＳＧ
または多結晶シリコンからなる薄膜犠牲層２５０が、エ
ッチング防止層２３０の上部に形成される。この薄膜犠
牲層２５０は、金属から成る場合には、スパッタリング
法または蒸着法を、ＰＳＧから形成される場合には、ス
ピンコーティング法やＣＶＤ法を、多結晶シリコンから
形成される場合には、ＣＶＤ法を、各々用いて形成され
る。
【００２７】その次に、Ｍ×Ｎ個の空洞（図示せず) の
アレイがエッチング法を用いて、各空洞が接続端子２１
４の一つを取り囲むように薄膜犠牲層２５０上に形成さ
れる。
アレイがエッチング法を用いて、各空洞が接続端子２１
４の一つを取り囲むように薄膜犠牲層２５０上に形成さ
れる。
【００２８】次に、絶縁性物質からなり、０．１〜２μ
ｍの厚さを有する弾性層２６０が、ＣＶＤ法を用いて、
空洞を含む薄膜犠牲層２５０の上部に沈積される。
ｍの厚さを有する弾性層２６０が、ＣＶＤ法を用いて、
空洞を含む薄膜犠牲層２５０の上部に沈積される。
【００２９】その後、金属からなるＭ×Ｎ個のコンジッ
ト２５５のアレイが弾性層２６０に形成される。このコ
ンジット２５５の各々は、まずエッチング法を用いて、
弾性層２６０の上部から接続端子２１４の上部まで延在
するＭ×Ｎ個の孔（図示せず) のアレイを形成する工程
と、例えば、リフト−オフ法（lift-off) を用いて該孔
内に金属を満たす工程とにより形成される。
ト２５５のアレイが弾性層２６０に形成される。このコ
ンジット２５５の各々は、まずエッチング法を用いて、
弾性層２６０の上部から接続端子２１４の上部まで延在
するＭ×Ｎ個の孔（図示せず) のアレイを形成する工程
と、例えば、リフト−オフ法（lift-off) を用いて該孔
内に金属を満たす工程とにより形成される。
【００３０】次に、電導性物質からなり、０．１〜２μ
ｍの厚さを有する第２薄膜層２７０が、スパッタリング
法または真空蒸着法を用いてコンジット２５５を含む弾
性層２６０の上部に形成される。
ｍの厚さを有する第２薄膜層２７０が、スパッタリング
法または真空蒸着法を用いてコンジット２５５を含む弾
性層２６０の上部に形成される。
【００３１】また、圧電物質または電歪物質からなり、
０．１〜２μｍの厚さを有する電気的に変形可能な薄膜
層２８０が、ＣＶＤ法、蒸着法、スパッタリング法また
はゾル−ゲル法を用いて第２薄膜層２７０の上部に形成
される。その後、この変形可能な薄膜層２８０は相転移
を起こすように熱処理される。
０．１〜２μｍの厚さを有する電気的に変形可能な薄膜
層２８０が、ＣＶＤ法、蒸着法、スパッタリング法また
はゾル−ゲル法を用いて第２薄膜層２７０の上部に形成
される。その後、この変形可能な薄膜層２８０は相転移
を起こすように熱処理される。
【００３２】次に、図１１に示すように、電導性及び光
反射性の物質からなり、０．１〜２μｍの厚さを有する
第１薄膜層２９０が、スパッタリングまたは真空蒸着法
を用いて、変形可能な薄膜層２８０の上部に形成され
る。
反射性の物質からなり、０．１〜２μｍの厚さを有する
第１薄膜層２９０が、スパッタリングまたは真空蒸着法
を用いて、変形可能な薄膜層２８０の上部に形成され
る。
【００３３】その後、第１薄膜層２９０、変形可能な薄
膜層２８０、第２薄膜層２７０及び弾性層２６０が、各
々フォトリソグラフィー法またはレーザ切断法を用い
て、薄膜犠牲層２５０が露出されるまでパターニングさ
れることによって、図１２に示すように、Ｍ×Ｎ個の駆
動構造２００のアレイを形成することになる。この駆動
構造２００の各々は第１薄膜電極２９５、変形可能な薄
膜部２８５、第２薄膜電極２７５、弾性部２６５及びコ
ンジット２５５を含む。第２薄膜電極２７５は、コンジ
ット２５５を通じて接続端子２１４に電気的に接続され
ており、各駆動構造２００において信号電極としての機
能をする。第１薄膜電極２９５は接地されており、各駆
動構造２００で共通バイアス電極及びミラーとしての機
能をする。
膜層２８０、第２薄膜層２７０及び弾性層２６０が、各
々フォトリソグラフィー法またはレーザ切断法を用い
て、薄膜犠牲層２５０が露出されるまでパターニングさ
れることによって、図１２に示すように、Ｍ×Ｎ個の駆
動構造２００のアレイを形成することになる。この駆動
構造２００の各々は第１薄膜電極２９５、変形可能な薄
膜部２８５、第２薄膜電極２７５、弾性部２６５及びコ
ンジット２５５を含む。第２薄膜電極２７５は、コンジ
ット２５５を通じて接続端子２１４に電気的に接続され
ており、各駆動構造２００において信号電極としての機
能をする。第１薄膜電極２９５は接地されており、各駆
動構造２００で共通バイアス電極及びミラーとしての機
能をする。
【００３４】上記において、変形可能な薄膜部２８５が
十分に薄いため、ミラー３０１の駆動の際、変形可能な
薄膜部２８５が圧電物質からなる場合は、印加される電
気信号により分極され得るため、別に分極する必要がな
い。
十分に薄いため、ミラー３０１の駆動の際、変形可能な
薄膜部２８５が圧電物質からなる場合は、印加される電
気信号により分極され得るため、別に分極する必要がな
い。
【００３５】最後に、図１３に示すように、薄膜犠牲層
２５０がエッチング法によって除去されることによっ
て、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０１の
アレイ３００を完成することになる。
２５０がエッチング法によって除去されることによっ
て、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０１の
アレイ３００を完成することになる。
【００３６】図１４〜図２０には、本発明の他の実施例
によるＭ×Ｎ個の薄膜アクチュエーテッドミラー３０１
のアレイ３００の製造方法を説明するための概略的な断
面図が示されている。
によるＭ×Ｎ個の薄膜アクチュエーテッドミラー３０１
のアレイ３００の製造方法を説明するための概略的な断
面図が示されている。
【００３７】アレイ３００の製造プロセスは、Ｍ×Ｎ個
のトランジスタ（図示せず) のアレイ、Ｍ×Ｎ個の接続
端子２１４のアレイ及び基板２１２を含む能動マトリッ
クス２１０の準備から始まる。各接続端子２１４はトラ
ンジスタのアレイのうち、対応するトランジスタに電気
的に接続されている。能動マトリックス２１０は、例え
ば、基板２１２の上部に形成された接続端子２１４の存
在により生じる粗い上面を有する。
のトランジスタ（図示せず) のアレイ、Ｍ×Ｎ個の接続
端子２１４のアレイ及び基板２１２を含む能動マトリッ
クス２１０の準備から始まる。各接続端子２１４はトラ
ンジスタのアレイのうち、対応するトランジスタに電気
的に接続されている。能動マトリックス２１０は、例え
ば、基板２１２の上部に形成された接続端子２１４の存
在により生じる粗い上面を有する。
【００３８】次に、例えば、ＰＳＧまたはＢＰＳＧのよ
うな絶縁性物質からなり、能動マトリックス２１０のア
レイの粗い上面を覆う程度の厚さ、即ち、２〜３μｍの
厚さを有する不活性層２２０が、ＣＶＤ法などを用い
て、能動マトリックス２１０の上部に形成される。この
不活性層２２０は上面を有する。
うな絶縁性物質からなり、能動マトリックス２１０のア
レイの粗い上面を覆う程度の厚さ、即ち、２〜３μｍの
厚さを有する不活性層２２０が、ＣＶＤ法などを用い
て、能動マトリックス２１０の上部に形成される。この
不活性層２２０は上面を有する。
【００３９】その後、図１４に示すように、不活性層２
２０の上面に、乳酸エチルのような溶媒を用いるスピン
コーティング法を用いて、アキュプロ(accuflo) のよう
な粘性ポリマーを有する平坦化層２４０が形成される。
２０の上面に、乳酸エチルのような溶媒を用いるスピン
コーティング法を用いて、アキュプロ(accuflo) のよう
な粘性ポリマーを有する平坦化層２４０が形成される。
【００４０】その後、図１５に示すように、ＣＭＰ法ま
たは、ＣＦ4 及びＯ2 プラズマを用いるプラズマエッチ
ング法などのエッチバック法を用いて、平坦化層２４０
が除去され、不活性層２２０の上面が平坦化される。そ
の後、この平坦化層２４０の形成に用いられた溶媒は、
ホットプレートベーキング法(hot plate baking metho
d) を用いて９０〜１５０秒の間１５０〜２５０℃の範
囲で蒸発させることによって除去される。
たは、ＣＦ4 及びＯ2 プラズマを用いるプラズマエッチ
ング法などのエッチバック法を用いて、平坦化層２４０
が除去され、不活性層２２０の上面が平坦化される。そ
の後、この平坦化層２４０の形成に用いられた溶媒は、
ホットプレートベーキング法(hot plate baking metho
d) を用いて９０〜１５０秒の間１５０〜２５０℃の範
囲で蒸発させることによって除去される。
【００４１】その後、図１６に示すように、窒化シリコ
ンのような絶縁性物質からなり、０．１〜２μｍの厚さ
を有するエッチング防止層２３０が、低圧ＣＶＤまたは
プラズマエンハンスドＣＶＤ法などを用いて、不活性層
２２０の平坦上面に沈積される。
ンのような絶縁性物質からなり、０．１〜２μｍの厚さ
を有するエッチング防止層２３０が、低圧ＣＶＤまたは
プラズマエンハンスドＣＶＤ法などを用いて、不活性層
２２０の平坦上面に沈積される。
【００４２】次に、図１７〜図２０の工程は、図１１〜
図１３で述べられた本発明の一実施例による工程と同様
に行われてることによって、Ｍ×Ｎ個の薄膜アクチュエ
ーテッドミラー３０１のアレイ３００を完成することに
なる。
図１３で述べられた本発明の一実施例による工程と同様
に行われてることによって、Ｍ×Ｎ個の薄膜アクチュエ
ーテッドミラー３０１のアレイ３００を完成することに
なる。
【００４３】ここで、各薄膜アクチュエーテッドミラー
３０１は、ユニモフ構造を有するが、本発明は付加的な
電気的に変換可能なエレクトロディスプレーシブ層及び
電極層の形成を有するバイモフ構造を有する薄膜アクチ
ュエーテッドミラーアレイを製造するのに適用すること
ができることに注目されたい。
３０１は、ユニモフ構造を有するが、本発明は付加的な
電気的に変換可能なエレクトロディスプレーシブ層及び
電極層の形成を有するバイモフ構造を有する薄膜アクチ
ュエーテッドミラーアレイを製造するのに適用すること
ができることに注目されたい。
【００４４】さらに、本発明の製造方法は、他の幾何学
的構造を有する薄膜アクチュエーテッドミラーアレイを
製造するように変形され得る。
的構造を有する薄膜アクチュエーテッドミラーアレイを
製造するように変形され得る。
【００４５】上記において、本発明の特定の実施例につ
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
いて説明したが、本明細書に記載した特許請求の範囲を
逸脱することなく、当業者は種々の変更を加え得ること
は勿論である。
【００４６】
【発明の効果】従って、本発明によれば、本発明による
Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０１のアレ
イ３００の製造方法において、各駆動構造２００を構成
する薄膜層が不活性層２２０の平坦化上面上に形成され
るため、各駆動構造２００を構成する薄膜層は平滑に形
成され、またミラーとしての機能をする第１薄膜電極２
９５が平滑な上面を有するようすることによって、アレ
イ３００の全般的な駆動特性及び光効率を増加させるこ
とができる。
Ｍ×Ｎ個の薄膜アクチュエーテッドミラー３０１のアレ
イ３００の製造方法において、各駆動構造２００を構成
する薄膜層が不活性層２２０の平坦化上面上に形成され
るため、各駆動構造２００を構成する薄膜層は平滑に形
成され、またミラーとしての機能をする第１薄膜電極２
９５が平滑な上面を有するようすることによって、アレ
イ３００の全般的な駆動特性及び光効率を増加させるこ
とができる。
【図１】従来、Ｍ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を示す断面図である。
ーアレイの製造方法を示す断面図である。
【図２】同じく、その製造方法を示す断面図である。
【図３】同じく、その製造方法を示す断面図である。
【図４】同じく、その製造方法を示す断面図である。
【図５】同じく、その製造方法を示す断面図である。
【図６】同じく、その製造方法を示す断面図である。
【図７】同じく、その製造方法を示す断面図である。
【図８】本発明の一実施例による光投射システム用Ｍ×
Ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法
を説明する概略的な断面図である。
Ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法
を説明する概略的な断面図である。
【図９】同じく、その製造方法を説明する概略的な断面
図である。
図である。
【図１０】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１１】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１２】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１３】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１４】本発明の他の実施例による光投射システム用
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイの製造
方法を説明する概略的な断面図である。
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイの製造
方法を説明する概略的な断面図である。
【図１５】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１６】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１７】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１８】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図１９】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
【図２０】同じく、その製造方法を説明する概略的な断
面図である。
面図である。
２１０ 能動マトリックス ２１２ 基板 ２１４ 接続端子 ２２０ 不活性層 ２３０ エッチング防止層 ２４０ 平坦化層 ２５０ 薄膜犠牲層 ２５５ コンジット ２６０ 弾性層 ２６５ 弾性部 ２７０ 第２薄膜層 ２７５ 第２薄膜電極 ２８０ 変形可能層 ２８５ 変形可能部 ２９０ 第１薄膜層 ２９５ 第１薄膜電極 ２００ 駆動構造 ３００ 薄膜アクチュエーテッドミラーアレイ ３０１ 薄膜アクチュエーテッドミラー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/304 ３２１ Ｈ０１Ｌ 21/302 Ｊ 21/316 Ｚ 41/09 41/08 Ｍ
Claims (12)
- 【請求項１】 光投射システムに用いられ、Ｍ×Ｎ個の
薄膜アクチュエーテッドミラーアレイを製造する方法で
あって、 能動マトリックスを準備する第１過程と、 前記能動マトリックスの上部に、上面を有する不活性層
を形成する第２過程と、 前記不活性層の上面を平坦化する第３過程と、 前記不活性層の平坦上面にエッチング防止層を形成する
第４過程と、 前記エッチング防止層の上部に、空洞のアレイを有する
薄膜犠牲層を形成する第５過程と、 各駆動構造が第１薄膜電極、変形可能な薄膜部、第２薄
膜電極及び弾性部を有する駆動構造のアレイを、前記空
洞を有する前記薄膜犠牲層の上部に形成する第６過程
と、 前記薄膜犠牲層を除去することによって、薄膜アクチュ
エーテッドミラーアレイを完成する第７過程とを含むこ
とを特徴とする光投射システム用薄膜アクチュエーテッ
ドミラーアレイの製造方法。 - 【請求項２】 前記不活性層が、ＰＳＧ(phosphor-sili
cate glass）からなることを特徴とする請求項１に記載
の光投射システム用Ｍ×Ｎ個の薄膜アクチュエーテッド
ミラーアレイの製造方法。 - 【請求項３】 前記不活性層が、ＢＰＳＰ(borophospho
r-silicate glass）からなることを特徴とする請求項１
に記載の光投射システム用Ｍ×Ｎ個の薄膜アクチュエー
テッドミラーアレイの製造方法。 - 【請求項４】 前記不活性層が２〜３μｍの厚さで沈着
されることを特徴とする請求項１に記載の光投射システ
ム用Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイの
製造方法。 - 【請求項５】 前記不活性層が、大気圧化学気相蒸着法
（ＡＰＣＶＤ）を用いて沈着されることを特徴とする請
求項１に記載の光投射システム用Ｍ×Ｎ個の薄膜アクチ
ュエーテッドミラーアレイの製造方法。 - 【請求項６】 前記不活性層の上面が、化学機械的ポリ
シング（ＣＭＰ）法を用いて平坦化されることを特徴と
する請求項１に記載の光投射システム用Ｍ×Ｎ個の薄膜
アクチュエーテッドミラーアレイの製造方法。 - 【請求項７】 光投射システムに用いられ、Ｍ×Ｎ個の
薄膜アクチュエーテッドミラーアレイを製造する方法で
あって、 能動マトリックスを準備する第１過程と、 前記能動マトリックスの上部に、上面を有する不活性層
を沈着する第２過程と、 前記不活性層の上面に平坦化層を形成する第３過程と、 前記平坦化層を除去すると共に、前記不非活性層の上面
を平坦化する第４過程と、 前記不活性層の平坦上面上に、空洞のアレイを有する薄
膜犠牲層を形成する第５過程と、 第１薄膜電極、変形可能な薄膜部、第２薄膜電極及び弾
性部を有する駆動構造のアレイを、前記空洞を有する前
記薄膜犠牲層の上部に形成する第６過程と、前記薄膜犠
牲層を除去することによって、薄膜アクチュエーテッド
ミラーアレイを完成する第７過程とを含むことを特徴と
する光投射システム用薄膜アクチュエーテッドミラーア
レイの製造方法。 - 【請求項８】 前記平坦化層が、スピンコーディング法
を用いて形成されることを特徴とする請求項７に記載の
光投射システム用Ｍ×Ｎ個の薄膜アクチュエーテッドミ
ラーアレイの製造方法。 - 【請求項９】 前記平坦化層が、粘性ポリマーからなる
ことを特徴とする請求項８に記載の光投射システム用Ｍ
×Ｎ個の薄膜アクチュエーテッドミラーアレイの製造方
法。 - 【請求項１０】 前記平坦化層が、化学機械的ポリシン
グ法を用いて除去さると共に、前記不活性層の上面を平
坦化することを特徴とする請求項７に記載の光投射シス
テム用Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイ
の製造方法。 - 【請求項１１】 前記平坦化層が、エッチバック(etch
back）法を用いて除去されると共に、前記不活性層の上
面を平坦化することを特徴とする請求項７に記載の光投
射システム用Ｍ×Ｎ個の薄膜アクチュエーテッドミラー
アレイの製造方法。 - 【請求項１２】 前記不活性層の上面を平坦化するため
の前記エッチバック法が、ＣＦ4 及びＯ2 プラズマを用
いるプラズマエッチング法であることを特徴とする請求
項１１に記載の光投射システム用Ｍ×Ｎ個の薄膜アクチ
ュエーテッドミラーアレイの製造方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960008471A KR100212563B1 (ko) | 1996-03-27 | 1996-03-27 | 광로 조절 장치용 액츄에이터의 평탄화 방법 |
| KR96-17800 | 1996-05-23 | ||
| KR1019960017800A KR100220681B1 (ko) | 1996-05-23 | 1996-05-23 | 광로 조절 장치의 평탄화 방법 |
| KR96-17803 | 1996-05-23 | ||
| KR96-08471 | 1996-05-23 | ||
| KR1019960017803A KR100207429B1 (ko) | 1996-05-23 | 1996-05-23 | 광로 조절 장치의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09269456A true JPH09269456A (ja) | 1997-10-14 |
| JP3764540B2 JP3764540B2 (ja) | 2006-04-12 |
Family
ID=27349305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26684596A Expired - Fee Related JP3764540B2 (ja) | 1996-03-27 | 1996-10-08 | 光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5789264A (ja) |
| JP (1) | JP3764540B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184053B1 (en) * | 1993-11-16 | 2001-02-06 | Formfactor, Inc. | Method of making microelectronic spring contact elements |
| US7579269B2 (en) * | 1993-11-16 | 2009-08-25 | Formfactor, Inc. | Microelectronic spring contact elements |
| US6727580B1 (en) | 1993-11-16 | 2004-04-27 | Formfactor, Inc. | Microelectronic spring contact elements |
| US5658698A (en) * | 1994-01-31 | 1997-08-19 | Canon Kabushiki Kaisha | Microstructure, process for manufacturing thereof and devices incorporating the same |
| US6969635B2 (en) * | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US5877889A (en) * | 1996-08-30 | 1999-03-02 | Daewoo Electronics Co., Ltd. | Method for the manufacture of a thin film actuated mirror array |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US7262130B1 (en) * | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6586841B1 (en) * | 2000-02-23 | 2003-07-01 | Onix Microsystems, Inc. | Mechanical landing pad formed on the underside of a MEMS device |
| US6674167B1 (en) | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
| DE10197405B4 (de) * | 2001-06-21 | 2016-09-01 | Mitsubishi Denki K.K. | Herstellungsverfahren für einen Halbleiter-Beschleunigungssensor |
| US6905905B2 (en) * | 2001-06-21 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing thin-film structure |
| US6777258B1 (en) * | 2002-06-28 | 2004-08-17 | Silicon Light Machines, Inc. | Conductive etch stop for etching a sacrificial layer |
| US7045381B1 (en) | 2002-06-28 | 2006-05-16 | Silicon Light Machines Corporation | Conductive etch stop for etching a sacrificial layer |
| KR100512988B1 (ko) * | 2002-09-26 | 2005-09-07 | 삼성전자주식회사 | 플렉서블 ｍｅｍｓ 트랜스듀서 제조방법 |
| US6849170B2 (en) * | 2003-01-27 | 2005-02-01 | Institut National D'optique | Process for making microdevice with movable microplatform |
| KR100670946B1 (ko) | 2005-10-27 | 2007-01-17 | 학교법인 포항공과대학교 | 나노 크기의 미세홀을 갖는 멀티스케일 캔티레버 구조물 및그 제조 방법 |
| DE102006057567B4 (de) | 2006-11-28 | 2008-09-04 | Micronic Laser Systems Ab | Mikrooptisches Element mit einem Substrat, an dem an einer optisch wirksamen Oberfläche mindestens eine Höhenstufe ausgebildet ist, Verfahren zu seiner Herstellung und Verwendungen |
| KR102307458B1 (ko) | 2014-10-20 | 2021-09-30 | 삼성전자주식회사 | 색분리 소자 및 그 제조 방법 및 이를 포함하는 이미지 센서 |
| EP3569568B1 (en) * | 2018-05-18 | 2023-08-02 | ams AG | Method for manufacturing an etch stop layer and mems sensor comprising an etch stop layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259779A (en) * | 1977-08-24 | 1981-04-07 | Rca Corporation | Method of making radiation resistant MOS transistor |
| US4692994A (en) * | 1986-04-29 | 1987-09-15 | Hitachi, Ltd. | Process for manufacturing semiconductor devices containing microbridges |
| KR0131570B1 (ko) * | 1993-11-30 | 1998-04-16 | 배순훈 | 투사형 화상표시 장치의 광로 조절 장치구조 |
| US5481396A (en) * | 1994-02-23 | 1996-01-02 | Aura Systems, Inc. | Thin film actuated mirror array |
| CN1062664C (zh) * | 1994-06-22 | 2001-02-28 | 大宇电子株式会社 | 改进的制造薄膜可致动反射镜阵列的方法 |
| KR100220675B1 (ko) * | 1994-10-31 | 1999-09-15 | 전주범 | 투사형 화상표시장치 |
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
-
1996
- 1996-09-23 US US08/716,761 patent/US5789264A/en not_active Expired - Fee Related
- 1996-10-08 JP JP26684596A patent/JP3764540B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5789264A (en) | 1998-08-04 |
| JP3764540B2 (ja) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3764540B2 (ja) | 光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JP3872150B2 (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JP3734271B2 (ja) | 薄膜アクチュエーテッドミラーのアレイ及びその製造方法 | |
| US6203715B1 (en) | Method for the manufacture of a thin film actuated mirror array | |
| AU683363B2 (en) | Thin film actuated mirror array for use in an optical projection system and method for the manufacture thereof | |
| JP3797682B2 (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレーの製造方法 | |
| JPH10301040A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH07301753A (ja) | Ｍ×ｎ個のアクチュエーテッドミラーアレーの製造方法 | |
| JPH0868955A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH07301754A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレー及びその製造方法 | |
| JPH1184273A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| US5859724A (en) | Method for the manufacture of a short-circuit free actuated mirror array | |
| JP3523881B2 (ja) | 低温度形成の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JP3886538B2 (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH10206758A (ja) | 薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH1082960A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JP3881697B2 (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH0950249A (ja) | 薄膜アクチュエーテッドミラーアレイにおける薄膜電極と能動マトリックス上の接続端子とを電気的に接続する方法及びこの方法を組み込んだ薄膜アクチュエーテッドミラーアレイの製造方法及びこの製造方法によって製造された薄膜アクチュエーテッドミラーアレイ | |
| JPH095607A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ、及びその製造方法 | |
| JP3920351B2 (ja) | 光ピックアップシステム用薄膜アクチュエーテッドミラーアレイ | |
| US5683593A (en) | Method for manufacturing a thin film actuated mirror array | |
| MXPA97004519A (en) | Formation of mirrors accessed by peliculelelade formed to low temperat |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |