JPH0868955A - Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 - Google Patents
Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法Info
- Publication number
- JPH0868955A JPH0868955A JP7206548A JP20654895A JPH0868955A JP H0868955 A JPH0868955 A JP H0868955A JP 7206548 A JP7206548 A JP 7206548A JP 20654895 A JP20654895 A JP 20654895A JP H0868955 A JPH0868955 A JP H0868955A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- array
- actuated mirror
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/904—Micromirror
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】
【課題】 薄膜アクチュエーテッドミラーを構成する
薄膜層の化学的腐食を最小化できる、Ｍ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法を提供する。 【解決手段】 能動マトリックス２０２を形成し、能
動マトリックス２０２の上面に薄膜犠牲層２２１を形成
し、各接続端子２１０を被覆している薄膜犠牲層の部分
を除去し、除去された部分に支持部２０４を形成して支
持層２２２を形成し、支持層２２２の上部に弾性層を形
成し、各支持部と弾性層にコンジット１０４を形成し、
弾性層の上部に第２薄膜層２２３を形成し、第２薄膜層
をＭ×Ｎ個の第２薄膜電極層のアレイにパターニングし
て、Ｍ×Ｎ個の第２薄膜電極のアレイ及び弾性層の上部
に電気的に変形可能な薄膜層２２５を形成し、電気的に
変形可能な薄膜層をＭ×Ｎ個の電気的に変形可能な薄膜
部２３５のアレイにパターニングして、薄膜犠牲層２２
１を除去してＭ×Ｎ個の薄膜アクチュエーテッドミラー
アレイを完成する。
薄膜層の化学的腐食を最小化できる、Ｍ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法を提供する。 【解決手段】 能動マトリックス２０２を形成し、能
動マトリックス２０２の上面に薄膜犠牲層２２１を形成
し、各接続端子２１０を被覆している薄膜犠牲層の部分
を除去し、除去された部分に支持部２０４を形成して支
持層２２２を形成し、支持層２２２の上部に弾性層を形
成し、各支持部と弾性層にコンジット１０４を形成し、
弾性層の上部に第２薄膜層２２３を形成し、第２薄膜層
をＭ×Ｎ個の第２薄膜電極層のアレイにパターニングし
て、Ｍ×Ｎ個の第２薄膜電極のアレイ及び弾性層の上部
に電気的に変形可能な薄膜層２２５を形成し、電気的に
変形可能な薄膜層をＭ×Ｎ個の電気的に変形可能な薄膜
部２３５のアレイにパターニングして、薄膜犠牲層２２
１を除去してＭ×Ｎ個の薄膜アクチュエーテッドミラー
アレイを完成する。
Description
【０００１】
【発明の属する技術分野】本発明は、光投射形システム
に関し、とくに、そのシステムに用いるＭ×Ｎ個の薄膜
アクチュエーテッドミラーアレイを製造する改善された
方法に関する。
に関し、とくに、そのシステムに用いるＭ×Ｎ個の薄膜
アクチュエーテッドミラーアレイを製造する改善された
方法に関する。
【０００２】
【従来の技術】従来の様々なビデオディスプレイシステ
ムの中で、光投射形システムは大画面（ｌａｒｇｅ ｓ
ｃａｌｅ）における高画質ビデオディスプレイを提供す
るものとして知られている。このような光投射形システ
ムでは、ランプから投射される光は、例えば、Ｍ×Ｎ個
のアクチュエーテッドミラーアレイ上に一様に照射され
るが、かかる状態のもとに、各々のミラーは各々のアク
チュエータと結合されている。これらのアクチュエータ
はそれに印加された電界に応答して、変形する圧電材料
または電歪材料のような電気的に変形可能な物質で変形
されている。
ムの中で、光投射形システムは大画面（ｌａｒｇｅ ｓ
ｃａｌｅ）における高画質ビデオディスプレイを提供す
るものとして知られている。このような光投射形システ
ムでは、ランプから投射される光は、例えば、Ｍ×Ｎ個
のアクチュエーテッドミラーアレイ上に一様に照射され
るが、かかる状態のもとに、各々のミラーは各々のアク
チュエータと結合されている。これらのアクチュエータ
はそれに印加された電界に応答して、変形する圧電材料
または電歪材料のような電気的に変形可能な物質で変形
されている。
【０００３】これらの各々のミラーから反射された光ビ
ームは、例えばバッフルの開口に投射される。電気信号
を各々のアクチュエータに印加することによって、光線
が投射される各々のミラーの相対的な位置が変更され、
それによって、各ミラーから反射されるビームの光路に
おける偏向（ｄｅｖｉａｔｉｏｎ）が生じる。反射され
た各々の光の光路が偏向される場合、各々のミラーから
反射され開口を通過する光量は変化し、それによって光
の強さが調節される。開口を通じて光量が調節された光
は、投射レンズのような適切な光学装置を通じて投射ス
クリーン上へ伝送され、その上に像をディスプレイす
る。
ームは、例えばバッフルの開口に投射される。電気信号
を各々のアクチュエータに印加することによって、光線
が投射される各々のミラーの相対的な位置が変更され、
それによって、各ミラーから反射されるビームの光路に
おける偏向（ｄｅｖｉａｔｉｏｎ）が生じる。反射され
た各々の光の光路が偏向される場合、各々のミラーから
反射され開口を通過する光量は変化し、それによって光
の強さが調節される。開口を通じて光量が調節された光
は、投射レンズのような適切な光学装置を通じて投射ス
クリーン上へ伝送され、その上に像をディスプレイす
る。
【０００４】図１乃至図１０は、Ｍ×Ｎ個の薄膜アクチ
ュエーテッドミラー１０１からなるアレイ１００の製造
方法に係わる過程を図解する図であって、本特許出願と
出願を同じくする係属中の米国特許出願第０８／４３
０，６２８号明細書に、「ＴＨＩＮ ＦＩＬＭ ＡＣＴ
ＵＡＴＥＤ ＭＩＲＲＯＲ ＡＲＲＡＹ」の名称で開示
されている。ここで、Ｍ及びＮは正の整数である。
ュエーテッドミラー１０１からなるアレイ１００の製造
方法に係わる過程を図解する図であって、本特許出願と
出願を同じくする係属中の米国特許出願第０８／４３
０，６２８号明細書に、「ＴＨＩＮ ＦＩＬＭ ＡＣＴ
ＵＡＴＥＤ ＭＩＲＲＯＲ ＡＲＲＡＹ」の名称で開示
されている。ここで、Ｍ及びＮは正の整数である。
【０００５】図１に示したように、アレイ１００の製造
過程は、基板１０８、Ｍ×Ｎ個のトランジスタのアレイ
（図示せず）及びＭ×Ｎ個の接続端子１１０のアレイ１
０９から成り、上面１２０を有する能動マトリックス１
０２の形成から始まる。
過程は、基板１０８、Ｍ×Ｎ個のトランジスタのアレイ
（図示せず）及びＭ×Ｎ個の接続端子１１０のアレイ１
０９から成り、上面１２０を有する能動マトリックス１
０２の形成から始まる。
【０００６】次に、図２に示したように、薄膜犠牲層１
２１が能動マトリックス１０２の上面１２０の上に形成
されるが、ここで、この薄膜犠牲層１２１が金属からな
る場合には、スパッタリング法、あるいは真空蒸着法
を、燐珪酸ガラス（ｐｈｏｓｐｈｏｒ−ｓｉｌｉｃａｔ
ｅ ｇｌａｓｓ：ＰＳＧ）からなる場合はスピンコーデ
ィング法あるいは化学蒸着（ＣＶＤ）法を、ポリシリコ
ンからなる場合は、化学蒸着法を用いて形成される。
２１が能動マトリックス１０２の上面１２０の上に形成
されるが、ここで、この薄膜犠牲層１２１が金属からな
る場合には、スパッタリング法、あるいは真空蒸着法
を、燐珪酸ガラス（ｐｈｏｓｐｈｏｒ−ｓｉｌｉｃａｔ
ｅ ｇｌａｓｓ：ＰＳＧ）からなる場合はスピンコーデ
ィング法あるいは化学蒸着（ＣＶＤ）法を、ポリシリコ
ンからなる場合は、化学蒸着法を用いて形成される。
【０００７】次に、図３を参照すると、薄膜犠牲層１２
１とＭ×Ｎ個の支持部１０４のアレイ１０３とを含む第
１の支持層１２２が形成されるが、ここで、第１の支持
層１２２は、薄膜犠牲層１２１にフォトリソグラフィー
法を用いて各接続端子１１０の周囲に位置するＭ×Ｎ個
の空スロット（図示せず）のアレイを形成する過程と、
各接続端子１１０の周囲に位置する前記各空スロットに
支持部１０４をスパッタリング法またはＣＶＤ法を用い
て形成する過程とによって形成される。
１とＭ×Ｎ個の支持部１０４のアレイ１０３とを含む第
１の支持層１２２が形成されるが、ここで、第１の支持
層１２２は、薄膜犠牲層１２１にフォトリソグラフィー
法を用いて各接続端子１１０の周囲に位置するＭ×Ｎ個
の空スロット（図示せず）のアレイを形成する過程と、
各接続端子１１０の周囲に位置する前記各空スロットに
支持部１０４をスパッタリング法またはＣＶＤ法を用い
て形成する過程とによって形成される。
【０００８】次に、図４を参照すると、絶縁物質からな
る弾性層５５が支持部１０４を含む薄膜犠牲層１２１の
上部に形成される。その後、金属からなるコンジット５
４が各支持部１０４に形成されるが、このコンジット５
４は、まず、エッチング法を用いて弾性層５５の上部か
ら各接続端子１１０の上部まで延在する孔（図示せず）
を作る過程と、その孔内に金属を満たす過程とによって
形成される。
る弾性層５５が支持部１０４を含む薄膜犠牲層１２１の
上部に形成される。その後、金属からなるコンジット５
４が各支持部１０４に形成されるが、このコンジット５
４は、まず、エッチング法を用いて弾性層５５の上部か
ら各接続端子１１０の上部まで延在する孔（図示せず）
を作る過程と、その孔内に金属を満たす過程とによって
形成される。
【０００９】次に、図５を参照すると、導電性物質から
なる第２薄膜層１２３が、スパッタリング法を用いてＭ
×Ｎ個のコンジット５４を含む弾性層５５の上部に形成
される。この第２薄膜層１２３は、各支持部１０４に形
成されるコンジット５４を通じてＭ×Ｎ個のトランジス
タに電気的に接続されている。
なる第２薄膜層１２３が、スパッタリング法を用いてＭ
×Ｎ個のコンジット５４を含む弾性層５５の上部に形成
される。この第２薄膜層１２３は、各支持部１０４に形
成されるコンジット５４を通じてＭ×Ｎ個のトランジス
タに電気的に接続されている。
【００１０】次に、図６に示したように、圧電材料ある
いは電歪材料からなる電気的に変形可能な薄膜層１２５
は、第２薄膜層１２３の上部に、ゾル−ゲル法、スパッ
タリング法、あるいはＣＶＤ法を用いて形成されること
によって、準完成状態の駆動構造１５０を形成する。
いは電歪材料からなる電気的に変形可能な薄膜層１２５
は、第２薄膜層１２３の上部に、ゾル−ゲル法、スパッ
タリング法、あるいはＣＶＤ法を用いて形成されること
によって、準完成状態の駆動構造１５０を形成する。
【００１１】次に、図７を参照すると、準完成状態の駆
動構造１５０の弾性層５５、第２薄膜層１２３及び電気
的に変形可能な薄膜層１２５がフォトリソグラフィー法
またはレザー切断法を用いて、Ｍ×Ｎ個の支持部１０４
のアレイ１０３と薄膜犠牲層１２１とを含む第１の支持
層１２２が露出されるまでパターニングされることによ
って、電気的に変形可能な薄膜層１５４、第２電極層１
５３及び弾性層１５５を含むＭ×Ｎ個の準完成状態のア
クチュエーテッドミラー１５２のアレイ１５１を形成す
る。
動構造１５０の弾性層５５、第２薄膜層１２３及び電気
的に変形可能な薄膜層１２５がフォトリソグラフィー法
またはレザー切断法を用いて、Ｍ×Ｎ個の支持部１０４
のアレイ１０３と薄膜犠牲層１２１とを含む第１の支持
層１２２が露出されるまでパターニングされることによ
って、電気的に変形可能な薄膜層１５４、第２電極層１
５３及び弾性層１５５を含むＭ×Ｎ個の準完成状態のア
クチュエーテッドミラー１５２のアレイ１５１を形成す
る。
【００１２】次に、準完成状態の各アクチュエーテッド
ミラー１５２における電気的に変形可能な薄膜層１５４
は、相転移が起こるように熱処理される。
ミラー１５２における電気的に変形可能な薄膜層１５４
は、相転移が起こるように熱処理される。
【００１３】次に、図８に示したように、導電性及び反
射性物質からなる第１電極層１２６が、スパッタリング
法を用いて、準完成状態のアクチュエーテッドミラー１
５２における電気的に変形可能な薄膜層１５４の上部に
形成され、その結果、上面及び４つの側面を有するＭ×
Ｎ個のアクチュエーテッドミラー１６６のアレイ１６４
を形成する。
射性物質からなる第１電極層１２６が、スパッタリング
法を用いて、準完成状態のアクチュエーテッドミラー１
５２における電気的に変形可能な薄膜層１５４の上部に
形成され、その結果、上面及び４つの側面を有するＭ×
Ｎ個のアクチュエーテッドミラー１６６のアレイ１６４
を形成する。
【００１４】次に、図９を参照すると、各アクチュエー
テッドミラー１６６における上面及び４つの側面は、フ
ォトレジスタ、酸化シリコン（ＳｉＯ2）または窒化シ
リコンからなる薄膜保護層１６０にて完全に取り囲まれ
ることによって、Ｍ×Ｎ個のの保護されたアクチュエー
テッドミラー構造１６８のアレイ１６７を形成する。
テッドミラー１６６における上面及び４つの側面は、フ
ォトレジスタ、酸化シリコン（ＳｉＯ2）または窒化シ
リコンからなる薄膜保護層１６０にて完全に取り囲まれ
ることによって、Ｍ×Ｎ個のの保護されたアクチュエー
テッドミラー構造１６８のアレイ１６７を形成する。
【００１５】最後に、図１０を参照すると、第１の支持
層１２２の薄膜犠牲層１２１は、その後エッチング法を
用いて除去される。保護された各アクチュエーテッドミ
ラー構造１６８における薄膜犠牲層１２１を除去した後
に、各構造１６８内の薄膜保護層１６０を除去すること
によって、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー１
０１のアレイ１００を形成する。
層１２２の薄膜犠牲層１２１は、その後エッチング法を
用いて除去される。保護された各アクチュエーテッドミ
ラー構造１６８における薄膜犠牲層１２１を除去した後
に、各構造１６８内の薄膜保護層１６０を除去すること
によって、Ｍ×Ｎ個の薄膜アクチュエーテッドミラー１
０１のアレイ１００を形成する。
【００１６】しかし、Ｍ×Ｎ個の薄膜アクチュエーテッ
ドミラー１０１のアレイ１００の製造に関する上記した
方法は、多くの問題点を有している。その中で最も大き
い問題点は、薄膜保護層１６０の形成によって全体的な
製造過程が複雑になることにある。
ドミラー１０１のアレイ１００の製造に関する上記した
方法は、多くの問題点を有している。その中で最も大き
い問題点は、薄膜保護層１６０の形成によって全体的な
製造過程が複雑になることにある。
【００１７】なお、第１の支持層１２２の薄膜犠牲層１
２１の除去過程に用いられるエッチング液または化学薬
品が、薄膜アクチュエーテッドミラー１０１を構成する
薄膜層を化学的に腐食させ、構造的な完全性及び性能を
低下させて、それによって、アレイ１００の全体的な性
能を低下させる。
２１の除去過程に用いられるエッチング液または化学薬
品が、薄膜アクチュエーテッドミラー１０１を構成する
薄膜層を化学的に腐食させ、構造的な完全性及び性能を
低下させて、それによって、アレイ１００の全体的な性
能を低下させる。
【００１８】
【発明が解決しようとする課題】従って、本発明の主な
目的は、支持層において薄膜犠牲層の除去の際、各薄膜
アクチュエーテッドミラーを構成する薄膜層上における
化学的腐食の可能性を最小化できる、Ｍ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法を提供するこ
とにある。
目的は、支持層において薄膜犠牲層の除去の際、各薄膜
アクチュエーテッドミラーを構成する薄膜層上における
化学的腐食の可能性を最小化できる、Ｍ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法を提供するこ
とにある。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、光投射形システムに用いられる
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイ（Ｍ及
びＮは正の整数）の製造方法は、
めに、本発明によれば、光投射形システムに用いられる
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイ（Ｍ及
びＮは正の整数）の製造方法は、
【００２０】上面を有し、その上面の上にＭ×Ｎ個の接
続端子のアレイ、基板及びＭ×Ｎ個のトランジスタのア
レイ有する能動マトリックスを形成する過程と、
続端子のアレイ、基板及びＭ×Ｎ個のトランジスタのア
レイ有する能動マトリックスを形成する過程と、
【００２１】前記能動マトリックスの上面に、前記Ｍ×
Ｎ個の接続端子のアレイを完全に被覆するように薄膜犠
牲層を形成する過程と、
Ｎ個の接続端子のアレイを完全に被覆するように薄膜犠
牲層を形成する過程と、
【００２２】前記接続端子の各々を取り囲んでいる薄膜
犠牲層の部分を除去する過程と、
犠牲層の部分を除去する過程と、
【００２３】前記除去部分に第１の絶縁物質を満たして
各接続端子の周囲に支持部を形成することによって、Ｍ
×Ｎ個の支持部のアレイ及び薄膜犠牲層を有する支持層
を形成する過程と、
各接続端子の周囲に支持部を形成することによって、Ｍ
×Ｎ個の支持部のアレイ及び薄膜犠牲層を有する支持層
を形成する過程と、
【００２４】前記支持層の上部に、第２の絶縁物質から
なる弾性層を形成する過程と、
なる弾性層を形成する過程と、
【００２５】前記支持部においてコンジットを形成する
過程であって、前記各コンジットは弾性層の上部から各
支持部を貫通して、前記各接続端子の上部まで延在する
コンジットを形成する過程と、
過程であって、前記各コンジットは弾性層の上部から各
支持部を貫通して、前記各接続端子の上部まで延在する
コンジットを形成する過程と、
【００２６】前記弾性層の上部に、導電性物質からなる
第２薄膜層を形成する過程と、
第２薄膜層を形成する過程と、
【００２７】前記第２薄膜層を前記各コンジットに電気
的に接続されるＭ×Ｎ個の第２薄膜電極層のアレイにパ
ターニングする過程と、
的に接続されるＭ×Ｎ個の第２薄膜電極層のアレイにパ
ターニングする過程と、
【００２８】前記Ｍ×Ｎ個の第２薄膜電極層のアレイ及
び弾性層の上部に電気的に変形可能な薄膜層を形成する
過程と、
び弾性層の上部に電気的に変形可能な薄膜層を形成する
過程と、
【００２９】相転移が起こるように電気的に変形可能な
薄膜層を熱処理する過程と、
薄膜層を熱処理する過程と、
【００３０】前記電気的に変形可能の薄膜層を、前記第
２薄膜電極の各々取り囲むＭ×Ｎ個の電気的に変形可能
な薄膜部のアレイにパターニングする過程と、
２薄膜電極の各々取り囲むＭ×Ｎ個の電気的に変形可能
な薄膜部のアレイにパターニングする過程と、
【００３１】前記弾性層をＭ×Ｎ個の弾性部のアレイに
パターニングする過程と、
パターニングする過程と、
【００３２】前記電気的に変形可能な薄膜部、前記弾性
部及び前記支持層の上部に第１薄膜層を形成する過程
と、
部及び前記支持層の上部に第１薄膜層を形成する過程
と、
【００３３】前記第１薄膜層を、電気的に変形可能な薄
膜部の各々を取り囲んで、かつ各弾性部の部分を被覆す
るＭ×Ｎ個の第１薄膜電極層のアレイにパターニングす
る過程と、
膜部の各々を取り囲んで、かつ各弾性部の部分を被覆す
るＭ×Ｎ個の第１薄膜電極層のアレイにパターニングす
る過程と、
【００３４】前記薄膜犠牲層を除去することによって、
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイを形成
する過程とからなる。
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーアレイを形成
する過程とからなる。
【００３５】
【発明の実施の形態】以下、本発明の好適な実施例につ
いて図面を参照しながらより詳しく説明する。
いて図面を参照しながらより詳しく説明する。
【００３６】図１１乃至図１６は、本発明の好適な実施
例によって、光投射形システムで用いられ、Ｍ×Ｎ個の
薄膜アクチュエーテッドミラー２０１からなるアレイ２
００を製造する改善された方法を説明する断面図であ
る。ここで、Ｍ及びＮは正の整数である。図１１乃至図
１６に示した同一の部分は等しい符号を付して示されて
いる。
例によって、光投射形システムで用いられ、Ｍ×Ｎ個の
薄膜アクチュエーテッドミラー２０１からなるアレイ２
００を製造する改善された方法を説明する断面図であ
る。ここで、Ｍ及びＮは正の整数である。図１１乃至図
１６に示した同一の部分は等しい符号を付して示されて
いる。
【００３７】図１１を参照すると、アレイ２００の製造
過程は、上面を有し、Ｍ×Ｎ個のトランジスタのアレイ
（図示せず）及びＭ×Ｎ個の接続端子２１０のアレイを
有する基板を含む能動マトリックス２０２の形成から始
まる。ここで、基板はガラスのような絶縁物質からな
る。
過程は、上面を有し、Ｍ×Ｎ個のトランジスタのアレイ
（図示せず）及びＭ×Ｎ個の接続端子２１０のアレイを
有する基板を含む能動マトリックス２０２の形成から始
まる。ここで、基板はガラスのような絶縁物質からな
る。
【００３８】その後、銅（Ｃｕ）あるいはニッケル（Ｎ
ｉ）のような金属、ＰＳＧあるいはポリシリコンからな
る薄膜犠牲層２２１が１〜２μｍの厚さで能動マトリッ
クス２０２の上面に形成される。この薄膜犠牲層２２１
が金属からなる場合にはスパッタリング法を、ＰＳＧか
らなる場合にはスピンコーディング法または化学蒸着
（ＣＶＤ）法を、そしてポリシリコンからなる場合には
化学蒸着（ＣＶＤ）法を用いて、薄膜犠牲層２２１が形
成される。
ｉ）のような金属、ＰＳＧあるいはポリシリコンからな
る薄膜犠牲層２２１が１〜２μｍの厚さで能動マトリッ
クス２０２の上面に形成される。この薄膜犠牲層２２１
が金属からなる場合にはスパッタリング法を、ＰＳＧか
らなる場合にはスピンコーディング法または化学蒸着
（ＣＶＤ）法を、そしてポリシリコンからなる場合には
化学蒸着（ＣＶＤ）法を用いて、薄膜犠牲層２２１が形
成される。
【００３９】次に、薄膜犠牲層２２１とＭ×Ｎ個の支持
部２０４のアレイとを含む支持層２２２を形成する。こ
の支持層２２２は、薄膜犠牲層２２１にフォトリソグラ
フィー法を用いて各接続端子２１０の周囲に位置するＭ
×Ｎ個の空スロット（図示せず）のアレイを形成する過
程と、各接続端子２１０の周囲に位置する各空スロット
に、スパッタリング法または化学蒸着法を用いて窒化シ
リコンのような第１絶縁物質からなる支持部２０４を形
成する過程とによって形成される。
部２０４のアレイとを含む支持層２２２を形成する。こ
の支持層２２２は、薄膜犠牲層２２１にフォトリソグラ
フィー法を用いて各接続端子２１０の周囲に位置するＭ
×Ｎ個の空スロット（図示せず）のアレイを形成する過
程と、各接続端子２１０の周囲に位置する各空スロット
に、スパッタリング法または化学蒸着法を用いて窒化シ
リコンのような第１絶縁物質からなる支持部２０４を形
成する過程とによって形成される。
【００４０】図１２を参照すると、Ｓｉ3Ｎ4のような第
２の絶縁物質からなる弾性層１０５が５００〜２０００
Åの厚さで、ゾル−ゲル法、スパッタリング法または化
学蒸着法を用いて支持層２２２の上部に形成されてい
る。
２の絶縁物質からなる弾性層１０５が５００〜２０００
Åの厚さで、ゾル−ゲル法、スパッタリング法または化
学蒸着法を用いて支持層２２２の上部に形成されてい
る。
【００４１】次に、Ｍ×Ｎ個のコンジット３０４のアレ
イが形成されるが、各コンジット３０４はアルミニウム
（Ａｌ）のような金属からなり、各アクチュエーテッド
ミラー２０１に対して電気信号を供給するために用いら
れる。このＭ×Ｎ個のコンジット３０４のアレイは、ま
ず、エッチング法を用いて弾性層１０５の上部から各支
持部２０４を貫通して各接続端子２１０の上部まで延在
するＭ×Ｎ個の孔のアレイ（図示せず）を形成する過程
と、その孔内にスパッタリング法を用いて金属を満たす
過程とによって形成される。
イが形成されるが、各コンジット３０４はアルミニウム
（Ａｌ）のような金属からなり、各アクチュエーテッド
ミラー２０１に対して電気信号を供給するために用いら
れる。このＭ×Ｎ個のコンジット３０４のアレイは、ま
ず、エッチング法を用いて弾性層１０５の上部から各支
持部２０４を貫通して各接続端子２１０の上部まで延在
するＭ×Ｎ個の孔のアレイ（図示せず）を形成する過程
と、その孔内にスパッタリング法を用いて金属を満たす
過程とによって形成される。
【００４２】次に、白金（Ｐｔ）または白金／チタニウ
ム（Ｐｔ／Ｔｉ）のような導電性物質からなる第２薄膜
層２２３がスパッタリング法または真空蒸着法を用い
て、０．７〜２μｍの厚さで弾性層１０５の上部に形成
されている。
ム（Ｐｔ／Ｔｉ）のような導電性物質からなる第２薄膜
層２２３がスパッタリング法または真空蒸着法を用い
て、０．７〜２μｍの厚さで弾性層１０５の上部に形成
されている。
【００４３】図１３を参照すると、第２薄膜層２２３
は、リフト・オフ（ｌｉｆｔ−ｏｆｆ）法を用いてＭ×
Ｎ個の第２薄膜電極層２３３のアレイにパターニングさ
れるが、ここで各々の第２薄膜電極層２３３は、各コン
ジット３０４を通じて各トランジスタに電気的に接続さ
れている。前記各第２薄膜電極層２３３は、薄膜アクチ
ュエーテッドミラー２０１における信号電極として機能
する。
は、リフト・オフ（ｌｉｆｔ−ｏｆｆ）法を用いてＭ×
Ｎ個の第２薄膜電極層２３３のアレイにパターニングさ
れるが、ここで各々の第２薄膜電極層２３３は、各コン
ジット３０４を通じて各トランジスタに電気的に接続さ
れている。前記各第２薄膜電極層２３３は、薄膜アクチ
ュエーテッドミラー２０１における信号電極として機能
する。
【００４４】図１４を参照すると、ＰＺＴのような圧電
物質またはＰＭＮのような電歪物質からなる電気的に変
形可能な薄膜層２２５が、ゾル−ゲル法またはスパッタ
リング法を用いて、０．７−２μｍの厚さで弾性層１０
５及びＭ×Ｎ個の第２薄膜電極層２３３のアレイの上部
に形成される。その後、この電気的に変形可能な薄膜層
２２５は相転移が起こるように熱処理される。
物質またはＰＭＮのような電歪物質からなる電気的に変
形可能な薄膜層２２５が、ゾル−ゲル法またはスパッタ
リング法を用いて、０．７−２μｍの厚さで弾性層１０
５及びＭ×Ｎ個の第２薄膜電極層２３３のアレイの上部
に形成される。その後、この電気的に変形可能な薄膜層
２２５は相転移が起こるように熱処理される。
【００４５】図１５を参照すると、電気的に変形可能な
薄膜層２２５は、フォトリソグラフィー法またはレザー
切断法を用いてＭ×Ｎ個の電気的に変形可能な薄膜部２
３５のアレイにパターニングされるが、ここで電気的に
変形可能な薄膜部２３５の各々は、第２薄膜電極層２３
３の各々を取り囲む。しかる後、弾性層１０５がフォト
リソグラフィー法またはレザー切断法を用いて、Ｍ×Ｎ
個の弾性部２０５のアレイにパターンニングされること
によって、支持層２２２の部分を露出させる。各電気的
に変形可能な薄膜部２３５が充分に薄いため、各々の電
気的に変形可能な薄膜部２３５が、圧電物質からなる場
合にその分極は必要ではなく、アクチュエーテッドミラ
ー２０１の駆動時に印加された電気信号によって分極さ
れる。相転移を起こすための熱処理は、Ｍ×Ｎ個の電気
的に変形可能な薄膜部２３５のアレイの形成後またはＭ
×Ｎ個の弾性部２０５のアレイの形成後にもできる。
薄膜層２２５は、フォトリソグラフィー法またはレザー
切断法を用いてＭ×Ｎ個の電気的に変形可能な薄膜部２
３５のアレイにパターニングされるが、ここで電気的に
変形可能な薄膜部２３５の各々は、第２薄膜電極層２３
３の各々を取り囲む。しかる後、弾性層１０５がフォト
リソグラフィー法またはレザー切断法を用いて、Ｍ×Ｎ
個の弾性部２０５のアレイにパターンニングされること
によって、支持層２２２の部分を露出させる。各電気的
に変形可能な薄膜部２３５が充分に薄いため、各々の電
気的に変形可能な薄膜部２３５が、圧電物質からなる場
合にその分極は必要ではなく、アクチュエーテッドミラ
ー２０１の駆動時に印加された電気信号によって分極さ
れる。相転移を起こすための熱処理は、Ｍ×Ｎ個の電気
的に変形可能な薄膜部２３５のアレイの形成後またはＭ
×Ｎ個の弾性部２０５のアレイの形成後にもできる。
【００４６】次に、アルミニウム（Ａｌ）、金（Ａｕ）
または白金（Ｐｔ）のような導電性及び光反射性物質か
らなる第１薄膜層（図示せず）が、５００乃至２０００
Åの厚さで、スパッタリング法または真空蒸着法を用い
て電気的に変形可能な薄膜部２３５、支持層２２２の露
出された部分、及び弾性部２０５の上部に形成されてい
る。
または白金（Ｐｔ）のような導電性及び光反射性物質か
らなる第１薄膜層（図示せず）が、５００乃至２０００
Åの厚さで、スパッタリング法または真空蒸着法を用い
て電気的に変形可能な薄膜部２３５、支持層２２２の露
出された部分、及び弾性部２０５の上部に形成されてい
る。
【００４７】次に、第１薄膜層はリフト・オフ法を用い
て、Ｍ×Ｎ個の第１薄膜電極層２２６のアレイにパター
ニングされるが、ここで、各々の第１薄膜電極層２２６
は電気的に変形可能な薄膜部２３５の各々を取り囲み、
かつ各弾性部２０５の部分を被覆する。第１薄膜電極層
２２６の各々は、薄膜アクチュエーテッドミラー２０１
におけるバイアス電極のみならず、ミラーとしてもその
機能を行う。
て、Ｍ×Ｎ個の第１薄膜電極層２２６のアレイにパター
ニングされるが、ここで、各々の第１薄膜電極層２２６
は電気的に変形可能な薄膜部２３５の各々を取り囲み、
かつ各弾性部２０５の部分を被覆する。第１薄膜電極層
２２６の各々は、薄膜アクチュエーテッドミラー２０１
におけるバイアス電極のみならず、ミラーとしてもその
機能を行う。
【００４８】次に、図１６を参照すると、薄膜犠牲層２
２１がエッチング法を用いて除去されることによって、
Ｍ×Ｎ個の薄膜アクチュエーテッドミラー２０１のアレ
イ２００を形成する。
２１がエッチング法を用いて除去されることによって、
Ｍ×Ｎ個の薄膜アクチュエーテッドミラー２０１のアレ
イ２００を形成する。
【００４９】上記に於いて、本発明の実施例について説
明したが、請求項に記載の本発明の範囲を逸脱すること
なく当業者は種々の改変をなし得るであろう。
明したが、請求項に記載の本発明の範囲を逸脱すること
なく当業者は種々の改変をなし得るであろう。
【００５０】
【発明の効果】従って、本発明によれば、従来のＭ×Ｎ
個の薄膜アクチュエーテッドミラーアレイの製造方法と
は異なり、各第１薄膜電極層２２６が、各電気的に変形
可能な薄膜部２３５と各弾性部２０５の部分とを取り囲
むように形成されるため、支持層２２２における薄膜犠
牲層２２１を除去する際、薄膜層上における化学的な腐
食の発生を防止できる。
個の薄膜アクチュエーテッドミラーアレイの製造方法と
は異なり、各第１薄膜電極層２２６が、各電気的に変形
可能な薄膜部２３５と各弾性部２０５の部分とを取り囲
むように形成されるため、支持層２２２における薄膜犠
牲層２２１を除去する際、薄膜層上における化学的な腐
食の発生を防止できる。
【図１】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図２】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図３】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図４】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図５】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図６】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図７】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図８】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図９】従来のＭ×Ｎ個の薄膜アクチュエーテッドミラ
ーアレイの製造方法を説明するための概略断面図であ
る。
ーアレイの製造方法を説明するための概略断面図であ
る。
【図１０】従来のＭ×Ｎ個の薄膜アクチュエーテッドミ
ラーアレイの製造方法を説明するための概略断面図であ
る。
ラーアレイの製造方法を説明するための概略断面図であ
る。
【図１１】本発明によるＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
【図１２】本発明によるＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
【図１３】本発明によるＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
【図１４】本発明によるＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
【図１５】本発明によるＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
【図１６】本発明によるＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
ッドミラーアレイの製造方法を説明する概略断面図であ
る。
【符号の説明】 ５４ コンジット ５５ 弾性層 １００ アレイ １０２ 能動マトリックス １０３ Ｍ×Ｎ個の支持部１０４のアレイ １０５ 弾性層 １０８ 基板 １０９ Ｍ×Ｎ個の接続端子１１０のアレイ １１０ 接続端子 １２０ 能動マトリックス１０２の上面 １２１ 薄膜犠牲層 １２２ 第１の支持層 ２００ Ｍ×Ｎ個の薄膜アクチュエーテッドミラー２０
１からなるアレイ ２０１ アクチュエーテッドミラーアレイ ２０２ 能動マトリックス ２０４ 支持部 ２０５ 弾性部 ２０８ 基板 ２１０ 接続端子 ２２１ 薄膜犠牲層 ２２２ 支持層 ２２３ 第２薄膜層 ２２５ 電気的に変形可能な薄膜層 ２２６ 第１薄膜電極層 ２３３ 第２薄膜電極層 ２３５ 電気的に変形可能な薄膜部 ３０４ コンジット
１からなるアレイ ２０１ アクチュエーテッドミラーアレイ ２０２ 能動マトリックス ２０４ 支持部 ２０５ 弾性部 ２０８ 基板 ２１０ 接続端子 ２２１ 薄膜犠牲層 ２２２ 支持層 ２２３ 第２薄膜層 ２２５ 電気的に変形可能な薄膜層 ２２６ 第１薄膜電極層 ２３３ 第２薄膜電極層 ２３５ 電気的に変形可能な薄膜部 ３０４ コンジット
Claims (10)
- 【請求項１】 光投射形システムに用いられるＭ×Ｎ
個の薄膜アクチュエーテッドミラーアレイ（Ｍ及びＮは
正の整数）の製造方法であって、 上面を有し、その上面の上にＭ×Ｎ個の接続端子のアレ
イ、基板及びＭ×Ｎ個のトランジスタのアレイを有する
能動マトリックスを形成する過程と、 前記能動マトリックスの上面に、前記Ｍ×Ｎ個の接続端
子のアレイを完全に被覆するように薄膜犠牲層を形成す
る過程と、 前記接続端子の各々を取り囲んでいる薄膜犠牲層の部分
を除去する過程と、 前記除去部分に第１の絶縁物質を満たして各接続端子の
周囲に支持部を形成することによって、Ｍ×Ｎ個の支持
部のアレイ及び薄膜犠牲層を有する支持層を形成する過
程と、 前記支持層の上部に、第２の絶縁物質からなる弾性層を
形成する過程と、 前記支持部においてコンジットを形成する過程であっ
て、前記各コンジットは弾性層の上部から各支持部を貫
通して、前記各接続端子の上部まで延在する、前記コン
ジットを形成する過程と、 前記弾性層の上部に、導電性物質からなる第２薄膜層を
形成する過程と、 前記第２薄膜層を前記各コンジットに電気的に接続され
るＭ×Ｎ個の第２薄膜電極層のアレイにパターニングす
る過程と、 前記Ｍ×Ｎ個の第２薄膜電極層のアレイ及び弾性層の上
部に電気的に変形可能な薄膜層を形成する過程と、 相転移が起こるように電気的に変形可能な薄膜層を熱処
理する過程と、 前記電気的に変形可能な薄膜層を、前記第２薄膜電極の
各々を取り囲むＭ×Ｎ個の電気的に変形可能な薄膜部の
アレイにパターンニングする過程と、 前記弾性層をＭ×Ｎ個の弾性部のアレイにパターンニン
グする過程と、 前記電気的に変形可能な薄膜部、前記弾性部及び前記支
持層の上部に第１薄膜層を形成する過程と、 前記第１薄膜層を、前記電気的に変形可能な薄膜部の各
々を取り囲み、かつ各々の前記弾性部の部分を被覆する
Ｍ×Ｎ個の第１薄膜電極層のアレイにパターニングする
過程と、 前記薄膜犠牲層を除去することによって、Ｍ×Ｎ個の薄
膜アクチュエーテッドミラーアレイを形成する過程とを
有することを特徴とするＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法。 - 【請求項２】 前記第１薄膜電極の各々が、導電性及
び光反射性を有する物質（例えば、アルミニウム（Ａ
ｌ）、金（Ａｕ）、白金（Ｐｔ））からなることを特徴
とする請求項１に記載のＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法。 - 【請求項３】 前記第１及び第２薄膜電極層の各々
が、スパッタリング法または真空蒸着法を行った後に、
リフト・オフ（ｌｉｆｔ−ｏｆｆ）法を行いて形成され
ることを特徴とする請求項１に記載のＭ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法。 - 【請求項４】 前記電気的に変形可能な薄膜部の各々
が、圧電物質からなることを特徴とする請求項１に記載
のＭ×Ｎ個の薄膜アクチュエーテッドミラーアレイの製
造方法。 - 【請求項５】 前記電気的に変形可能な薄膜部の各々
が、電歪物質からなることを特徴とする請求項１に記載
のＭ×Ｎ個の薄膜アクチュエーテッドミラーアレイの製
造方法。 - 【請求項６】 前記電気的に変形可能な薄膜部の各々
が、ゾル−ゲル（ｓｏｌ−ｇｅｌ）法またはスパッタリ
ング法を行った後に、フォトリソグラフィー法またはレ
ザー切断法を行いて形成されることを特徴とする請求項
１に記載のＭ×Ｎ個の薄膜アクチュエーテッドミラーア
レイの製造方法。 - 【請求項７】 前記弾性部の各々が、絶縁物質からな
ることを特徴とする請求項１に記載のＭ×Ｎ個の薄膜ア
クチュエーテッドミラーアレイの製造方法。 - 【請求項８】 前記弾性部の各々が、ゾル−ゲル法、
スパッタリング法または化学蒸着（ＣＶＤ）法を行った
後、フォトリソグラフィー法またはレザー切断法を用い
て形成されることを特徴とする請求項１に記載のＭ×Ｎ
個の薄膜アクチュエーテッドミラーアレイの製造方法。 - 【請求項９】 前記Ｍ×Ｎ個の電気的に変形可能な薄
膜部のアレイを形成した後に、相転移を引き起こすため
の熱処理を行うことを特徴とする請求項１に記載のＭ×
Ｎ個の薄膜アクチュエーテッドミラーアレイの製造方
法。 - 【請求項１０】 前記Ｍ×Ｎ個の弾性部をアレイの形
成した後に、相転移を引き起こすための熱処理を行うこ
とを特徴とする請求項１に記載のＭ×Ｎ個の薄膜アクチ
ュエーテッドミラーアレイの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994P17571 | 1994-07-21 | ||
| KR1019940017571A KR100209401B1 (ko) | 1994-07-21 | 1994-07-21 | 광로조절장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0868955A true JPH0868955A (ja) | 1996-03-12 |
Family
ID=19388443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7206548A Pending JPH0868955A (ja) | 1994-07-21 | 1995-07-20 | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5608569A (ja) |
| JP (1) | JPH0868955A (ja) |
| KR (1) | KR100209401B1 (ja) |
| CN (1) | CN1057392C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008127A1 (en) * | 1996-08-21 | 1998-02-26 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror array for use in an optical projection system |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209401B1 (ko) * | 1994-07-21 | 1999-07-15 | 전주범 | 광로조절장치의 제조방법 |
| KR0150541B1 (ko) * | 1995-03-31 | 1998-10-15 | 배순훈 | 광로조절장치와 그 제조방법 |
| US5701192A (en) * | 1995-05-26 | 1997-12-23 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror array and method of manufacturing the same |
| US6969635B2 (en) * | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| US5834163A (en) * | 1995-08-22 | 1998-11-10 | Daewoo Electronics Co., Ltd. | Method for forming an electrical connection in a thin film actuated mirror |
| WO1998033327A1 (en) * | 1997-01-23 | 1998-07-30 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror array in an optical projection system and method for manufacturing the same |
| WO1999000989A1 (en) * | 1997-06-30 | 1999-01-07 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror including a seeding member and an electrodisplacive member made of materials having the same crystal structure and growth direction |
| WO1999023832A1 (en) * | 1997-10-31 | 1999-05-14 | Daewoo Electronics Co., Ltd. | Method for manufacturing thin film actuated mirror array in an optical projection system |
| US6947201B2 (en) * | 2003-12-08 | 2005-09-20 | Xinetics, Inc. | Transverse electrodisplacive actuator array |
| CN108604637B (zh) | 2016-02-11 | 2023-04-07 | 新加坡科技研究局 | 控制电磁波的设备和装置及其形成和操作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5454906A (en) * | 1994-06-21 | 1995-10-03 | Texas Instruments Inc. | Method of providing sacrificial spacer for micro-mechanical devices |
| KR100209401B1 (ko) * | 1994-07-21 | 1999-07-15 | 전주범 | 광로조절장치의 제조방법 |
| US5485304A (en) * | 1994-07-29 | 1996-01-16 | Texas Instruments, Inc. | Support posts for micro-mechanical devices |
| US5526951A (en) * | 1994-09-30 | 1996-06-18 | Texas Instruments Incorporated | Fabrication method for digital micro-mirror devices using low temperature CVD |
-
1994
- 1994-07-21 KR KR1019940017571A patent/KR100209401B1/ko not_active IP Right Cessation
-
1995
- 1995-07-20 US US08/504,874 patent/US5608569A/en not_active Expired - Lifetime
- 1995-07-20 JP JP7206548A patent/JPH0868955A/ja active Pending
- 1995-07-21 CN CN95109991.4A patent/CN1057392C/zh not_active Expired - Fee Related
-
1996
- 1996-12-27 US US08/774,835 patent/US5841569A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008127A1 (en) * | 1996-08-21 | 1998-02-26 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror array for use in an optical projection system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1122005A (zh) | 1996-05-08 |
| CN1057392C (zh) | 2000-10-11 |
| KR100209401B1 (ko) | 1999-07-15 |
| US5608569A (en) | 1997-03-04 |
| US5841569A (en) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734271B2 (ja) | 薄膜アクチュエーテッドミラーのアレイ及びその製造方法 | |
| US6203715B1 (en) | Method for the manufacture of a thin film actuated mirror array | |
| JPH09179042A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| US5663830A (en) | Thin film actuated mirror array for use in an optical projection system and method for the manufacture thereof | |
| US5636070A (en) | Thin film actuated mirror array | |
| JPH09269456A (ja) | 光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH08114758A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレーの製造方法 | |
| US5579179A (en) | Method for manufacturing an array of thin film actuated mirrors | |
| JPH10301040A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH0868955A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| US5677785A (en) | Method for forming an array of thin film actuated mirrors | |
| US5637517A (en) | Method for forming array of thin film actuated mirrors | |
| US5627673A (en) | Array of thin film actuated mirrors for use in an optical projection system | |
| EP0783123B1 (en) | Thin film actuated mirror array having dielectric layers | |
| US5774256A (en) | Method for manufacturing an array of thin film actuated mirrors | |
| US5610773A (en) | Actuated mirror array and method for the manufacture thereof | |
| US5859724A (en) | Method for the manufacture of a short-circuit free actuated mirror array | |
| US6136390A (en) | Method for manufacturing a thin film actuatable mirror array having an enhanced structural integrity | |
| JPH1082961A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JP3523881B2 (ja) | 低温度形成の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH1082960A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| US5701192A (en) | Thin film actuated mirror array and method of manufacturing the same | |
| JPH08278457A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| US5808782A (en) | Thin film actuated mirror array having spacing member | |
| AU724477B2 (en) | Thin film actuated mirror array having dielectric layers |