JPH10206758A - 薄膜アクチュエーテッドミラーアレイの製造方法 - Google Patents
薄膜アクチュエーテッドミラーアレイの製造方法Info
- Publication number
- JPH10206758A JPH10206758A JP9340217A JP34021797A JPH10206758A JP H10206758 A JPH10206758 A JP H10206758A JP 9340217 A JP9340217 A JP 9340217A JP 34021797 A JP34021797 A JP 34021797A JP H10206758 A JPH10206758 A JP H10206758A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- array
- forming
- masking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
- G21K1/00—Arrangements for handling particles or ionising radiation, e.g. focusing or moderating
- G21K1/06—Arrangements for handling particles or ionising radiation, e.g. focusing or moderating using diffraction, refraction or reflection, e.g. monochromators
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
- G21K2201/00—Arrangements for handling radiation or particles
- G21K2201/06—Arrangements for handling radiation or particles using diffractive, refractive or reflecting elements
- G21K2201/067—Construction details
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 薄膜アクチュエーテッドミラーの構造的なイ
ンテグリティを向上させ得る薄膜アクチュエーテッドミ
ラーアレイの製造方法を提供する。 【解決】 能動マトリックス310 を準備し、パッシベー
ション層320 、食刻液流入防止層330 及び薄膜犠牲層34
0 を各々能動マトリックス310 の上に蒸着し、第１マス
キング層352 を薄膜犠牲層340 の上に形成し、第１マス
キング層352 に上に第２マスキング層354 を形成し、第
１マスキング層352 及び薄膜犠牲層340 を選択的にエッ
チングして、Ｍ×Ｎ対の空スロット345 のアレイを形成
し、第１マスキング層352 及び第２マスキング層354 を
取除き、Ｍ×Ｎ個の駆動構造体430を薄膜犠牲層340 の
上に形成し、薄膜犠牲層340 を取除いて、Ｍ×Ｎ個の薄
膜アクチュエーテッドミラー301 のアレイ300 を形成す
る。
ンテグリティを向上させ得る薄膜アクチュエーテッドミ
ラーアレイの製造方法を提供する。 【解決】 能動マトリックス310 を準備し、パッシベー
ション層320 、食刻液流入防止層330 及び薄膜犠牲層34
0 を各々能動マトリックス310 の上に蒸着し、第１マス
キング層352 を薄膜犠牲層340 の上に形成し、第１マス
キング層352 に上に第２マスキング層354 を形成し、第
１マスキング層352 及び薄膜犠牲層340 を選択的にエッ
チングして、Ｍ×Ｎ対の空スロット345 のアレイを形成
し、第１マスキング層352 及び第２マスキング層354 を
取除き、Ｍ×Ｎ個の駆動構造体430を薄膜犠牲層340 の
上に形成し、薄膜犠牲層340 を取除いて、Ｍ×Ｎ個の薄
膜アクチュエーテッドミラー301 のアレイ300 を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、光投射システムに
関し、特に、そのシステムに用いられ、Ｍ×Ｎ個の薄膜
アクチュエーテッドミラーの構造的インテグリティを向
上させ得る薄膜アクチュエーテッドミラーアレイの製造
方法に関する。
関し、特に、そのシステムに用いられ、Ｍ×Ｎ個の薄膜
アクチュエーテッドミラーの構造的インテグリティを向
上させ得る薄膜アクチュエーテッドミラーアレイの製造
方法に関する。
【０００２】
【従来の技術】従来の多様なビデオディスプレイシステ
ムのうち、光投射システムは高画質の画像を大画面で形
成し得るものとして知られている。そのような光投射シ
ステムにおいて、ランプから発せられた光は、例えば、
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーのアレイに一
様に投射される。ここで、各ミラーは各アクチュエータ
に接続されている。これらのアクチュエーターは、印加
された電界信号に応じて変形を起こす、圧電物質または
電歪物質のような電気的に変形可能な物質からなる。
ムのうち、光投射システムは高画質の画像を大画面で形
成し得るものとして知られている。そのような光投射シ
ステムにおいて、ランプから発せられた光は、例えば、
Ｍ×Ｎ個の薄膜アクチュエーテッドミラーのアレイに一
様に投射される。ここで、各ミラーは各アクチュエータ
に接続されている。これらのアクチュエーターは、印加
された電界信号に応じて変形を起こす、圧電物質または
電歪物質のような電気的に変形可能な物質からなる。
【０００３】各ミラーから反射した光線は、例えば、光
学バッフルの開口に入射される。各アクチュエーターに
電気信号を印加することによって、各ミラーの入射光線
に対する相対的な位置が変更されることによって、各ミ
ラーからの反射光線の光路が偏向される。各反射光線の
光路が変わる場合、開口を通じて各ミラーから反射され
た光線の光量が変わることによって光の強さが変調され
る。開口を経て変調された光線は、投射レンズのような
適切な光学装置を介して投射スクリーンに入射し、その
上に像を表示する。
学バッフルの開口に入射される。各アクチュエーターに
電気信号を印加することによって、各ミラーの入射光線
に対する相対的な位置が変更されることによって、各ミ
ラーからの反射光線の光路が偏向される。各反射光線の
光路が変わる場合、開口を通じて各ミラーから反射され
た光線の光量が変わることによって光の強さが変調され
る。開口を経て変調された光線は、投射レンズのような
適切な光学装置を介して投射スクリーンに入射し、その
上に像を表示する。
【０００４】図１〜図８は、Ｍ×Ｎ個の薄膜アクチュエ
ーテッドミラー101 よりなるアレイ100 の製造方法を説
明するための概略的な断面図が各々示されている。ここ
で、Ｍ及びＮは各々正の整数である。このアレイ100
は、本願出願と出願人を同じくする米国特許出願番号第
08/602、928 号明細書に、「THIN FILM ACTUATED MIRRO
R ARRAY FOR USE IN AN OPTICAL PROJECTION SYSTEM 」
との名称で開示されている。
ーテッドミラー101 よりなるアレイ100 の製造方法を説
明するための概略的な断面図が各々示されている。ここ
で、Ｍ及びＮは各々正の整数である。このアレイ100
は、本願出願と出願人を同じくする米国特許出願番号第
08/602、928 号明細書に、「THIN FILM ACTUATED MIRRO
R ARRAY FOR USE IN AN OPTICAL PROJECTION SYSTEM 」
との名称で開示されている。
【０００５】アレイ100 の製造工程は、基板112 、Ｍ×
Ｎ個のトランジスタのアレイ（図示せず）及びＭ×Ｎ個
の接続端子114 のアレイを備える能動マトリックス110
を準備することから始まる。各々の接続端子114 はトラ
ンジスタのアレイのうちのいずれか一つに対応して電気
的に接続されている。
Ｎ個のトランジスタのアレイ（図示せず）及びＭ×Ｎ個
の接続端子114 のアレイを備える能動マトリックス110
を準備することから始まる。各々の接続端子114 はトラ
ンジスタのアレイのうちのいずれか一つに対応して電気
的に接続されている。
【０００６】続いて、ＰＳＧまたは窒化ケイ素からな
り、厚み0.1 〜２μｍのパッシベーション層120 が、能
動マトリックス110 の上にＣＶＤ法またはスピンコーテ
ィング法によって形成される。
り、厚み0.1 〜２μｍのパッシベーション層120 が、能
動マトリックス110 の上にＣＶＤ法またはスピンコーテ
ィング法によって形成される。
【０００７】次に、図１に示すように、窒化ケイ素から
なり、厚み0.1 〜２μｍの食刻液流入防止層130 がパッ
シベーション層120 の上にスパッタリング法またはＣＶ
Ｄ法によって蒸着される。
なり、厚み0.1 〜２μｍの食刻液流入防止層130 がパッ
シベーション層120 の上にスパッタリング法またはＣＶ
Ｄ法によって蒸着される。
【０００８】続いて、図２に示すように、ＰＳＧからな
り、平坦な上面を有する薄膜犠牲層140 が、ＣＶＤ法ま
たはスピンコーティング法、その後、化学機械的ポリッ
シング（ＣＭＰ）法によって、食刻液流入防止層130 の
上部に形成される。
り、平坦な上面を有する薄膜犠牲層140 が、ＣＶＤ法ま
たはスピンコーティング法、その後、化学機械的ポリッ
シング（ＣＭＰ）法によって、食刻液流入防止層130 の
上部に形成される。
【０００９】その後、図３に示すように、各対において
空スロット145 のうちの何れかの一つが、ドライエッチ
ング法またはウェットエッチング法によって接続端子11
4 のうちのいずれかの一つを取り囲むように、Ｍ×Ｎ対
の空スロット145 のアレイが薄膜犠牲層140 に形成され
る。
空スロット145 のうちの何れかの一つが、ドライエッチ
ング法またはウェットエッチング法によって接続端子11
4 のうちのいずれかの一つを取り囲むように、Ｍ×Ｎ対
の空スロット145 のアレイが薄膜犠牲層140 に形成され
る。
【００１０】次に、窒化物、例えば、窒化ケイ素からな
り、厚み0.1 〜２μｍの弾性層150が、ＣＶＤ法によっ
て空スロット145 を有する薄膜犠牲層140 の上に蒸着さ
れる。
り、厚み0.1 〜２μｍの弾性層150が、ＣＶＤ法によっ
て空スロット145 を有する薄膜犠牲層140 の上に蒸着さ
れる。
【００１１】しかる後に、導電性物質、例えば、Pt/Ta
からなり、厚み0.1 〜２μｍの第２薄膜層（図示せず）
が、スパッタリング法または真空蒸着法によって弾性層
150の上に形成される。その後、図４に示すように、第
２薄膜層がドライエッチング法によってＭ×Ｎ個の第２
薄膜電極165 のアレイにイソ−カッティングされる。こ
こで、各第２薄膜電極165 は他の第２薄膜電極165 から
電気的に分離されている。
からなり、厚み0.1 〜２μｍの第２薄膜層（図示せず）
が、スパッタリング法または真空蒸着法によって弾性層
150の上に形成される。その後、図４に示すように、第
２薄膜層がドライエッチング法によってＭ×Ｎ個の第２
薄膜電極165 のアレイにイソ−カッティングされる。こ
こで、各第２薄膜電極165 は他の第２薄膜電極165 から
電気的に分離されている。
【００１２】ＰＺＴのような圧電性物質、またはＰＭＮ
のような電歪性物質からなり、厚み0.1 〜２μｍの電気
的に変形可能な薄膜層170 が、蒸着法、ゾル−ゲル法、
スパッタリング法またはＣＶＤ法によってＭ×Ｎ個の第
２薄膜電極165 の上に蒸着される。その後、電気的に変
形可能な薄膜層170 を急速熱焼なまし（ＲＡＴ:rapidth
ermal annealing）法によって熱処理することによっ
て、相転移を引起こす。
のような電歪性物質からなり、厚み0.1 〜２μｍの電気
的に変形可能な薄膜層170 が、蒸着法、ゾル−ゲル法、
スパッタリング法またはＣＶＤ法によってＭ×Ｎ個の第
２薄膜電極165 の上に蒸着される。その後、電気的に変
形可能な薄膜層170 を急速熱焼なまし（ＲＡＴ:rapidth
ermal annealing）法によって熱処理することによっ
て、相転移を引起こす。
【００１３】続いて、図５に示すように、例えば、アル
ミニウム(Al)または銀(Ag)のような導電性及び光反射性
物質からなり、厚み0.1 〜２μｍの第１薄膜層180 が、
スパッタリング法または真空蒸着法によって電気的に変
形可能な薄膜層170 の上に形成されることによって、多
層構造体200 を形成する。
ミニウム(Al)または銀(Ag)のような導電性及び光反射性
物質からなり、厚み0.1 〜２μｍの第１薄膜層180 が、
スパッタリング法または真空蒸着法によって電気的に変
形可能な薄膜層170 の上に形成されることによって、多
層構造体200 を形成する。
【００１４】続いて、図６に示すように、各未完成駆動
構造体210 が第１薄膜電極185 、電気的に変形可能な薄
膜部175 、第２薄膜電極165 及び弾性部155 を有するよ
うに、多層構造体200 はフォトリソグラフィー法または
レーザ切断法によって、薄膜犠牲層140 が露出されるま
で、Ｍ×Ｎ個の未完成駆動構造体210 のアレイにパター
ニングされる。
構造体210 が第１薄膜電極185 、電気的に変形可能な薄
膜部175 、第２薄膜電極165 及び弾性部155 を有するよ
うに、多層構造体200 はフォトリソグラフィー法または
レーザ切断法によって、薄膜犠牲層140 が露出されるま
で、Ｍ×Ｎ個の未完成駆動構造体210 のアレイにパター
ニングされる。
【００１５】続いて、図７に示すように、タングステン
（Ｗ）からなるＭ×Ｎ個のコンジット190 のアレイが、
リフトオフ法によって形成される。ここで、各コンジッ
ト190 は電気的に変形可能な薄膜部175 から対応する接
続端子114 の上部まで延在して、Ｍ×Ｎ個の駆動構造体
220 のアレイを形成する。
（Ｗ）からなるＭ×Ｎ個のコンジット190 のアレイが、
リフトオフ法によって形成される。ここで、各コンジッ
ト190 は電気的に変形可能な薄膜部175 から対応する接
続端子114 の上部まで延在して、Ｍ×Ｎ個の駆動構造体
220 のアレイを形成する。
【００１６】最後に、図８に示すように、エッチング液
または化学液（例えば、フッ化水素（ＨＦ）蒸気）を用
いるウェットエッチング法によって、薄膜犠牲層140 が
取り除かれることによって、Ｍ×Ｎ個の薄膜アクチュエ
ーテッドミラー101 のアレイ100 を形成する。
または化学液（例えば、フッ化水素（ＨＦ）蒸気）を用
いるウェットエッチング法によって、薄膜犠牲層140 が
取り除かれることによって、Ｍ×Ｎ個の薄膜アクチュエ
ーテッドミラー101 のアレイ100 を形成する。
【００１７】前述した従来のＭ×Ｎ個の薄膜アクチュエ
ーテッドミラー101 のアレイ100 の製造方法には幾つか
の欠点がある。空スロット145 は一般的にフォトレジス
トを用いて薄膜犠牲層140 を食刻することによって四角
形状に形成される。電気的に変形可能な薄膜層170 の形
成の際、変形可能な薄膜層170 が熱処理されて相転移が
発生する時、内部でひび割れが生じる空スロットの上に
位置した変形可能な薄膜層170 のアングル部分にストレ
スが集中される。その結果、薄膜アクチュエーテッドミ
ラー101 の構造的なインテグリティを低下させるという
不都合がある。
ーテッドミラー101 のアレイ100 の製造方法には幾つか
の欠点がある。空スロット145 は一般的にフォトレジス
トを用いて薄膜犠牲層140 を食刻することによって四角
形状に形成される。電気的に変形可能な薄膜層170 の形
成の際、変形可能な薄膜層170 が熱処理されて相転移が
発生する時、内部でひび割れが生じる空スロットの上に
位置した変形可能な薄膜層170 のアングル部分にストレ
スが集中される。その結果、薄膜アクチュエーテッドミ
ラー101 の構造的なインテグリティを低下させるという
不都合がある。
【００１８】
【発明が解決しようとする課題】従って、本発明の主な
目的は、薄膜アクチュエーテッドミラーの構造的なイン
テグリティを向上させ得る薄膜アクチュエーテッドミラ
ーアレイの製造方法を提供することにある。
目的は、薄膜アクチュエーテッドミラーの構造的なイン
テグリティを向上させ得る薄膜アクチュエーテッドミラ
ーアレイの製造方法を提供することにある。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の好適実施例によれば、光投射システムに
用いられるＭ×Ｎ（Ｍ、Ｎは正の整数）個の薄膜アクチ
ュエーテッドミラーアレイの製造方法であって、基板及
びＭ×Ｎ個の接続端子のアレイを有する能動マトリック
スを準備する第１工程と、パッシベーション層、食刻液
流入防止層及び薄膜犠牲層を各々前記能動マトリックス
の上に蒸着する第２工程と、第１マスキング層を前記薄
膜犠牲層の上に形成する第３工程と、前記第１マスキン
グ層に上に第２マスキング層で形成する第４工程と、前
記第１マスキング層及び前記薄膜犠牲層を選択的にエッ
チングして、Ｍ×Ｎ対の空スロットのアレイを前記薄膜
犠牲層に形成する第５工程と、前記第１マスキング層及
び前記第２マスキング層を取除く第６工程と、各々が弾
性部、第２薄膜電極、電気的に変形可能な薄膜層、第１
薄膜電極及びコンジットを有する、Ｍ×Ｎ個の駆動構造
体を前記薄膜犠牲層の上に形成する第７工程と、前記薄
膜犠牲層を取除いて、前記Ｍ×Ｎ個の薄膜アクチュエー
テッドミラーアレイを形成する第８工程とを含むことを
特徴とする薄膜アクチュエーテッドミラーアレイの製造
方法が提供される。
めに、本発明の好適実施例によれば、光投射システムに
用いられるＭ×Ｎ（Ｍ、Ｎは正の整数）個の薄膜アクチ
ュエーテッドミラーアレイの製造方法であって、基板及
びＭ×Ｎ個の接続端子のアレイを有する能動マトリック
スを準備する第１工程と、パッシベーション層、食刻液
流入防止層及び薄膜犠牲層を各々前記能動マトリックス
の上に蒸着する第２工程と、第１マスキング層を前記薄
膜犠牲層の上に形成する第３工程と、前記第１マスキン
グ層に上に第２マスキング層で形成する第４工程と、前
記第１マスキング層及び前記薄膜犠牲層を選択的にエッ
チングして、Ｍ×Ｎ対の空スロットのアレイを前記薄膜
犠牲層に形成する第５工程と、前記第１マスキング層及
び前記第２マスキング層を取除く第６工程と、各々が弾
性部、第２薄膜電極、電気的に変形可能な薄膜層、第１
薄膜電極及びコンジットを有する、Ｍ×Ｎ個の駆動構造
体を前記薄膜犠牲層の上に形成する第７工程と、前記薄
膜犠牲層を取除いて、前記Ｍ×Ｎ個の薄膜アクチュエー
テッドミラーアレイを形成する第８工程とを含むことを
特徴とする薄膜アクチュエーテッドミラーアレイの製造
方法が提供される。
【００２０】
【発明の実施の形態】以下、本発明の好適実施例につい
て図面を参照しながらより詳しく説明する。
て図面を参照しながらより詳しく説明する。
【００２１】図９〜図２０は、各々、本発明の好適実施
例による光投射システムに用いられるＭ×Ｎ個の薄膜ア
クチュエーテッドミラー301 のアレイ300 の製造方法を
説明するための概略的な断面図である。ここで、Ｍ及び
Ｎは正の整数であり、図９〜図２０の中で、同一部分に
は同一の参照符号を付して表示したことに注目された
い。
例による光投射システムに用いられるＭ×Ｎ個の薄膜ア
クチュエーテッドミラー301 のアレイ300 の製造方法を
説明するための概略的な断面図である。ここで、Ｍ及び
Ｎは正の整数であり、図９〜図２０の中で、同一部分に
は同一の参照符号を付して表示したことに注目された
い。
【００２２】アレイ300 の製造工程は、Ｍ×Ｎ個の接続
端子314 のアレイ及び基板312 を有する能動マトリック
ス310 の準備することから始まる。
端子314 のアレイ及び基板312 を有する能動マトリック
ス310 の準備することから始まる。
【００２３】続いて、例えば、ＰＳＧまたは窒化ケイ素
からなり、厚み0.1 〜２μｍのパッシベーション層320
が、ＣＶＤ法によって能動マトリックス310 の上部に形
成される。
からなり、厚み0.1 〜２μｍのパッシベーション層320
が、ＣＶＤ法によって能動マトリックス310 の上部に形
成される。
【００２４】次に、窒化ケイ素からなり、厚み1000〜20
00オングストロームの食刻液流入防止層330 が、例え
ば、低圧化学気相成長（ＬＰＣＶＤ）法によってパッシ
ベーション層320 の上部に蒸着される。
00オングストロームの食刻液流入防止層330 が、例え
ば、低圧化学気相成長（ＬＰＣＶＤ）法によってパッシ
ベーション層320 の上部に蒸着される。
【００２５】しかる後に、図９に示すように、ＰＳＧか
らなり、厚み0.5 〜４μｍの薄膜犠牲層340 が、食刻液
流入防止層330 の上部に気圧化学気相成長（ＡＰＣＶ
Ｄ）法、その後、ＣＭＰ法によって形成される。
らなり、厚み0.5 〜４μｍの薄膜犠牲層340 が、食刻液
流入防止層330 の上部に気圧化学気相成長（ＡＰＣＶ
Ｄ）法、その後、ＣＭＰ法によって形成される。
【００２６】次に、図１０に示すように、酸化ケイ素
（SiO2）からなり、厚み500 〜1000オングストロームの
第１マスク層352 が、400 ℃未満の温度の下でプラズマ
促進化学蒸着法（ＰＥＣＶＤ）によって、薄膜犠牲層34
0 の上部に蒸着される。
（SiO2）からなり、厚み500 〜1000オングストロームの
第１マスク層352 が、400 ℃未満の温度の下でプラズマ
促進化学蒸着法（ＰＥＣＶＤ）によって、薄膜犠牲層34
0 の上部に蒸着される。
【００２７】しかる後に、図１１に示すように、フォト
レジストからなり、厚み500 〜1000オングストロームの
第２マスク層354 が、スピンコーティング法によって第
１マスク層352 の上部に蒸着される。
レジストからなり、厚み500 〜1000オングストロームの
第２マスク層354 が、スピンコーティング法によって第
１マスク層352 の上部に蒸着される。
【００２８】次に、図１２に示すように、第２マスク層
354 がエッチング法によって選択的にエッチングされ
る。
354 がエッチング法によって選択的にエッチングされ
る。
【００２９】その後、図１３に示すように、第１マスク
層352 及び薄膜犠牲層340 がドライエッチング法によっ
てエッチングされることによって、各々が第１マスク層
352と薄膜犠牲層340 との間のエッチング率の差によっ
て台形状に形成されるＭ×Ｎ対の空スロット345 のアレ
イが形成される。
層352 及び薄膜犠牲層340 がドライエッチング法によっ
てエッチングされることによって、各々が第１マスク層
352と薄膜犠牲層340 との間のエッチング率の差によっ
て台形状に形成されるＭ×Ｎ対の空スロット345 のアレ
イが形成される。
【００３０】しかる後に、図１４に示すように、第２マ
スク層354 がアッシング法(ashingmethod）によって取
除かれる。
スク層354 がアッシング法(ashingmethod）によって取
除かれる。
【００３１】続いて、図１５に示すように、第１マスク
層352 がウェットエッチング法によって取除かれる。こ
こで、台形状に形成された空スロット345 のアングル部
分は順序的なエッチングプロセスによって丸められる。
層352 がウェットエッチング法によって取除かれる。こ
こで、台形状に形成された空スロット345 のアングル部
分は順序的なエッチングプロセスによって丸められる。
【００３２】続いて、窒化物（例えば、窒化ケイ素）か
らなり、厚み0.1 〜１μｍの弾性層360 が、ＬＰＣＶＤ
法によって、空スロット345 を有する薄膜犠牲層340 の
上部に蒸着される。
らなり、厚み0.1 〜１μｍの弾性層360 が、ＬＰＣＶＤ
法によって、空スロット345 を有する薄膜犠牲層340 の
上部に蒸着される。
【００３３】その後、導電性物質（例えば、Pt/Ta)から
なり、厚み、0.1 〜１μm の第２薄膜層（図示せず）
が、スパッタリング法によって弾性層360 の上部に形成
される。その後、図１６に示すように、第２薄膜層はド
ライエッチング法によってＭ×Ｎ個の第２薄膜電極375
のアレイにイソ−カッティングされる。ここで、各第２
薄膜電極375 は他の第２薄膜電極375 から電気的に短絡
されている。
なり、厚み、0.1 〜１μm の第２薄膜層（図示せず）
が、スパッタリング法によって弾性層360 の上部に形成
される。その後、図１６に示すように、第２薄膜層はド
ライエッチング法によってＭ×Ｎ個の第２薄膜電極375
のアレイにイソ−カッティングされる。ここで、各第２
薄膜電極375 は他の第２薄膜電極375 から電気的に短絡
されている。
【００３４】次に、圧電物質（例えば、PZT ）または電
歪物質（例えば、PMN ）からなり、厚み0.1 〜１μｍの
電気的に変形可能な薄膜層380 が、蒸着法、ゾル−ゲル
法、スパッタリング法及びＣＶＤ法によって、Ｍ×Ｎ個
の第２薄膜電極375 のアレイの上部に蒸着される。その
後、電気的に変形可能な薄膜層380 が、ＲＴＡ法によっ
て熱処理されることによって、相転移を引起こす。
歪物質（例えば、PMN ）からなり、厚み0.1 〜１μｍの
電気的に変形可能な薄膜層380 が、蒸着法、ゾル−ゲル
法、スパッタリング法及びＣＶＤ法によって、Ｍ×Ｎ個
の第２薄膜電極375 のアレイの上部に蒸着される。その
後、電気的に変形可能な薄膜層380 が、ＲＴＡ法によっ
て熱処理されることによって、相転移を引起こす。
【００３５】続いて、図１７に示すように、導電性物質
及び光反射性物質（例えば、AlまたはAg）からなり、厚
み0.1 〜１μｍの第１薄膜層390 が、スパッタリング法
によって、電気的に変形可能な薄膜層380 の上部に形成
されることによって、多層構造体410 が形成される。
及び光反射性物質（例えば、AlまたはAg）からなり、厚
み0.1 〜１μｍの第１薄膜層390 が、スパッタリング法
によって、電気的に変形可能な薄膜層380 の上部に形成
されることによって、多層構造体410 が形成される。
【００３６】しかる後に、図１８に示すように、この多
層構造体410 は、薄膜犠牲層340 が露出されるまで、フ
ォトリソグラフィー法またはレーザ切断法によって、各
々が第１薄膜電極395 、電気的に変形可能な薄膜部385
、第２薄膜電極375 及び弾性部365 からなるＭ×Ｎ個
の未完成駆動構造体420 のアレイにパターニングされ
る。
層構造体410 は、薄膜犠牲層340 が露出されるまで、フ
ォトリソグラフィー法またはレーザ切断法によって、各
々が第１薄膜電極395 、電気的に変形可能な薄膜部385
、第２薄膜電極375 及び弾性部365 からなるＭ×Ｎ個
の未完成駆動構造体420 のアレイにパターニングされ
る。
【００３７】続いて、Ｍ×Ｎ個の孔（図示せず）がエッ
チング法によって形成される。ここで、各孔は電気的に
変形可能な薄膜部385 から対応する接続端子314 の上部
まで延在される。図１９に示すように、Ｍ×Ｎ個のコン
ジット400 が、リフト−オフ(lift ‐off)法によって、
各孔をタングステン(W) のような金属で埋め込むことに
よって形成されて、Ｍ×Ｎ個の駆動構造体430 のアレイ
が形成される。
チング法によって形成される。ここで、各孔は電気的に
変形可能な薄膜部385 から対応する接続端子314 の上部
まで延在される。図１９に示すように、Ｍ×Ｎ個のコン
ジット400 が、リフト−オフ(lift ‐off)法によって、
各孔をタングステン(W) のような金属で埋め込むことに
よって形成されて、Ｍ×Ｎ個の駆動構造体430 のアレイ
が形成される。
【００３８】最後に、図２０に示すように、薄膜犠牲層
340 がエッチング液（例えば、フッ化水素（ＨＦ））の
エッチング法によって取り除かれて、Ｍ×Ｎ個の薄膜ア
クチュエーテッドミラー301 のアレイ300 が形成され
る。
340 がエッチング液（例えば、フッ化水素（ＨＦ））の
エッチング法によって取り除かれて、Ｍ×Ｎ個の薄膜ア
クチュエーテッドミラー301 のアレイ300 が形成され
る。
【００３９】本発明のＭ×Ｎ個の薄膜アクチュエーテッ
ドミラー301 のアレイ300 の製造方法において、例え
ば、フォトレジストからなる第２マスク層354 が形成さ
れる前に、第１マスク層352 は薄膜犠牲層340 の上部に
形成される。
ドミラー301 のアレイ300 の製造方法において、例え
ば、フォトレジストからなる第２マスク層354 が形成さ
れる前に、第１マスク層352 は薄膜犠牲層340 の上部に
形成される。
【００４０】例えば、酸化ケイ素からなる第１マスク層
352 と、例えば、ＰＳＧからなる第２マスク層354 とを
エッチングすることによって、空スロット345 が第１マ
スク層352 と薄膜犠牲層340 との間のエッチング率の差
によって台形状に形成される。更に、第１マスク層352
の除去の際、台形状に形成された空スロット345 のアン
グル部分が順序的なエッチングプロセスによって丸めら
れる。その結果、電気的に変形可能な薄膜層380 がひび
割れされることを防ぐことができる。
352 と、例えば、ＰＳＧからなる第２マスク層354 とを
エッチングすることによって、空スロット345 が第１マ
スク層352 と薄膜犠牲層340 との間のエッチング率の差
によって台形状に形成される。更に、第１マスク層352
の除去の際、台形状に形成された空スロット345 のアン
グル部分が順序的なエッチングプロセスによって丸めら
れる。その結果、電気的に変形可能な薄膜層380 がひび
割れされることを防ぐことができる。
【００４１】上記において、本発明の好適な実施の形態
について説明したが、本発明の請求範囲を逸脱すること
なく、当業者は種々の改変をなし得るであろう。
について説明したが、本発明の請求範囲を逸脱すること
なく、当業者は種々の改変をなし得るであろう。
【００４２】
【発明の効果】従って、本発明によれば、例えば、酸化
ケイ素または窒化ケイ素のような接着性物質からなるマ
スキング層を用いて、空スロットの形成の際、電気的に
変形可能な薄膜層がひび割れされることを防ぐことによ
って、アレイの構造的なインテグリティをより一層向上
させることができる。
ケイ素または窒化ケイ素のような接着性物質からなるマ
スキング層を用いて、空スロットの形成の際、電気的に
変形可能な薄膜層がひび割れされることを防ぐことによ
って、アレイの構造的なインテグリティをより一層向上
させることができる。
【図面の簡単な説明】
【図１】従来技術によるＭ×Ｎ個の薄膜アクチュエーテ
ッドミラーアレイの製造方法を説明するための概略的な
断面図である。
ッドミラーアレイの製造方法を説明するための概略的な
断面図である。
【図２】同じく、その製造方法を説明するための概略的
な断面図である。
な断面図である。
【図３】同じく、その製造方法を説明するための概略的
な断面図である。
な断面図である。
【図４】同じく、その製造方法を説明するための概略的
な断面図である。
な断面図である。
【図５】同じく、その製造方法を説明するための概略的
な断面図である。
な断面図である。
【図６】同じく、その製造方法を説明するための概略的
な断面図である。
な断面図である。
【図７】同じく、その製造方法を説明するための概略的
な断面図である。
な断面図である。
【図８】同じく、その製造方法を説明するための概略的
な断面図である。
な断面図である。
【図９】本発明によるＭ×Ｎ個の薄膜アクチュエーテッ
ドミラーアレイの製造方法を説明するための概略的な断
面図である。
ドミラーアレイの製造方法を説明するための概略的な断
面図である。
【図１０】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１１】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１２】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１３】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１４】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１５】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１６】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１７】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１８】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図１９】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
【図２０】同じく、その製造方法を説明するための概略
的な断面図である。
的な断面図である。
100 、300 アレイ 101 、301 薄膜アクチュエーテッドミラー 110 、310 能動マトリックス 112 、312 基板 114 、314 接続端子 120 、320 パッシベーション層 130 、330 食刻液流入防止層 140 、340 薄膜犠牲層 145 、345 空スロット 150 、360 弾性層 155 、365 弾性部 165 、375 第２薄膜電極 170 、380 電気的に変形可能な薄膜層 175 、385 電気的に変形可能な薄膜部 0 、390 第１薄膜層 185 、395 第１薄膜電極 190 、400 コンジット 200 、410 多層構造体 210 、420 未完成駆動構造体 220 、430 駆動構造体 350 マスキング層 352 第１マスク層 354 第２マスク層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 炯仲 大韓民国ソウル特別市中区南大門路５街 541番地 大宇電子株式会社 ビデオリサ ーチセンター内
Claims (10)
- 【請求項１】 光投射システムに用いられるＭ×Ｎ
（Ｍ、Ｎは正の整数）個の薄膜アクチュエーテッドミラ
ーアレイの製造方法であって、 基板及びＭ×Ｎ個の接続端子のアレイを有する能動マト
リックスを準備する第１工程と、 パッシベーション層、食刻液流入防止層及び薄膜犠牲層
を各々前記能動マトリックスの上に蒸着する第２工程
と、 第１マスキング層を前記薄膜犠牲層の上に形成する第３
工程と、 前記第１マスキング層に上に第２マスキング層を形成す
る第４工程と、 前記第１マスキング層及び前記薄膜犠牲層を選択的にエ
ッチングして、Ｍ×Ｎ対の空スロットのアレイを前記薄
膜犠牲層で形成する第５工程と、 前記第１マスキング層及び前記第２マスキング層を取除
く第６工程と、 各々が弾性部、第２薄膜電極、電気的に変形可能な薄膜
層、第１薄膜電極及びコンジットを有する、Ｍ×Ｎ個の
駆動構造体を前記薄膜犠牲層の上に形成する第７工程
と、 前記薄膜犠牲層を取除いて、前記Ｍ×Ｎ個の薄膜アクチ
ュエーテッドミラーアレイを形成する第８工程とを含む
ことを特徴とする薄膜アクチュエーテッドミラーアレイ
の製造方法。 - 【請求項２】 前記第１マスキング層が、酸化ケイ素か
らなることを特徴とする請求項１に記載の薄膜アクチュ
エーテッドミラーアレイの製造方法。 - 【請求項３】 前記第２マスク層が、フォトレジストか
らなることを特徴とする請求項１に記載の薄膜アクチュ
エーテッドミラーアレイの製造方法。 - 【請求項４】 前記第１マスク層が、プラズマ促進化学
蒸着法（ＰＥＣＶＤ）によって蒸着されることを特徴と
する請求項１に記載の薄膜アクチュエーテッドミラーア
レイの製造方法。 - 【請求項５】 前記第１マスク層が、400 ℃未満の温度
にて蒸着されることを特徴とする請求項１に記載の薄膜
アクチュエーテッドミラーアレイの製造方法。 - 【請求項６】 前記第１マスク層が、500 〜1000オング
ストロームの厚みを有することを特徴とする請求項１に
記載の薄膜アクチュエーテッドミラーアレイの製造方
法。 - 【請求項７】 前記第２マスク層が、アッシング法によ
って除去されることを特徴とする請求項１に記載の薄膜
アクチュエーテッドミラーアレイの製造方法。 - 【請求項８】 前記第１マスク層が、ドライエッチング
法によって除去されることを特徴とする請求項１に記載
の薄膜アクチュエーテッドミラーアレイの製造方法。 - 【請求項９】 光投射システムに用いられるＭ×Ｎ
（Ｍ、Ｎは正の整数）個の薄膜アクチュエーテッドミラ
ーアレイの製造方法であって、 基板及びＭ×Ｎ個の接続端子のアレイを有する能動マト
リックスを準備する第１工程と、 パッシベーション層、食刻液流入防止層及び薄膜犠牲層
を各々前記能動マトリックスの上に蒸着する第２工程
と、 第１マスキング層を前記薄膜犠牲層の上に形成する第３
工程と、 前記第１マスキング層に上に第２マスキング層を形成す
る第４工程と、 前記第２マスキング層を選択的にエッチングする第５工
程と、 前記第１マスキング層及び前記薄膜犠牲層を選択的にエ
ッチングして、Ｍ×Ｎ対の空スロットのアレイを形成す
る第６工程と、 前記第２マスキング層を取除く第７工程と、 前記第１マスキング層を取除く第８工程と、 弾性層及び第２薄膜層を各々前記薄膜犠牲層の上に形成
する第９工程と、 電気的に変形可能な薄膜層及び第１薄膜層を各々前記第
２薄膜層の上に形成して多層構造体を形成する第10工程
と、 前記多層構造体を、前記薄膜犠牲層が露出されるまで、
各々が第１薄膜電極、電気的に変形可能な薄膜部、第２
薄膜電極及び弾性部を有するＭ×Ｎ個の未完成駆動構造
体のアレイにパターニングする第11工程と、 各々が前記電気的に変形可能な薄膜部の上部から対応す
る接続端子の上部まで延在するＭｘＮ個のコンジットの
アレイを形成して、Ｍ×Ｎ個の駆動構造体のアレイを形
成する第12工程と、 前記薄膜犠牲層を取除いて、前記Ｍ×Ｎ個の薄膜アクチ
ュエーテッドミラーアレイを形成する第13工程とを含む
ことを特徴とする薄膜アクチュエーテッドミラーアレイ
の製造方法。 - 【請求項１０】 前記第２マスク層が、スピンコーティ
ング法によって形成されることを特徴とする請求項９に
記載の薄膜アクチュエーテッドミラーアレイの製造方
法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-64438 | 1996-12-11 | ||
| KR1019960064438A KR19980046145A (ko) | 1996-12-11 | 1996-12-11 | 박막형 광로 조절장치의 제조 방법 |
| KR1019960074032A KR19980054847A (ko) | 1996-12-27 | 1996-12-27 | 박막형 광로 조절장치의 제조 방법 |
| KR96-74032 | 1996-12-27 | ||
| KR1019970043061A KR19990019666A (ko) | 1997-08-29 | 1997-08-29 | 박막형 광로 조절 장치의 제조방법 |
| KR97-43061 | 1997-08-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10206758A true JPH10206758A (ja) | 1998-08-07 |
Family
ID=27349442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9340217A Pending JPH10206758A (ja) | 1996-12-11 | 1997-12-10 | 薄膜アクチュエーテッドミラーアレイの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6136390A (ja) |
| JP (1) | JPH10206758A (ja) |
| CN (1) | CN1184950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012528345A (ja) * | 2009-05-29 | 2012-11-12 | テクノロジアン タトキマスケスクス ヴィーティーティー | 調節可能な微小機械ファブリ・ペロー干渉計、中間産物、およびその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6969635B2 (en) * | 2000-12-07 | 2005-11-29 | Reflectivity, Inc. | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
| JP4300766B2 (ja) * | 2002-08-01 | 2009-07-22 | 株式会社ニコン | 立体構造素子およびその製造方法、光スイッチ、マイクロデバイス |
| JP2016139015A (ja) * | 2015-01-28 | 2016-08-04 | セイコーエプソン株式会社 | ミラーデバイス、ミラーデバイスの製造方法、及び画像表示装置 |
| US10838195B2 (en) | 2016-08-24 | 2020-11-17 | Hamamatsu Photonics K.K. | Fabry-Perot interference filter |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4213818A (en) * | 1979-01-04 | 1980-07-22 | Signetics Corporation | Selective plasma vapor etching process |
| US5247222A (en) * | 1991-11-04 | 1993-09-21 | Engle Craig D | Constrained shear mode modulator |
| US5481396A (en) * | 1994-02-23 | 1996-01-02 | Aura Systems, Inc. | Thin film actuated mirror array |
| CN1062664C (zh) * | 1994-06-22 | 2001-02-28 | 大宇电子株式会社 | 改进的制造薄膜可致动反射镜阵列的方法 |
| US5774256A (en) * | 1994-12-19 | 1998-06-30 | Daewoo Electronics Co., Ltd. | Method for manufacturing an array of thin film actuated mirrors |
| TW305943B (ja) * | 1995-04-21 | 1997-05-21 | Daewoo Electronics Co Ltd | |
| US5692279A (en) * | 1995-08-17 | 1997-12-02 | Motorola | Method of making a monolithic thin film resonator lattice filter |
| KR100207410B1 (ko) * | 1995-12-19 | 1999-07-15 | 전주범 | 광로 조절 장치의 제조방법 |
| US5702869A (en) * | 1996-06-07 | 1997-12-30 | Vanguard International Semiconductor Corporation | Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates |
| EP0855120A1 (en) * | 1996-08-13 | 1998-07-29 | Daewoo Electronics Co., Ltd | Thin film actuated mirror array in an optical projection system and method for manufacturing the same |
| US5789290A (en) * | 1996-08-21 | 1998-08-04 | United Microelectronics Corporation | Polysilicon CMP process for high-density DRAM cell structures |
| US5877889A (en) * | 1996-08-30 | 1999-03-02 | Daewoo Electronics Co., Ltd. | Method for the manufacture of a thin film actuated mirror array |
| US5874345A (en) * | 1996-11-18 | 1999-02-23 | International Business Machines Corporation | Method for planarizing TEOS SiO2 filled shallow isolation trenches |
| US5920421A (en) * | 1997-12-10 | 1999-07-06 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror array in an optical projection system and method for manufacturing the same |
-
1997
- 1997-12-03 US US08/984,179 patent/US6136390A/en not_active Expired - Fee Related
- 1997-12-10 CN CN97121871A patent/CN1184950A/zh active Pending
- 1997-12-10 JP JP9340217A patent/JPH10206758A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012528345A (ja) * | 2009-05-29 | 2012-11-12 | テクノロジアン タトキマスケスクス ヴィーティーティー | 調節可能な微小機械ファブリ・ペロー干渉計、中間産物、およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1184950A (zh) | 1998-06-17 |
| US6136390A (en) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734271B2 (ja) | 薄膜アクチュエーテッドミラーのアレイ及びその製造方法 | |
| US6203715B1 (en) | Method for the manufacture of a thin film actuated mirror array | |
| JP3764540B2 (ja) | 光投射システム用ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JPH09179042A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| US5636070A (en) | Thin film actuated mirror array | |
| US5663830A (en) | Thin film actuated mirror array for use in an optical projection system and method for the manufacture thereof | |
| JPH10301040A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| US5677785A (en) | Method for forming an array of thin film actuated mirrors | |
| US5627673A (en) | Array of thin film actuated mirrors for use in an optical projection system | |
| US5637517A (en) | Method for forming array of thin film actuated mirrors | |
| US5636051A (en) | Thin film actuated mirror array having dielectric layers | |
| JPH10206758A (ja) | 薄膜アクチュエーテッドミラーアレイの製造方法 | |
| US5774256A (en) | Method for manufacturing an array of thin film actuated mirrors | |
| JPH1184273A (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| US5859724A (en) | Method for the manufacture of a short-circuit free actuated mirror array | |
| US5991064A (en) | Thin film actuated mirror array and a method for the manufacture thereof | |
| JPH1062614A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイの製造方法 | |
| JP3886538B2 (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| JPH1082961A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| US5706122A (en) | Method for the formation of a thin film actuated mirror array | |
| JP3881697B2 (ja) | 薄膜アクチュエーテッドミラーアレイ及びその製造方法 | |
| US5683593A (en) | Method for manufacturing a thin film actuated mirror array | |
| AU724477B2 (en) | Thin film actuated mirror array having dielectric layers | |
| EP0810458B1 (en) | Array of thin film actuated mirrors and method for the manufacture thereof | |
| JPH10282317A (ja) | Ｍ×ｎ個の薄膜アクチュエーテッドミラーアレイおよびその製造方法 |