TWI459480B - 低溫黏附製程 - Google Patents

低溫黏附製程 Download PDF

Info

Publication number
TWI459480B
TWI459480B TW100118741A TW100118741A TWI459480B TW I459480 B TWI459480 B TW I459480B TW 100118741 A TW100118741 A TW 100118741A TW 100118741 A TW100118741 A TW 100118741A TW I459480 B TWI459480 B TW I459480B
Authority
TW
Taiwan
Prior art keywords
temperature
adhesion
substrate
component
tempering
Prior art date
Application number
TW100118741A
Other languages
English (en)
Other versions
TW201218289A (en
Inventor
Gweltaz Gaudin
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201218289A publication Critical patent/TW201218289A/zh
Application granted granted Critical
Publication of TWI459480B publication Critical patent/TWI459480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H01L2224/27616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2781—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83014—Thermal cleaning, e.g. decomposition, sublimation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

低溫黏附製程
本發明係關於在低溫下一板體或晶片之第一底材與一板體或晶片之第二底材之黏附。本發明欲獲取即使在低溫下仍具有最佳品質及最佳黏附能量之黏附。
本發明尤其可以應用於複合底材製造之領域或元件之三度空間集積(3D integration)。更一般而言，當一構造因元件之存在或因材料之本質，而無法施以高溫熱處理時，本發明可應用於經由直接(或「分子」)黏附而形成該構造。
本發明優先適用於無法耐受高處理溫度之構造，尤其是因待組合之組件中有元件或電路或微元件存在者。
C.S. Tan等人所編著之《Wafer level 3-D ICs Process technology》一書(p.197-217)提出了對3D科技的回顧。該書揭示一黏附製程，其包括在低溫下沉積一黏附層，以及在一高於此氧化物之沉積溫度下，對此氧化物進行除氣回火。
該技術使用時，可觀察到黏附界面出現缺陷。這些缺陷可能轉而對黏附能量有不利影響。
因此，找出一種新穎方法，以實現在低溫下經由黏附層組合兩個組件之問題，便由此而產生。
本發明首先與一種將一第一組件與一第二組件組合之製程有關，其中第一組件包括至少一第一底材或至少一晶片，第二組件包括至少一第二底材，該製程包括：
a)於每一底材上形成一表面黏附層，該些黏附層至少其中之一形成的溫度低於或等於300℃；
b)在組合前對該些黏附層進行一第一回火，稱為除氣回火，除氣回火至少部分期間之溫度至少等於後續之黏附界面強化溫度(Tr)，但低於450℃；
c)將該些黏附層之曝露表面互相接觸以組合底材，
d)在一低於450℃之黏附界面強化溫度(Tr)下，對組合後之構造施行回火。
該二黏附層至少其中之一可以應用沉積方式形成，例如，PECVD或LPCVD形態之沉積。
該些黏附層至少其中之一可為氧化物或氮化物形態，例如，矽氧化物SiO2 或矽氮化物Si3 N4 。
回火步驟b)可以包括：
-產生一溫度斜坡，以便將溫度自環境溫度逐漸提高到至少等於組合後回火之溫度；
-及/或在一段時間內，例如介於10或30分鐘至2或5小時之間，將溫度保持在至少等於後續之黏附界面強化溫度(Tr)，但低於450℃。
根據本發明之一種製程可以額外包括，在步驟c)或步驟b)之前整備該些多孔表面層之表面之一步驟，以便進行組合步驟。
步驟c)之組合，舉例而言，為分子附著形態。
該第一底材或晶片及該第二底材至少其中之一可以包括一個或多個元件。
根據本發明之一種製程，其可以更另亦包括在組合步驟c)之前，對其中之一的底材進行個別切割之一步驟，以形成所要與另一底材組合之一個或多個晶片。
該些底材或晶片，至少其中之一有部分可為一種半導體材料所製，例如為矽製。
本發明亦與一異質構造有關，其包括一第一組件及一第二組件，該第一組件包括至少一第一底材或至少一晶片，該第二組件包括至少一第二底材，每一組件包括一多孔表面層，稱為黏附層，該二組件係經由黏附層而組合，其組合具有至少等於3 J/m2 之一黏附能量。
該些黏附層至少其中之一可為氧化物或氮化物形態，例如，矽氧化物或矽氮化物。
該些底材或晶片，至少其中之一有部分可為一種半導體材料所製，例如為矽製。
較佳情況者為，該些黏附層間之組合為分子附著形態。
更佳情況者為，該第一底材或晶片及該第二底材至少其中之一包括一個或多個元件。
本發明之第一個說明性質實施例呈現於圖1A至1C。
一黏附層，此處為一薄氧化物層4，形成於一第一底材2的表面上(圖1A)，該底材，舉例而言，為一種半導體材料所製，較有利者為矽或氧化鋁(Al2 O3 )或玻璃或鍺所製。該黏附層係在低於300℃之低溫下形成。該氧化物為，舉例而言，矽氧化物SiO2 ，其一種沉積技術可為PECVD技術。一前驅氣體，舉例而言，可以是TEOS(四乙氧基矽烷)或SiH4 或N2 形態。
該氧化物層具有一厚度e1，該厚度，舉例而言，介於200 nm及4 μm之間。該底材2含有能提供一項或多項電力或電子或其他功能之裝置，該些裝置於此統一以編號6表示，例如，一個或多個電子及/或光學元件，及/或一個或多個MEMS及/或NEMS。
另一黏附層，此處為一薄氧化物層14，形成於一第二底材12上(圖1B)，該底材，舉例而言，為一種半導體材料所製，同前，較有利者為矽或玻璃或鍺所製。該黏附層係在低於300℃之低溫下形成。該氧化物為，舉例而言，矽氧化物SiO2 ，其一種沉積技術可為PECVD技術。一前驅氣體可為上文已指出之氣體之一。該氧化物層具有一厚度e2，該厚度，舉例而言，介於200nm及4μm之間。該底材12亦可選擇性地含有能提供一項或多項電力或電子或其他功能之裝置，該些裝置於此統一以編號16表示，例如，一個或多個電子及/或光學元件，及/或一個或多個MEMS及/或NEMS。
經沉積獲得之該些黏附層4、14均為多孔，且不是很緻密。
一般而言，在根據本發明之一種製程中，由於元件6、16存在於一底材及/或另一底材中，因此溫度被保持在低於450℃，或甚至低於400℃。就形成黏附層之步驟而言，此條件得到遵守，因為如上文所指出，該步驟係在低於250℃或300℃或350℃的溫度下進行。
該些黏附層4、14均可以沉積方式形成，例如LPCVD或PECVD形態之沉積。
在組合該二底材前，先對該些黏附層4、14施行第一回火。在此第一回火期間，該些黏附層4及14承受的溫度至少達到溫度Tr ，該溫度將在底材組合後，接著用於進行黏附界面之強化。由於元件6、16之存在，此強化溫度Tr 本身低於可使用之最高溫度Tmax ，例如400℃或450℃。
例如，溫度按照一溫度斜坡逐漸上升，從環境溫度上升至至少達到該強化溫度Tr ，或達到高於強化溫度Tr 但低於可使用最高溫度Tmax 之一溫度。
圖2A呈現一溫度斜坡範例，其中，溫度非常穩定地攀升，舉例而言，以介於1℃/min及若干℃/min之間的坡度，例如介於1℃/min及5℃/min之間，達到強化溫度Tr ，例如350℃，然後保持在此溫度Tr 數小時。
根據一變化作法，即以虛線呈現者，溫度可按照上述坡度增加至一溫度T’，該溫度較強化溫度Tr 為高，介於強化溫度Tr 及最高溫度Tmax 之間；而最高溫度Tmax ，舉例而言，等於400℃或450℃。
圖2B呈現另一可能性，其中，溫度迅速增加至強化溫度Tr ，然後穩定地保持在此溫度達一小時或更久。根據一變化作法，即以虛線呈現者，溫度迅速增加至一溫度T’，其較強化溫度Tr 為高，介於強化溫度Tr 及最高溫度Tmax 之間；而最高溫度Tmax ，舉例而言，等於400℃或450℃。
圖2C呈現又另一可能性，其中，溫度非常穩定地增加，舉例而言，以介於1℃/min及若干℃/min之間的坡度，例如介於1℃/min及5℃/min之間，達到強化溫度Tr ，例如350℃，然後保持在此溫度Tr 一段相對短暫的時間，例如介於10分鐘至2小時之間，然後再逐漸降至環境溫度。根據一變化作法，即以虛線呈現者，溫度如前述按一非常穩定的坡度增加，達到一高於強化溫度Tr 但低於最高溫度Tmax 之溫度T’，然後保持在此溫度T’一段相對短暫的時間，例如介於10分鐘至2小時之間，然後再逐漸降至環境溫度。
該些黏附層4、14在組合前進行回火，此一步驟之作用如下。由於在低溫下沉積的每一黏附層均含有許多污染物，舉例而言，污染物可能來自N2 O或碳基鏈結形態的氣態前驅物。若不預先加以清除，那麼，在二底材組合後進行後續的黏附界面強化回火期間，這些污染物很有可能會遷移(除氣)，並在該二底材的組合界面上形成「氣泡」或其他缺陷。這類氣泡無法清除，而且會使獲得的組合物變得無法使用。
初步的回火步驟，即上文有關圖2A至2C所說明者，可將這些污染種源從該些黏附層4、14抽取出來，卻不會導致這些黏附層的多孔性顯著降低。因而，此一步驟可同時保存黏附多孔材料的有利性質。鑒於在底材組合前之初步回火步驟期間所達到的回火溫度，係介於最高溫度Tmax 及黏附界面強化溫度Tr 之間，這些污染種源絕對會從該些黏附層4、14被抽取出來。因此，這些污染種源便不會在強化回火步驟期間造成破壞，因為其已在一至少等於強化回火溫度之溫度下預先被抽取出來。
接著(圖1C)，將經過上述處理的二底材經由該些黏附層4、14的無污染物表面加以組合。在此組合步驟前，可先進行一預處理步驟，例如化學機械研磨(chemical mechanical polishing,CMP)。
最後，在低於或等於最高溫度Tmax 之強化溫度Tr 下，對依上述方式組合好的構造施行回火。
根據本發明之該製程可在界面處獲得品質良好及達到數個J/m2 等級的高黏附能量，例如大於3J/m2 或4J/m2 的黏附能量。該製程的採用，確實達到在黏附界面上沒有「氣泡」形態之缺陷的結果。其黏附能量之量測，舉例而言，可以採用名為「刮刀技術」(blade technique)(或「雙懸臂技術」(double cantilever technique))之技術。
相同原理亦可應用於板體上一個或多個晶片之黏附：在根據本發明之第一回火之前或之後，裁切其中之一的板體，即足以形成一個或多個晶片。接著，將這些晶片分別組合在第二板體上。
此範例更詳細呈現於圖3A至3C。
一黏附層，此處為一薄氧化物層4'，形成於一第一底材2'的表面上(圖3A)，該底材，舉例而言，為一種半導體材料所製，較有利者為矽或玻璃或鍺所製。
該氧化物層4'形成之方式，與上文有關圖1A所述之氧化物層4形成之方式相同(尤其是在相同溫度下)。因此，該氧化物層會具備相同特性，尤其是多孔性之特性。
該底材接著被裁切為個別之晶片22、24、26、28，如圖3A中以垂直虛線示意者。每一個別晶片包括一個或多個電路或元件22'、24'、26'，28'，並被黏附層之一部份4’2 、4’4 、4’6 、4’8 所覆蓋。
圖3B呈現一第二底材，其與上文有關圖1B所述之底材相同，且其黏附層係在與先前已提出之同樣條件下獲得。
接著可依照本發明之上述步驟，舉例而言，根據圖2A至2C任一圖式所呈現的圖表之一改變溫度，對每一個別晶片22、24、26、28及圖3B之底材12，進行組合前之回火熱處理。
回火之後，可將依上述方式處理後之個別晶片及底材12，經由黏附層4’2 、4’4 、4’6 、4’8 及14之無污染物表面加以組合。在此組合步驟前，可先進行一預處理步驟，例如，對每一個別晶片之黏附層及底材12之黏附層14，施行化學機械研磨(CMP)。
作為一變化作法，在組合前的回火步驟之後，吾人可將底材2裁切為個別晶片22、24、26、28。其他操作均與上文所述者相似。
以下提供一說明性質實施例。
提供一第一板體或底材2，及一第二板體或底材12，至少其中之一包括電路或微元件6、16。因此，其組構即為上文有關圖1A及1B所述者。
在每一所要組合之表面上，透過PECVD形態之LTO(低溫氧化形成)技術，形成SiO2 之黏附層4、14，由矽烷及N2 O或TMS(三甲基矽烷)及N2 O前驅物開始。
該沉積係在低溫下(低於或等於250℃)進行。此形態之低溫沉積有助於獲得高黏附能量，因為以此方式形成之氧化物相對多孔及/或具有低密度。此一特性讓黏附層在底材組合之後，能夠接著吸收被捕捉在黏附界面上的多餘水分。
接著，依循本發明之製程對該些氧化物施行回火：採用介於0.1℃/min及5℃/min間之一溫度斜坡(例如：1℃/min)，以達到介於350℃及400℃間之一溫度。該回火在此溫度下持續12小時。相對緩慢的溫度上升，可確保被該些黏附氧化物4、14納入之污染物種源能夠按其不同活化能連續除氣。
接著，整備該些板體以便進行組合，先進行表面磨平程序，以提供一與分子黏附相配之粗度(粗度<0.5 nm RMS)，然後清潔板體；板體清潔可輔以刷洗待組合之板體表面。
接著，以「分子」黏附方式進行兩板體之組合，然後讓組合物在不超過除氣回火溫度之一溫度下進行回火，以免引發那些仍存在於氧化物中之種源，以及在前述處理期間未被清除之種源，遷移至黏附界面。
經此製程後可獲得約為3.6 J/m2 ，且品質良好之黏附能量：明確地說，可以注意到黏附界面上沒有「氣泡」形態的缺陷。此黏附能量數值應與一標準的氧化物/氧化物黏附(亦即，非多孔性/緻密氧化物)所獲得約為2 J/m2 之黏附能量比較。
比較試驗係對在不同溫度下整備，不同形態之氧化物進行。
相應之量測結果整理於圖4。有三種形態的SiO2 氧化物可進行比較。該些氧化物係以PECVD方式沉積：
1)　第一種為TEOS(四乙氧基矽烷)形態之氧化物，沉積溫度400℃，沉積速率14 nm/s；
2)　第二種為「矽烷氧化物」形態之氧化物，沉積溫度210℃，沉積速率4.5 nm/s；及
3)　第三種為「矽烷氧化物」形態之氧化物，沉積溫度400℃，沉積速率10 nm/s。
黏附能量之補充性量測係針對與上述材料相同，但未經任何強化回火者而進行：這些量測在圖4中以「未經強化回火」表示。其量測值相當於在尚未進行強化回火的情況下所量測之黏附能量。
從前文所述條件可知，只有第二種氧化物是在低於250℃的溫度下沉積。
除以「未經強化回火」表示者外，圖4中其他圖表呈現之γ值(單位為mJ/m2 )係等於當黏附能量(Y軸)作為強化回火溫度Tr(X軸)的函數時，這三種材料獲得之黏附能量的一半。強化回火溫度Tr 在200℃到400℃之間變化。
可以觀察到第二種材料(LTOB，圖表中淺灰色者)的黏附能量比第一種材料(TEOS，圖表中深灰色者)獲得的黏附能量至少大兩倍，而且幾乎是第三種材料(矽烷氧化物，圖表中白色者)所獲得之黏附能量的三倍。
而且，不論強化回火溫度Tr 為何(200℃，350℃或400℃)，第二種氧化物所顯示的卓越黏附優勢均明顯可見。只有在「未經強化回火」的情況下，三種材料的黏附能量沒有差異。
因此，這些試驗顯示，低溫沉積可使沉積氧化物獲得一定程度的多孔性，比經由高溫PECVD獲得的多孔性為高。
此外，在沒有強化回火的情況下，黏附能量始終很低。
因此，吾人可清楚看到，在低溫下形成黏附層，結合在低於450℃的強化溫度下施行強化回火，可產生品質良好的高能量黏附。如上文所指出，黏附能量等於所測得參數γ值的兩倍：因此，此處的黏附能量確實達到了至少3J/m2 。
在圖4這些圖表中，吾人可發現，在溫度400℃下沉積之該些材料，其黏附能量之程度與C.S.Tan等人在2003年發表於期刊Applied Physics Letters,Vol.82,No.116,p.2649-2651，題為〈Low temperature thermal oxide to plasma-enhanced chemical vapor deposition oxide wafer bonding for thin film transfer application〉文件中圖3所呈現的黏附能量程度相同。在此文件中，該些氧化物層亦是在400℃的溫度下沉積。
因此，圖4所呈現的比較試驗結果，明顯與從習知技術得知之數據一致。
2、2’、12．．．底材
4、4’、4’2 、4’4 、4’6 、4’8 、14．．．薄氧化物層
6、16、22’、24’、26’、28’．．．元件
22、24、26、28．．．晶片
圖1A至1C呈現一根據本發明之一種製程之實施例。
圖2A至2C呈現依照本發明，在組合前處理黏附層之一步驟期間，不同溫度變化之示意圖。
圖3A至3C呈現根據本發明之一種製程之一變化作法。
圖4呈現在比較試驗的情況下進行量測之結果。
2、12．．．底材
4、14．．．薄氧化物層
6、16．．．元件

Claims (18)

  1. 一種組合一第一組件與一第二組件之製程，其中，該第一組件包括至少一第一底材(2)或至少一晶片(22、24、26、28)，該第二組件包括至少一第二底材(12)，該製程包括：a)於每一底材上形成一表面層(4、4’2 、4’4 、4’6 、4’8 、14)，稱為黏附層，該些黏附層至少其中之一是在低於或等於300℃的溫度下形成；b)在組合前對該些黏附層進行第一回火，稱為除氣回火，除氣回火至少部分期間之溫度至少等於後續之黏附界面強化溫度(Tr)，但低於450℃；c)將該些黏附層(4、4’2 、4’4 、4’6 、4’8 、14)之曝露表面互相接觸以組合底材，d)在一低於450℃之黏附界面強化溫度(Tr)下，對組合後之構造施行回火。
  2. 如申請專利範圍第1項之製程，其中，該些黏附層至少其中之一係以PECVD或LPCVD沉積方式獲得。
  3. 如申請專利範圍第1項之製程，其中，該些黏附層至少其中之一為氧化物或氮化物形態。
  4. 如申請專利範圍第3項之製程，其中，該些黏附層至少其中之一為矽氧化物。
  5. 如申請專利範圍第1項之製程，其中，該些黏附層至少其中之一係在低於或等於250℃之溫度下形成。
  6. 如申請專利範圍第1項之製程，其中，黏附界面強化溫度(Tr)為低於400℃。
  7. 如申請專利範圍第1項之製程，其中，步驟b)之構造組合前之回火包括產生一溫度斜坡，例如，介於1℃/min及5℃/min間之溫度斜坡。
  8. 如申請專利範圍第1項之製程，其中，步驟b)之構造組合前之回火包括在一段時間內，例如介於10或30分鐘至2或5小時之間，將溫度保持在至少等於後續之黏附界面強化溫度(Tr)，但 低於450℃。
  9. 如申請專利範圍第1項之製程，其額外包括在步驟c)或步驟b)之前，整備該些多孔表面層之表面之一步驟，以便進行組合步驟。
  10. 如申請專利範圍第1項之製程，其中，步驟c)之組合為分子附著形態。
  11. 如申請專利範圍第1項之製程，其中，該第一底材或晶片及該第二底材至少其中之一包括一個或多個元件(6、16、22’、24’，26’、28’)。
  12. 如申請專利範圍第1項之製程，其包括在組合步驟c)之前，對其中之一的底材進行個別切割之一步驟，以形成所要與另一底材組合之一個或多個晶片。
  13. 如以上申請專利範圍中任一項之製程，其中，該些底材或晶片至少其中之一有部分為一種半導體材料所製，例如為矽製。
  14. 一異質構造，其包括一第一組件及一第二組件，該第一組件包括一第一底材(2)或至少一晶片(22、24、26、28)，該第二組件包括一第二底材(12)，每一組件包括一多孔表面層(4、4’2 、4’4 、4’6 、4’8 、14)，稱為黏附層，該二組件經由黏附層而組合，其組合具有至少等於3J/m2 或4J/m2 之一黏附能量。
  15. 如申請專利範圍第14項之異質構造，其中，該些黏附層至少其中之一為氧化物或氮化物形態。
  16. 如申請專利範圍第14項之異質構造，其中，該些底材或晶片至少其中之一有部分為一種半導體材料所製，例如為矽製。
  17. 如申請專利範圍第14項之異質構造，其中，該些黏附層間之組合為分子附著形態。
  18. 如申請專利範圍第14至17項其中一項之異質構造，其中，該第一底材或晶片及該第二底材至少其中之一包括一個或多個元件(6、16、22’、24’，26’、28’)。
TW100118741A 2010-08-20 2011-05-27 低溫黏附製程 TWI459480B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1056696A FR2963982B1 (fr) 2010-08-20 2010-08-20 Procede de collage a basse temperature

Publications (2)

Publication Number Publication Date
TW201218289A TW201218289A (en) 2012-05-01
TWI459480B true TWI459480B (zh) 2014-11-01

Family

ID=43827267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118741A TWI459480B (zh) 2010-08-20 2011-05-27 低溫黏附製程

Country Status (8)

Country Link
US (2) US8790992B2 (zh)
JP (1) JP5555957B2 (zh)
KR (1) KR101272675B1 (zh)
CN (2) CN105742258B (zh)
DE (1) DE102011076845B4 (zh)
FR (1) FR2963982B1 (zh)
SG (1) SG178688A1 (zh)
TW (1) TWI459480B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
JP6095903B2 (ja) * 2012-06-15 2017-03-15 浜松ホトニクス株式会社 固体撮像装置の製造方法及び固体撮像装置
KR101947165B1 (ko) 2012-10-16 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치
CN105874571B (zh) * 2013-12-18 2019-12-17 英特尔公司 局部层转移的系统和方法
CN104934292A (zh) * 2014-03-17 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
EP3024019A1 (en) 2014-11-24 2016-05-25 IMEC vzw Method for direct bonding of semiconductor substrates.
CN104891430B (zh) * 2015-04-17 2016-09-28 上海华虹宏力半导体制造有限公司 硅片键合方法
CN104925749B (zh) * 2015-04-17 2017-01-25 上海华虹宏力半导体制造有限公司 硅片键合方法
CN105185720B (zh) * 2015-08-03 2018-05-08 武汉新芯集成电路制造有限公司 一种增强键合强度的超薄热氧化晶圆键合工艺
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
US9725312B1 (en) * 2016-02-05 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Preconditioning to enhance hydrophilic fusion bonding
CN107346746B (zh) * 2016-05-05 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107633997B (zh) 2017-08-10 2019-01-29 长江存储科技有限责任公司 一种晶圆键合方法
CN108383080B (zh) * 2018-03-06 2020-04-10 苏州大学 纳米间隙原位活化的复合阳极键合方法
CN112635299A (zh) * 2020-12-17 2021-04-09 武汉新芯集成电路制造有限公司 低温沉积方法、半导体器件的键合方法和芯片
CN113380639A (zh) * 2021-05-26 2021-09-10 西安交通大学 一种原子级离子清洁活化低温键合装置及方法
US20230026052A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
CN114420549B (zh) * 2022-03-31 2022-11-18 深圳新声半导体有限公司 一种二氧化硅表面与硅表面低温键合的方法
CN114927538B (zh) * 2022-07-20 2022-11-11 合肥晶合集成电路股份有限公司 晶圆键合方法以及背照式图像传感器的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding
US20060054891A1 (en) * 2004-09-13 2006-03-16 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090687A (en) 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
CA2409745A1 (en) 2000-05-22 2001-12-06 Monsanto Technology, Llc Reaction systems for making n-(phosphonomethyl)glycine compounds
US6475072B1 (en) 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
FR2895420B1 (fr) 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
US7485539B2 (en) * 2006-01-13 2009-02-03 International Business Machines Corporation Strained semiconductor-on-insulator (sSOI) by a simox method
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
EP2091071B1 (en) * 2008-02-15 2012-12-12 Soitec Process for bonding two substrates
JP4947316B2 (ja) 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding
US20060054891A1 (en) * 2004-09-13 2006-03-16 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques

Also Published As

Publication number Publication date
CN105742258A (zh) 2016-07-06
FR2963982A1 (fr) 2012-02-24
KR101272675B1 (ko) 2013-06-11
SG178688A1 (en) 2012-03-29
FR2963982B1 (fr) 2012-09-28
CN102376653A (zh) 2012-03-14
US8790992B2 (en) 2014-07-29
DE102011076845A1 (de) 2012-04-12
JP5555957B2 (ja) 2014-07-23
US9117686B2 (en) 2015-08-25
US20120043647A1 (en) 2012-02-23
CN105742258B (zh) 2020-09-29
JP2012044146A (ja) 2012-03-01
DE102011076845B4 (de) 2020-02-06
KR20120018063A (ko) 2012-02-29
TW201218289A (en) 2012-05-01
US20140327113A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
TWI459480B (zh) 低溫黏附製程
TWI627657B (zh) Composite substrate manufacturing method and composite substrate
US8765576B2 (en) Process for producing laminated substrate and laminated substrate
KR20120052160A (ko) 복합 기판 및 복합 기판의 제조 방법
TW201249643A (en) Laminate, manufacturing method of the same, display panel with supporting plate, display panel, and display device
JP2006074034A (ja) 二枚のウエハを結合する前の熱処理
TW201218312A (en) Semiconductor on glass substrate with stiffening layer and process of making the same
Dragoi et al. Adhesive wafer bonding for MEMS applications
TW201704184A (zh) 用於接合片材與載具之物件及方法
TWI798236B (zh) 高熱傳導性之元件基板及其製造方法
JP2009500819A (ja) 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法
US9209068B2 (en) Method for the treatment and direct bonding of a material layer
JP2024022682A (ja) ハイブリッド構造
US20160351436A1 (en) Low temperature wafer bonding
KR20170097056A (ko) 복합 기판, 나노카본막의 제작 방법 및 나노카본막
US7807548B2 (en) Process of forming and controlling rough interfaces
WO2017025494A1 (fr) Procédé de fabrication d&#39;une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
JP2017135553A (ja) 圧電体複合基板の製造方法
FR3073083B1 (fr) Procede de fabrication d&#39;un film sur un feuillet flexible
TW201005883A (en) Method for manufacturing soi wafer
JP2011020905A (ja) 接合部材の製造方法
CN109678107B (zh) 一种粘接单晶硅和蓝宝石的方法
JP2021506122A (ja) ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用
JP2010215931A (ja) 成膜方法および成膜治具