JP5564928B2 - Dlts測定用電極及びその製造方法 - Google Patents

Dlts測定用電極及びその製造方法 Download PDF

Info

Publication number
JP5564928B2
JP5564928B2 JP2009285614A JP2009285614A JP5564928B2 JP 5564928 B2 JP5564928 B2 JP 5564928B2 JP 2009285614 A JP2009285614 A JP 2009285614A JP 2009285614 A JP2009285614 A JP 2009285614A JP 5564928 B2 JP5564928 B2 JP 5564928B2
Authority
JP
Japan
Prior art keywords
electrode
dlts measurement
dlts
measurement
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009285614A
Other languages
English (en)
Other versions
JP2011129650A (ja
Inventor
駿 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009285614A priority Critical patent/JP5564928B2/ja
Publication of JP2011129650A publication Critical patent/JP2011129650A/ja
Application granted granted Critical
Publication of JP5564928B2 publication Critical patent/JP5564928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明はDLTS測定用電極及びその製造方法に関し、特に、シリコン基板の評価に用いるDLTS測定用電極及びその製造方法に関する。
シリコンウェーハなどのバルク結晶の特性を評価する方法の一つとして、従来よりDLTS(Deep Level Transient Spectroscopy)測定が知られている。DLTS測定とは、バルク結晶の表面にショットキーダイオードを形成し、このダイオードに逆バイアスのパルスを印加した場合に得られるキャパシタンス変化の温度依存性に基づいて、バルク結晶に含まれる欠陥や重金属の種類とその濃度を測定する方法である。具体的には、ショットキーダイオードに印加する逆バイアスを弱めることによってキャリアを深い準位に捕捉させた後、逆バイアスを強めることによって空乏層を広げ、これにより深い準位から放出されるキャリアの過渡応答を観測することにより測定を行う。
シリコンウェーハに対してDLTS測定を行う場合、ショットキー電極の材料としてはアルミニウム(Al)を用いることが一般的である。しかしながら、ショットキー電極の材料としてアルミニウムを用いると、重金属とは関係のない静電容量変化の疑似ピークが測定結果に現れることがあった。このため、実際の測定においては、測定結果から疑似ピーク成分を除去した後、欠陥及び重金属の種類や濃度を評価する必要があった。しかしながら、疑似ピーク成分は本来検出すべきピーク成分に比べて大きいことが多いため、疑似ピークが含まれていると正確な評価を行うこと困難であるという問題があった。
このような疑似ピークを排除する方法として、特許文献1には、アルミナと金属アルミニウムを同時に蒸着することによってショットキー電極を形成する方法が開示されている。
特開2008−258544号公報
しかしながら、アルミナは絶縁物であることから、アルミナをショットキー電極に含有させても疑似ピークを排除することは実際には困難である。したがって、本発明は、疑似ピークを十分に排除可能なDLTS測定用電極及びその製造方法を提供することを目的とする。
本発明者は上記課題を解決すべく鋭意研究を重ねた結果、ショットキー電極の材料としてアンチモン(Sb)を用いれば、DLTS測定において疑似ピークがほとんど現れないことを見いだした。本発明は、このような技術的知見に基づきなされたものであり、本発明によるDLTS測定用電極はシリコンウェーハの表面に形成されたDLTS測定用電極であって、アンチモンからなるショットキー電極を備えることを特徴とする。また、本発明によるDLTS測定用電極の製造方法は、シリコンウェーハの表面に形成された絶縁膜を除去する工程と、前記絶縁膜が除去された前記シリコンウェーハの表面に、アンチモンからなるショットキー電極を形成する工程と、を備えることを特徴とする。
本発明によれば、ショットキー電極の材料としてアンチモンを用いていることから、DLTS測定において疑似ピークがほとんど現れず、しかも、測定時におけるリーク電流を抑制することが可能となる。このため、シリコンウェーハに含まれている重金属の種類や濃度を正確且つ高感度に評価することが可能となる。
アンチモン電極を用いることによって疑似ピークが消える理由については必ずしも定かではないが、疑似ピークの主原因は電極を蒸着する際に真空チャンバー内の残留ガスが気化した蒸着材料に取り込まれ、取り込まれた残留ガスがシリコンと反応して酸化物が形成されるためであると推測される。形成する材料がアンチモンである場合は、残留ガスが取り込まれたとしてもこれがシリコンとは反応せず、アンチモンと反応してアンチモンの酸化物を形成し、アンチモンの酸化物(三酸化アンチモン)は導電性であるため、絶縁性の酸化物が形成された場合に生じるような疑似ピークが現れないものと考えられる。このような観点から、本発明はショットキー電極の材料としてアンチモンを用いることを技術思想とするものである。
本発明によるDLTS測定用電極は、前記シリコンウェーハと前記ショットキー電極との間に設けられた導電性の密着膜をさらに備えることが好ましい。また、本発明によるDLTS測定用電極の製造方法は、前記絶縁膜を除去した後、前記ショットキー電極を形成する前に、導電性の密着膜を形成する工程をさらに備えることが好ましい。これによれば、測定時におけるショットキー電極の剥離が防止されることから、安定した測定を行うことが可能となる。
本発明において、前記密着膜はチタン(Ti)からなることが好ましい。これによれば、密着膜の存在によるリーク電流が抑制されることから、高感度な測定を行うことが可能となる。
本発明によれば、シリコンウェーハに対するDLTS測定において疑似ピークがほとんど現れないDLTS測定用電極を提供することが可能となる。
また、本発明によれば、シリコンウェーハに対するDLTS測定において疑似ピークがほとんど現れないDLTS測定用電極の製造方法を提供することが可能となる。
本発明の好ましい実施形態によるDLTS測定用電極が形成されたシリコン基板を示す模式図である。 DLTS測定用電極12を拡大して示す略断面図である。 DLTS測定用電極12の製造方法を説明するためのフローチャートである。 変形例によるDLTS測定用電極12を拡大して示す略断面図である。 実施例1及び比較例1の測定結果を示すグラフである。 実施例2及び比較例2の測定結果を示すグラフである。 実施例3の測定結果を示すグラフである。 実施例4の測定結果を示すグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい実施形態によるDLTS測定用電極が形成されたシリコン基板を示す模式図である。
図1に示す例では、シリコン基板10の一方の表面10aにDLTS測定用電極12が形成され、他方の表面10bに裏面電極14が形成されている。DLTS測定用電極12は、シリコン基板10と接合することによってショットキーダイオードを形成するための電極であり、ショットキーダイオードのアノードとして機能する。また、裏面電極14は、カソードとなるシリコン基板10の引き出し電極として機能する。DLTS測定用電極12と裏面電極14との間には測定回路16が接続され、これによってDLTS測定が行われる。DLTS測定においては、温度掃引しながら測定回路16によってDLTS測定用電極12と裏面電極14との間にパルスを印加し、これにより得られるキャパシタンスの変化が検出される。
図2は、DLTS測定用電極12を拡大して示す略断面図である。
図2に示すように、本実施形態によるDLTS測定用電極12は、ショットキー電極12aと、シリコン基板10の表面10aとショットキー電極12aとの間に設けられた密着膜12bによって構成されている。ショットキー電極12aはアンチモンからなり、特に限定されるものではないが、その膜厚は100nm〜1μmの範囲に設定することが好ましい。これは、ショットキー電極12aの膜厚を例えば1μmを超えて厚くしてもそれ以上特性が変化せず、電極形成に無駄な時間がかかるからであり、また、例えば100nmよりも薄くするとDLTS測定の安定性が損なわれる可能性があるからである。ショットキー電極12aは全て金属アンチモンからなることが望ましいが、本発明がこれに限定されるものではなく、三酸化アンチモン(Sb)など微量の不純物が含まれていても構わない。但し、絶縁性の不純物が含まれていると疑似ピークが生じることから、絶縁性の不純物については可能な限り排除すべきである。
密着膜12bは、シリコン基板10とショットキー電極12aとの密着性を高める役割を果たす。アンチモンはシリコンに対する密着性がやや低いため、シリコン基板上にアンチモンからなるショットキー電極を直接形成すると、DLTS測定における温度掃引中に電極の剥離が生じるおそれがあるからである。このような電極の剥離は、密着膜12bを介在させることによって効果的に防止される。
密着膜12bの材料としては、シリコン基板10とショットキー電極12aとの密着性を高め、且つ、導電性を有している限り特に限定されないが、チタン、鉛(Pb)などの金属を選択することが好ましく、チタンを選択することが特に好ましい。これは、密着膜12bの材料としてチタン又は鉛を用いれば、リーク電流の増大を抑制しつつ密着性を高めることができるからであり、特にチタンを用いれば、非常に高い密着性が得られるとともにリーク電流が十分に低減されるからである。密着膜12bの膜厚としては特に限定されないが、5〜10nm程度に設定することが好ましい。これは、膜厚が5nm未満であると密着性の向上効果が不十分となるおそれがあるからであり、膜厚が10nm超であるとDLTSスペクトルに現れるうねりが増大するおそれがあるからである。
測定対象となるシリコン基板10は、少なくともその表面10aから絶縁膜が除去されている必要がある。これは、シリコン基板10とDLTS測定用電極12との間に絶縁膜が存在すると、DLTS測定において疑似ピークが生じるからである。尚、シリコン基板10はウェーハ状であっても構わないし、ウェーハから切り出された短冊状の評価用サンプルであっても構わない。
図3は、本実施形態によるDLTS測定用電極12の製造方法を説明するためのフローチャートである。
まず、シリコン基板10の表面10aをフッ酸処理することにより、自然酸化膜を除去する(ステップS1)。その後、純水で洗浄することにより、シリコン基板10の表面10aを清浄な面とする。次に、シリコン基板10を真空チャンバーに搬送し、チタンなどからなる密着膜12bをシリコン基板10の表面10aに蒸着する(ステップS2)。続いて、密着膜12bの表面に、アンチモンからなるショットキー電極12aを蒸着する(ステップS3)。以上の工程により、本実施形態によるDLTS測定用電極12が完成する。但し、本発明において密着膜12b及びショットキー電極12aの形成方法が蒸着法に限定されるものではなく、スパッタリング法やイオンプレーティング法などを用いても構わない。
このように、本実施形態によるDLTS測定用電極12はショットキー電極12aの材料としてアンチモンを用いていることから、DLTS測定において疑似ピークがほとんど現れない。また、ショットキー電極12aの材料として他の材料を用いた場合と比べて、測定時におけるリーク電流を抑制することも可能となる。このため、シリコンウェーハに含まれている欠陥及び重金属の種類や濃度を正確且つ高感度に評価することが可能となる。
しかも、本実施形態によるDLTS測定用電極12は密着膜12bを備えていることから、測定時におけるショットキー電極の剥離が防止され、安定した測定を行うことが可能となる。但し、本発明において密着膜12bを設けることは必須でなく、これを省略しても構わない。図4は、密着膜を省略した例によるDLTS測定用電極12の拡大図である。本例によるDLTS測定用電極12は、アンチモンからなるショットキー電極がシリコン基板10の表面10aに直接形成されている。このような構造とした場合、図2に示した構造と比べると測定時における電極の剥離が生じやすくなるが、疑似ピークが現れない点については同様である。また、密着膜を蒸着する工程を省略できるため、低コスト化を図ることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。
[実施例1]
チョクラルスキー法により育成されたp型のシリコンウェーハ(抵抗:10Ωcm)にチタンを故意汚染した後、短冊状に切り出すことによって複数のシリコン基板サンプルを用意した。次に、シリコン基板サンプルの表面をフッ酸処理することにより、自然酸化膜を除去し、さらに純水で洗浄した後、チタンからなる密着膜及びアンチモンからなるショットキー電極をこの順に蒸着した。密着膜の膜厚は5nm、ショットキー電極の膜厚は500nmとした。これにより、実施例1のDLTS測定用電極が完成した。
次に、故意汚染された別のシリコン基板サンプルを用意し、その表面をフッ酸処理することにより、自然酸化膜を除去した。さらに純水で洗浄した後、硫酸と過酸化水素水の混合液(体積比=3:1)に浸漬することによりシリコン基板の表面に薄い化学酸化膜を形成し、純水リンスした。そして、化学酸化膜が形成されたシリコン基板にショットキー電極としてアルミニウムを1500nm蒸着した。これにより、比較例1のDLTS測定用電極が完成した。
そして、実施例1及び比較例1のDLTS測定用電極を用いて、DLTS測定を行った。結果を図5に示す。図5に示すように、比較例1のDLTS測定用電極を用いた場合、150K付近に8×1011cm−3の上向き(凸型)ピークが現れた。DLTS測定において真のピークは必ず下向き(凹型)となることから、この凸型ピークは疑似ピークであることが分かる。この疑似ピークはかなりの大きさを有しているため、その近辺である70〜180Kの温度域では欠陥・重金属の有無の判別が困難である。また、200K及び270K付近にも何らかの欠陥・重金属のピークと推定されるピークが出ているが、これも擬似のピークの可能性があり一見しただけでは真のピークかどうか判別することは困難である。
これに対し、実施例1のDLTS測定用電極を用いた場合には凸型のピークは現れず、約200Kに凹型ピークが現れていることが一目で分かる。このピークのアレニウスプロットを測定したところTiのライブラリデータと一致し、真のピークであることが分かった。尚、実施例1のDLTS測定用電極を用いた場合であっても、DLTSスペクトルのブロードなうねりが300K付近で見られるが、比較例1と比べてうねりがかなり小さいことが分かる。これにより、実施例1のDLTS測定用電極(Sb/Ti)を用いれば、DLTS測定による欠陥・重金属の評価を容易に行えることが確認された。
[実施例2]
チョクラルスキー法により育成されたp型のシリコンウェーハ(抵抗:10Ωcm)に故意汚染などを施すことなく、短冊状に切り出すことによって複数のシリコン基板サンプルを用意した。次に、シリコン基板サンプルの表面をフッ酸処理することにより、自然酸化膜を除去し、さらに純水で洗浄した後、チタンからなる密着膜及びアンチモンからなるショットキー電極をこの順に蒸着した。密着膜の膜厚は5nm、ショットキー電極の膜厚は500nmとした。これにより、実施例2のDLTS測定用電極が完成した。
次に、故意汚染されていない別のシリコン基板サンプルを用意し、その表面をフッ酸処理することにより、自然酸化膜を除去した。さらに純水で洗浄した後、硫酸と過酸化水素水の混合液(体積比=3:1)に浸漬することによりシリコン基板の表面に薄い化学酸化膜を形成し、純水リンスした。そして、化学酸化膜が形成されたシリコン基板にショットキー電極としてアルミニウムを1500nm蒸着した。これにより、比較例2のDLTS測定用電極が完成した。
そして、実施例2及び比較例2のDLTS測定用電極を用いて、DLTS測定を行った。結果を図6に示す。図6に示すように、比較例2のDLTS測定用電極を用いた場合、124K付近に凸型ピークが現れた。また、180K及び290K付近にも何らかの欠陥・重金属のピークと推定されるピークが見られ、Ti,Mo等の重金属汚染が疑われたがアレニウスプロットを取ったところ、ライブラリとは一致しなかった。このため、当該ピークは真のピークではない擬似ピークであると判定できる。
これに対し、実施例2のDLTS測定用電極を用いた場合、図6に示すように測定結果はほぼフラットであり、シリコン基板に重金属汚染や結晶欠陥が存在しないことが示された。これにより、実施例2のDLTS測定用電極(Sb/Ti)を用いれば、DLTSスペクトルの解釈が明瞭且つ容易になることが確認された。
[実施例3]
密着膜の材料として、チタンの代わりに鉛を用いた他は、実施例2と同様にして実施例3のDLTS測定用電極を複数個作製し、DLTS測定を行った。結果を図7(a)〜(d)に示す。図7(a)〜(d)は、互いに異なるサンプルの測定結果である。図7(a)〜(d)に示すように、実施例3のDLTS測定用電極を用いた場合も測定結果は概ねフラットであった。但し、サンプルによってはDLTS測定における温度掃引の途中で、電極の剥離に起因すると思われるノイズ成分が観測された(図7(c))。
[実施例4]
密着膜を省略した他は、実施例2と同様にして実施例4のDLTS測定用電極を複数個作製し、DLTS測定を行った。結果を図8に示す。図8(a)に示すように、実施例4のDLTS測定用電極を用いた場合、大部分のサンプルにおいて測定結果は概ねフラットであった。但し、図8(b)に示すように、サンプルによってはDLTS測定における温度掃引の途中で、電極の剥離に起因すると思われるノイズ成分が検出される場合があることも確認された。
10 シリコン基板
10a シリコン基板の表面
10b シリコン基板の裏面
12 DLTS測定用電極
12a ショットキー電極
12b 密着膜
14 裏面電極
16 測定回路

Claims (6)

  1. 絶縁膜が除去されたシリコン基板の表面に形成されたDLTS測定用電極であって、アンチモン(Sb)からなるショットキー電極を備えることを特徴とするDLTS測定用電極。
  2. 前記シリコン基板と前記ショットキー電極との間に設けられた導電性の密着膜をさらに備えることを特徴とする請求項1に記載のDLTS測定用電極。
  3. 前記密着膜がチタン(Ti)からなることを特徴とする請求項2に記載のDLTS測定用電極。
  4. シリコン基板の表面に形成された絶縁膜を除去する工程と、
    前記絶縁膜が除去された前記シリコンウェーハの表面に、アンチモン(Sb)からなるショットキー電極を形成する工程と、を備えることを特徴とするDLTS測定用電極の製造方法。
  5. 前記絶縁膜を除去した後、前記ショットキー電極を形成する前に、導電性の密着膜を形成する工程をさらに備えることを特徴とする請求項4に記載のDLTS測定用電極の製造方法。
  6. 前記密着膜がチタン(Ti)からなることを特徴とする請求項5に記載のDLTS測定用電極の製造方法。
JP2009285614A 2009-12-16 2009-12-16 Dlts測定用電極及びその製造方法 Active JP5564928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009285614A JP5564928B2 (ja) 2009-12-16 2009-12-16 Dlts測定用電極及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009285614A JP5564928B2 (ja) 2009-12-16 2009-12-16 Dlts測定用電極及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011129650A JP2011129650A (ja) 2011-06-30
JP5564928B2 true JP5564928B2 (ja) 2014-08-06

Family

ID=44291940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009285614A Active JP5564928B2 (ja) 2009-12-16 2009-12-16 Dlts測定用電極及びその製造方法

Country Status (1)

Country Link
JP (1) JP5564928B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017002619A1 (ja) * 2015-06-30 2017-01-05 富士電機株式会社 半導体装置及びその製造方法
JP7220572B2 (ja) * 2019-01-18 2023-02-10 グローバルウェーハズ・ジャパン株式会社 Dlts測定用電極の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691440A (en) * 1979-12-26 1981-07-24 Hitachi Ltd Method for evaluating and producing semiconductor crystal
JP2003142696A (ja) * 2001-10-31 2003-05-16 Fuji Electric Co Ltd ショットキーバリアダイオード
JP2008258544A (ja) * 2007-04-09 2008-10-23 Shin Etsu Handotai Co Ltd 電極および電極の形成方法
JP5228586B2 (ja) * 2008-04-09 2013-07-03 株式会社Sumco 蒸着用マスク、ならびにそれを用いる蒸着パターン作製方法、半導体ウェーハ評価用試料の作製方法、半導体ウェーハの評価方法および半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2011129650A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP2008522434A (ja) 静電チャックの湿式洗浄
Sakamoto et al. Investigation of barrier-layer materials for Mg 2 Si/Ni interfaces
KR20060130695A (ko) 실리콘웨이퍼의 결정결함 평가방법
Grant et al. Atomic level termination for passivation and functionalisation of silicon surfaces
JP3044881B2 (ja) 半導体基板の表面酸化膜における金属不純物の分析方法
JP5564928B2 (ja) Dlts測定用電極及びその製造方法
TWI244130B (en) Method of reclaiming silicon wafers
JP6120041B2 (ja) 放射線検出素子および放射線検出器
JP6268676B2 (ja) 電極の形成方法
JP5975627B2 (ja) 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法
JP6018680B2 (ja) 放射線検出素子の製造方法
Comizzoli et al. Corrosion of Aluminum IC Metaillization with Defective Surface Passivation Layer
US20110086442A1 (en) Copper contamination detection method and system for monitoring copper contamination
CN105466976B (zh) 氢气传感器芯体用介质材料、氢气传感器芯体及其制备方法与应用
Levi et al. Influence of surface composition on back‐contact performance in CdTe/CdS PV devices
JP5541190B2 (ja) P型シリコンウェーハの金属不純物濃度評価方法
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
US20200335326A1 (en) Cleaning Chemical Composition for the Removal of an Amorphous Passivation Layer at the Surface of Crystalline Materials
EP3113214B1 (en) Method of managing dlts measurement apparatus
JP3109083B2 (ja) シリコン酸化膜のエッチング液およびシリコン酸化膜のエッチング方法
JP7220572B2 (ja) Dlts測定用電極の作製方法
CN110174412B (zh) 一种测试银浆中的玻璃对硅片表面腐蚀深度的方法
KR100872958B1 (ko) 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법
JP7501392B2 (ja) シリコン単結晶のdlts評価方法
JP6270498B2 (ja) 放射線検出素子および放射線検出素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5564928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250