JP6268676B2 - 電極の形成方法 - Google Patents

電極の形成方法 Download PDF

Info

Publication number
JP6268676B2
JP6268676B2 JP2014214755A JP2014214755A JP6268676B2 JP 6268676 B2 JP6268676 B2 JP 6268676B2 JP 2014214755 A JP2014214755 A JP 2014214755A JP 2014214755 A JP2014214755 A JP 2014214755A JP 6268676 B2 JP6268676 B2 JP 6268676B2
Authority
JP
Japan
Prior art keywords
heat treatment
electrode
silicon wafer
semiconductor silicon
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014214755A
Other languages
English (en)
Other versions
JP2016082170A (ja
Inventor
戸部 敏視
敏視 戸部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2014214755A priority Critical patent/JP6268676B2/ja
Publication of JP2016082170A publication Critical patent/JP2016082170A/ja
Application granted granted Critical
Publication of JP6268676B2 publication Critical patent/JP6268676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体シリコンウェーハの電気特性を評価するために必要な電極の形成方法に関する。
異なる型の半導体を接触させることで形成されるp−n接合は、半導体の特性を最も生かした形であり、その電気的特性評価は重要である。p−n接合の最大の特性は整流性であり、順方向には電流が流れるが、逆方向では空乏層が広がり、電流は流れない。このようなp−n接合とほぼ同様な性質を示し、かつ簡便な構造として、金属電極と半導体との接合でショットキー接合と呼ばれるものがある。p−n接合の形成にはドーパントの拡散やエピタキシャル層の堆積など、煩雑な工程があるのに対し、ショットキー接合では、単に金属を蒸着するという単純な工程で形成可能である。
従来、p型シリコンに対し、ショットキー接合の性質を示す金属はいくつか報告されており、古くはサマリウム、マグネシウム、チタンなどが用いられていた。しかしこれらの金属はいくつかの点で使用するのに適さない副特性を持っていた。例えばサマリウムは大気中放置で簡単に酸化し、数日でショットキー接合の性質を失う。
これに対し、アルミニウムを用いてショットキー接合を形成すると、極めて良好な性質が安定して得られることが報告された(例えば特許文献1参照)。この方法は、アルミニウムを真空蒸着で形成する前に、十分に清浄なシリコン表面を硫酸+過酸化水素の混合液で処理し、薄い酸化膜を形成後アルミニウムを蒸着することを特徴としている。実際、従来使用されていた他の金属種の整流特性、安定性より良好な性質をこの方法で得ることができた。
また、半導体シリコンウェーハと金属電極とのショットキー接合に関し、半導体シリコンウェーハ上に酸化膜を介することなくアルミナ(Al)と金属アルミニウムを真空蒸着することで電極を形成する手法の提案もある(特許文献2参照)。
また、特許文献3には、PL(Photo Luminescence)法やDLTS(Deep Level Transient Spectroscopy)法を用いたシリコン半導体の金属汚染モニタ方法に関する技術であるが、シリコン結晶を熱処理した後、アルミニウム電極を蒸着してDLTS測定することが記載されている。
特開2001−77348号公報 特開2008−258544号公報 特開平7−297246号公報
通常、半導体と金属とのショットキー接合を形成する場合、金属を半導体上に形成する直前に、HF処理による自然酸化膜の除去をはじめとするさまざまな妨害物質の除去、洗浄が行われる。ところが、最近、電極としてよく用いられるAlは、Ti、Sm等の他の金属に比べて仕事関数が大きいので、HF処理による自然酸化膜の除去後ただちにAlを蒸着すると、オーミック接合に極めて近い、いわば弱いショットキー接合となってしまう。そのために、特許文献1では、半導体シリコンウェーハとAl電極との間に、硫酸+過酸化水素の混合液による薄い酸化膜を介在させているわけだが、特許文献1とは異なる手法で、特許文献1の手法によるショットキー接合と同等かそれよりも良好な特性が得られるショットキー接合を提供することは、特許文献1のような湿式酸化の手法を利用できない場合等に有益である。
本発明は上記事情に鑑みてなされたものであり、半導体シリコンウェーハとAl電極とのショットキー接合を利用して半導体シリコンウェーハの電気特性を評価するための試料におけるAl電極の形成方法において、良好な特性を有したショットキー接合を簡便に得ることができる電極の形成方法を提供することを課題とする。
上記課題を解決するために、本発明の電極形成方法は、p型の半導体シリコンウェーハとAlの電極とのショットキー接合を利用して前記半導体シリコンウェーハの電気特性を評価するために用いる試料における前記電極の形成方法であって、
前記半導体シリコンウェーハ上に、前記半導体シリコンウェーハと前記電極とのショットキー接合を良好にするために必要な酸化膜を、前記半導体シリコンウェーハを大気中で熱処理することにより形成する酸化熱処理工程と、
その酸化熱処理工程で形成された前記酸化膜上に、Alを蒸着種とした真空蒸着により前記電極を形成する電極形成工程と、
を含むことを特徴とする。
本発明の電極形成方法によれば、特許文献1と同様に、p型の半導体シリコンウェーハとAl電極との間に、半導体シリコンウェーハと電極とのショットキー接合を良好にするために必要な酸化膜を介在させるので、HF処理による自然酸化膜の除去後ただちにAlを蒸着する構成に比べて、良好なショットキー接合を簡便に得ることができる。また、本発明では、特許文献1の手法とは異なり、半導体シリコンウェーハとAl電極の間に介在させる酸化膜を、大気中での熱処理により得ている。ショットキー接合を良好にするための酸化膜は、他の目的の酸化膜に比べて薄くする必要があるが、大気中で熱処理をすることで、硫酸+過酸化水素の混合液による湿式酸化に比べて、簡便に薄い酸化膜を得ることができる。
また、本発明の電極形成方法における酸化熱処理工程では、50℃〜250℃の熱処理を行うとするのが好ましい。
ここで、特許文献1の手法によるショットキー接合は、昨今の半導体シリコンの性質評価においては必ずしも十分な特性であるとは言えない。特にDLTSにおける温度掃引評価では、空乏層中にパルスを印加した際の静電容量の過渡的応答を見るに、実際のシリコン中の深い準位とは関わりのない微小な変化(ノイズ)が見られ、真の深い準位の測定の妨げになることが多くなってきた。また、特許文献2の手法は、薄い酸化膜を不要とした画期的なものであるが、何度も蒸着を繰り返すことで蒸着器の状態を乱し、次第に安定した電極を形成できなくなる問題点があった。
これら特許文献1、2の問題点に対し、本発明は、50℃〜250℃の熱処理により酸化膜を形成することで、特許文献1、2の手法によるショットキー接合と同等かそれよりも良好なショットキー接合(Al電極)を簡便に得ることができる。
また、本発明の電極の形成方法は、前記半導体シリコンウェーハに対して、前記酸化膜の形成以外の所定目的で熱処理を施す他目的熱処理工程と、
その他目的熱処理工程を実施した後の前記半導体シリコンウェーハ上を洗浄する洗浄工程とをさらに含み、
前記酸化熱処理工程は、前記洗浄工程を実施した後の前記半導体シリコンウェーハに対して大気中で熱処理を施す工程である。
半導体シリコンウェーハの電気特性を評価するためには、良好な電極形成に必要な酸化膜の形成以外の目的で熱処理(例えば、半導体シリコンウェーハ中の測定対象元素の準位を形成するための熱処理)を施す場合がある。本発明によれば、その酸化膜の形成以外の所定目的で熱処理を施した後に、半導体シリコンウェーハ上を洗浄するので、他目的熱処理工程で半導体シリコンウェーハ上に形成された、電極形成用には適さない酸化膜を除去できる。その後に酸化熱処理工程を実施するので、良好な電極形成(ショットキー接合の形成)に必要な酸化膜を新たに形成できる。つまり、電極形成のための熱処理と、それ以外の目的の熱処理とを個別に行うことで、良好な電極形成に必要な酸化膜を形成しやすくでき、結果、良好なショットキー接合を得ることができる。
このように、本発明は、Al(アルミニウム)の真空蒸着前に形成する必要となるシリコン表面上の極薄い酸化膜を簡便に形成できる手法であり、かつ高精度測定を可能にする良好なAl電極(ショットキー接合)を形成することができる。特にDLTSやC−V測定のようなショットキー接合を利用する電気特性評価法では有効である。
なお、電極形成前に半導体シリコンウェーハ(試料)に熱処理を施すことは、上記のような半導体シリコンウェーハと金属電極間に酸化膜を形成する目的以外に用いられることがある。それは不純物の形態、あるいは複合体を形成させる目的の熱処理や、不純物を表層近傍からバルク、あるいは裏面に移動させ固定化するためのいわゆるゲッタリングのための熱処理である。一般によく知られている前者の例を挙げれば、p型シリコン中のCuの準位は、少なくとも600℃以上の高温で熱処理後、急冷によって室温まで冷却した試料のみにおいて準位が形成されるため、Cuの準位を評価するには必ずこの前熱処理が必要となる。
また、p型シリコン中のFeは、室温においてボロンと複合体を形成し、Fe−Bの形態に変化している。このFe−Bが形成する準位をDLTS法で検出することは可能であるが、200℃以上の熱処理から室温までの急冷を施すと、Fe−B複合体は、格子間Feとボロンに解離するため、200℃以上の熱処理直後にDLTS測定を行えば、格子間Feの準位が評価できる。
これらの特定の準位を評価するためには、上記のようなその準位形成に適した何らかの熱処理を施した後にDLTS測定用の電極を形成することになる。これらが準位形成のための熱処理である。一方、後者のゲッタリングのための熱処理を説明すると、バルクに酸素析出物が一定の密度で存在しているウェーハ中のFe原子は、例えば400℃の熱処理によって酸素析出物にFeSiの形態で析出する。つまり、ゲッタリングのための熱処理としては、Feの固溶成分を減少させて、表層近傍の固溶Fe濃度を低下させるために熱処理を施すという例が挙げられる。
元素特有の準位を形成するための熱処理は、例えば上記特許文献3に示されている。しかし、この準位形成のための熱処理やゲッタリングのための熱処理を、良好な電極形成(良好なショットキー接合の形成)のための熱処理と兼用することはできない。なぜなら、不純物準位形成やゲッタリングのために行った熱処理により、半導体シリコンウェーハ上に酸化膜が形成されたとしてもその酸化膜をそのまま、良好なショットキー接合の電極形成のための酸化膜に適用できないからである。すなわち、不純物準位形成やゲッタリングのために行った高温熱処理で形成された酸化膜を残存させたまま、金属電極を蒸着すれば、熱処理で形成された厚い絶縁性酸化膜のために、良好なショットキー接合は形成できない。それは不活性である窒素雰囲気の熱処理でも同様であり、表面状態への影響は無視できないため、そのままでは良好なショットキー接合は得られない。
したがって、通常、準位形成やゲッタリング用の熱処理を施した試料に対しDLTS測定のための電極を形成するためには、HF浸漬による洗浄で酸化膜除去を行い、その直後、ショットキー特性を示す金属を蒸着するか、硫酸と過酸化水素水の混合液で処理するなどの手法にてあらためて薄い酸化膜を形成しなおし、その後、Alを蒸着する方法を用いざるをえない。特許文献3では、DLTS測定をするために、準位形成のための熱処理後に、その熱処理にて形成された酸化膜を除去するためのHF処理について記述されていないが、良好なショットキー接合の電極形成のためには、この酸化膜除去処理を行っていることはDLTS測定を行う者ならば容易に想像できる内容である。
また、仮にDLTSの電極形成用の薄い酸化膜形成のための熱処理と準位形成のための熱処理とを兼用させるとして、準位形成に必要な300℃以上の高温で熱処理を施す場合、準位形成のためにはある程度の熱処理時間が必要となるが、電極形成のためには酸化膜を薄く形成する必要性から熱処理時間を長くすることは好ましくなく、両者を兼ねた熱処理時間設定は不可能である。
このようなことから、電極形成のための熱処理(半導体シリコンウェーハとAl電極とのショットキー接合を良好にするために必要な酸化膜を形成するための熱処理)は、準位形成やゲッタリングのための熱処理とは別個に施すべきものである。このように、準位形成と電極形成の異なる目的の2つの熱処理を分離すれば、後半に行う電極形成のための熱処理では、個別に条件設定できる。そのため、DLTS等の電極形成のための薄い酸化膜形成には、本発明の請求項2、5のように250℃以下の低温を使用でき、酸化膜厚の制御性も良くなる。またこのような低温であれば、薄い酸化膜を形成するために必要な雰囲気中の酸素は、大気中の含有量で十分であることから、必ずしも電気炉を用いる必要がなく、例えばホットプレートなどを用いた大気中の加熱で十分であり、極めて簡便である。このような簡便な手法で良好なショットキー接合を得る方法及び電極構造を本発明は提供できる。
以上説明したように、本発明によれば、DLTS測定やC−V測定のような良好なショットキー特性を必要とする電気特性評価の精度を格段に向上することができ、かつ長期保管も可能な安定した電極を得ることができる。
本発明における電極形成工程のフローチャートの一例を示した図である。 図1の工程で作製された試料の断面図である。 本発明の電極を使用した際の逆方向電流のホットプレート上加熱温度依存性を示す図である。 本発明の電極を使用した際のDLTS温度掃引測定時のノイズ量のホットプレート上加熱温度依存性を示す図である。 従来の電極形成工程のフローチャートの一例を示した図である。
以下、本発明についてDLTS測定に関する部分を詳細に説明するが、本発明はこれらに限定されるものではない。DLTSの測定原理は、ショットキー接合またはp−n接合に逆バイアス電圧を印加し、接合部に生じる空乏層を広げ、周期的なパルスの導入で変化する空乏層の静電容量変化(ΔC)を巧妙に測定し、そのΔCの温度依存性から深い準位に関する情報を得るものである。具体的にはシリコンの場合、300K以下の低温領域を掃引し、ピークが形成されれば、そのピークはある深い準位の存在を示す。その際、ピーク温度から大まかに深い準位のエネルギーが判明し、ピーク高さ(ΔC)が理論的に深い準位密度を示す。
したがって、電極の特性には、ショットキー接合の整流特性の良否を判断するリーク電流を小さくする必要があることに加え、温度掃引の間に発生し、評価したいピークの評価を妨害するさまざまなノイズも低減する必要がある。過去に報告例のあるいくつかの金属のうち、最も特性が良好と思われたAl(アルミニウム)においても、DLTS信号のピーク値が1010cm−3程度の場合には、電極起因のノイズのため、深い準位を正確に測定することは困難であった。Al電極は、他の報告例にある金属と異なり、半導体シリコンウェーハとのショットキー接合を良好にするためには、極薄酸化膜を何らかの方法で形成後、その極薄酸化膜上に金属アルミニウムを真空蒸着することで、形成される必要がある。この酸化膜の存在や形成法が電極の特性(ショットキー接合の特性)に著しく影響を及ぼすことが知られている。本発明者はこの点を考慮し、良好な電極特性を得るため、または簡便に電極を形成する目的で酸化膜形成法を見出すべく検討を重ねた。その結果、硫酸と過酸化水素水の混合液のような溶液浸漬処理(湿式酸化)よりも簡便に薄い表面酸化膜を形成する方法に想到し、本発明を完成させた。
ここで、図1に本発明における電極形成工程のフローチャートを示す。また、図5に、本発明の比較例として、特許文献1の手法における電極形成工程のフローチャートを示す。図1と図5において、互いに同じ工程には同一の符号を付している。図1と図5を比較すると、S4、S4’の工程が異なっており、それ以外は同じである。
以下、図5の工程と対比しつつ、図1の工程を説明すると、先ず、DLTSの測定対象となる半導体シリコンウェーハ(試料)を準備する(S1)。準備する半導体シリコンウェーハの導電型はp型とし、導電型以外の特性(結晶方位、抵抗率、直径など)は特に限定はない。次に、既に測定対象元素が導入、または汚染されている半導体シリコンウェーハに対し、測定対象元素の準位を形成しておく必要がある場合には、準位形成のための熱処理を施す(S2)。この熱処理の温度や時間は、どの元素の準位を形成するかなどを考慮して設定されるが、例えば特許文献3に記載のように300℃〜1100℃で数分から数時間の高温熱処理を行う。なお、準位を形成する必要がない場合には、S2の熱処理を省略しても良い。なお、S2の工程が本発明における他目的熱処理工程に相当する。
次に、半導体シリコンウェーハの表面に、HF(フッ化水素酸)処理を施すことで、その表面の洗浄を行う(S3)。この際、表面の自然酸化膜等の酸化膜が除去できるのであれば、HFの濃度や時間は任意でよい。これにより、S2で準位形成のための熱処理を行った場合には、HF処理によりその酸化膜も除去される。なお、S3の工程が本発明における洗浄工程に相当する。
その後、Alをショットキー接合の電極として使用するために必要な酸化膜、言い換えると、半導体シリコンウェーハとAl電極とのショットキー接合を良好にするために必要な酸化膜をあらためて形成する(S4)。具体的には、図5の従来法では、SC1洗浄や硫酸と過酸化水素水の混合液を用いた湿式酸化を行うのに対し(S4’)、S4では、ホットプレートを用いて大気中で半導体シリコンウェーハを熱処理(加熱)することで、半導体シリコンウェーハ上に薄い酸化膜(例えば数オングストローム程度の厚さの酸化膜)を形成する。なお、S4における熱処理温度や熱処理時間の詳細は、図3、図4を参照して後述するが、S4では、S2における熱処理温度よりも低温(具体的には250℃以下)の熱処理を行う。なお、S4の工程が本発明における酸化熱処理工程に相当する。
その後、S4で形成された酸化膜上に、Al(金属アルミニウム)の粉末を蒸着種とした真空蒸着によりAl電極(ショットキー電極)を形成する(S5)。この真空蒸着法では、例えば抵抗加熱法を用いることができるが、電子銃を用いた方法であっても同様に良好な電極を形成することができる。なお、S5の工程が本発明における電極形成工程に相当する。その後、半導体シリコンウェーハの裏面全面に、Ga(ガリウム)などを用いたオーミック電極を形成する(S6)。以上で、DLTS測定のための試料が完成する。
図2は、図1の電極形成工程により作製された試料の断面図を示している。図2の試料1は、p型の半導体シリコンウェーハ2と、その表面上に形成された薄い酸化膜3と、その酸化膜3上に形成されたAl電極4とを備える形で構成される。試料1は、外観上は、図5の電極形成工程により作製された試料と同様である。しかし、それらの作製法(特に、薄い酸化膜の形成方法)が異なるとともに、後述する図3、図4、実施例で示すように、作製された試料におけるショットキー接合の特性(リーク電流、ノイズ)が、図1の試料1と、図5の電極形成工程により作製された試料とで異なる。なお、図2における酸化膜3及びAl電極4が本発明の電極構造に相当する。
こうして作製したDLTS測定用の試料(図2の試料1)を用いて、−5Vの印加電圧における逆方向電流(Al電極、裏面電極間に−5Vの逆方向電圧を印加したときに試料に流れる電流)を測定した。その測定においては、図1のS4における熱処理温度を100℃〜200℃の範囲で変化させるとともに、S4の熱処理時間として5分と10分の2つの時間を設定した。その測定結果を図3に示す。図3では、ホットプレート上加熱で形成した酸化膜の特性を判断するために、ホットプレートによる加熱温度(図1のS4における熱処理温度)の依存性の形で、熱処理時間が5分におけるリーク電流(□のライン)と、10分におけるリーク電流(▲のライン)とを示している。図3のリーク電流値は、図5の工程で作製された試料(従来法の試料)におけるリーク電流値を1とした場合の割合で示している。
逆方向電流(リーク電流)は小さいほどショットキー特性が良いと判断できるが、図3に示すように、150℃〜200℃の熱処理を施すと、熱処理時間に関わらずリーク電流は1を下回り、従来法よりもホットプレートを用いた本発明の方が良好であることがわかる。詳細に判断すると、100℃〜200℃の範囲では150℃が最適とわかる。つまり150℃でリーク電流は最も小さくなり、熱処理時間が5分、10分ともにリーク電流値は0.5程度の値となる。さらに、熱処理時間を5分から10分に延ばすと、さらに逆方向電流は小さくなる。すなわち、熱処理時間は10分の場合では、100℃〜200℃のいずれの温度においてもリーク電流は1を下回る。また、熱処理時間が5分の場合では、100℃では従来法のリーク電流と同等レベル、つまりリーク電流≒1となるものの、100℃以外の温度ではリーク電流は1を下回る。
さらに、図1の工程により作製したDLTS測定用の試料を用いて、DLTSの温度掃引測定を行い、その最中に検出されたピーク以外の部分のノイズ量を測定した。この測定においては、図3の測定と同様に、熱処理温度を100℃〜200℃の範囲で変化させるとともに、5分と10分の2つの熱処理時間を設定した。その測定結果を図4に示す。図4のノイズ量も従来法(図5の工程)で作製された試料におけるノイズ量を1とした場合の割合で求め、ホットプレート加熱温度の依存性として示している。
ノイズ量が小さいほどDLTS測定用のショットキー接合として良好と判断できる。図4に示すように、熱処理時間が5分、10分ともに、200℃では従来法よりもノイズ量が若干多くなったものの、100℃〜150℃ではノイズ量は1を下回り、従来法よりも良好であることがわかる。詳細には、熱処理時間が5分の場合では、100℃では従来法より若干ノイズ量が小さく、150℃でノイズ量が最小(ノイズ量が0.5未満)となった。また、熱処理時間が10分の場合では、200℃では上述したように従来法よりもノイズ量が若干多くなったものの、100℃〜150℃では従来法よりも少ない値(0.75程度)となった。このことから、ノイズ量に関しては150℃が最適と判断できる。また、熱処理時間の違いで比較すると、熱処理時間を5分から10分に延長すると、150℃〜200℃ではノイズ量は増加する傾向があることがわかり、長時間熱処理も良くないと判断できる。
図3、図4の結果から、逆方向電流(リーク電流)とノイズ量の両方をほどよく満たす条件として、最終的に150℃で5分〜10分が最適と判断できる。つまり、図1のS4の酸化熱処理工程においては、150℃で5分〜10分の熱処理を施すのが最も好ましい。ただし、図3、図4の結果では、100℃〜150℃の範囲では、逆方向電流(リーク電流)及びノイズ量は、従来法と同等レベルかそれよりも良好となるので、酸化熱処理工程では5分〜10分程度で100℃〜150℃の熱処理を施しても良い。また、図3のリーク電流だけを考慮すると、100℃〜200℃の範囲では、逆方向電流は従来法と同等レベルかそれよりも良好となるので、酸化熱処理工程では5分〜10分程度で100℃〜200℃の熱処理を施しても良い。
さらに言うと、図3、図4の温度測定範囲(100℃〜200℃)の±50℃の温度範囲、つまり50℃〜250℃の熱処理を施しても良い。図4の結果から、200℃〜250℃では、従来法に比べて若干ノイズ量が多くなると予想されるが、半導体シリコンウェーハとAl電極の間に薄い酸化膜を介在させない構成に比べると、ショットキー接合の特性(逆方向電流、ノイズ量等)は良好になる。
以上をまとめると、酸化熱処理工程においては、ショットキー接合を良好にするための薄い酸化膜を形成できるのであればどのような熱処理時間、熱処理温度でも良く、好ましくは、5分〜10分程度で50℃〜250℃、より好ましくは100℃〜200℃、より好ましくは100℃〜150℃、最も好ましくは150℃の大気中熱処理を施すのが好ましい。
以上説明したように、本実施形態によれば、ホットプレートを用いた大気中熱処理(酸化熱処理)により形成された薄い酸化膜を介して、半導体シリコンウェーハ上にAl電極を形成しているので、半導体シリコンウェーハ上に直接Al電極を形成する構成に比べて良好なショットキー接合を簡便に形成できる。また、酸化熱処理の条件を150℃、5分〜10分とすることで、湿式酸化による手法に比べて良好なショットキー接合を簡便に形成できる。
本発明の効果を確認するため、以下の実験を行った。この実験は図3、図4の結果を得るための実験である。
(比較例1)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA換算)、方位<100>、p型10Ωcmの結晶棒を、通常の引き上げ速度(1.2mm/分)で引き上げた。この結晶棒を加工して半導体シリコンウェーハとした。この半導体シリコンウェーハを15×15mmの大きさに切り出し、HF処理により表裏面の酸化膜を除去した。その後、半導体シリコンウェーハを硫酸と過酸化水素水の混合液に浸し、表裏面の不純物除去と酸化膜形成とを行い、その試料表面にAlを直径1mmφのサイズでショットキー電極として真空蒸着した。この試料裏面にGaを塗り付け、オーミック電極を形成し、DLTSで−5Vの逆バイアス条件で逆方向電流測定を行い、300Kから30Kの範囲の温度掃引測定を行った。その測定で得られた逆方向電流とノイズ量(ピーク以外の部分のノイズ量)とを求め、それらを下記実施例1〜4との比較を行う上での基準値とした。
(実施例1)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA換算)、方位<100>、p型10Ωcmの結晶棒を、通常の引き上げ速度(1.2mm/分)で引き上げた。この結晶棒を加工して半導体シリコンウェーハとした。この半導体シリコンウェーハを15×15mmの大きさに切り出し、HF処理により表裏面の酸化膜を除去した。その後、ホットプレートを用いて、100℃、5分の大気中熱処理で酸化膜形成を行い、その試料表面にAlを直径1mmφのサイズでショットキー電極として真空蒸着した。この試料裏面にGaを塗り付け、オーミック電極を形成し、DLTSで−5Vの逆バイアス条件で逆方向電流測定を行い、300Kから30Kの範囲の温度掃引測定を行った。その測定で得られた逆方向電流値を上記比較例1で求めた値で除したところ、1.06となり、比較例1とほぼ同等の値となった。同様にノイズ量を求めたところ1となり、比較例1と全く同じになった。この実施利1の結果は、図3、図4の熱処理時間が5分、温度が100℃における点として示している。
(実施例2)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA換算)、方位<100>、p型10Ωcmの結晶棒を、通常の引き上げ速度(1.2mm/分)で引き上げた。この結晶棒を加工して半導体シリコンウェーハとした。この半導体シリコンウェーハを15×15mmの大きさに切り出し、HF処理により表裏面の酸化膜を除去した。その後、ホットプレートを用いて、200℃、5分の大気中熱処理で酸化膜形成を行い、その試料表面にAlを直径1mmφのサイズでショットキー電極として真空蒸着した。この試料裏面にGaを塗り付け、オーミック電極を形成し、DLTSで−5Vの逆バイアス条件で逆方向電流測定を行い、300Kから30Kの範囲の温度掃引測定を行った。その測定で得られた逆方向電流値を上記比較例1で求めた値で除したところ、0.94となり、比較例1とほぼ同等の値となった。同様にノイズ量を求めたところ1.56となり、比較例1より若干大きな値になった。この実施例2の結果は、図3、図4の熱処理時間が5分、温度が200℃における点として示している。
(実施例3)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA換算)、方位<100>、p型10Ωcmの結晶棒を、通常の引き上げ速度(1.2mm/分)で引き上げた。この結晶棒を加工して半導体シリコンウェーハとした。この半導体シリコンウェーハを15×15mmの大きさに切り出し、HF処理により表裏面の酸化膜を除去した。その後、ホットプレートを用いて、150℃、5分の大気中熱処理で酸化膜形成を行い、その試料表面にAlを直径1mmφのサイズでショットキー電極として真空蒸着した。この試料裏面にGaを塗り付け、オーミック電極を形成し、DLTSで−5Vの逆バイアス条件で逆方向電流測定を行い、300Kから30Kの範囲の温度掃引測定を行った。その測定で得られた逆方向電流値を上記比較例1で求めた値で除したところ、0.59となり、比較例1よりかなり小さく、良好なショットキー電極とわかった。同様にノイズ量を求めたところ0.50となり、ノイズ量も比較例1より小さく良好であった。この実施例3の結果は、図3、図4の熱処理時間が5分、温度が150℃における点として示している。
(実施例4)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA換算)、方位<100>、p型10Ωcmの結晶棒を、通常の引き上げ速度(1.2mm/分)で引き上げた。この結晶棒を加工して半導体シリコンウェーハとした。この半導体シリコンウェーハを15×15mmの大きさに切り出し、HF処理により表裏面の酸化膜を除去した。その後、ホットプレートを用いて、150℃、10分の大気中熱処理で酸化膜形成を行い、その試料表面にAlを直径1mmφのサイズでショットキー電極として真空蒸着した。この試料裏面にGaを塗り付け、オーミック電極を形成し、DLTSで−5Vの逆バイアス条件で逆方向電流測定を行い、300Kから30Kの範囲の温度掃引測定を行った。その測定で得られた逆方向電流値を上記比較例1で求めた値で除したところ、0.53となり、比較例1よりかなり小さく、良好なショットキー電極とわかった。同様にノイズ量を求めたところ0.74となり、ノイズ量も比較例1より小さいものの、実施例3よりはやや悪化した。この実施例4の結果は、図3、図4の熱処理時間が10分、温度が150℃における点として示している。
以上より、酸化熱処理の条件を150℃、5分〜10分とするのが最適であることが分かった。また、実施例の方法で形成した電極は、従来法に対し、半導体シリコンウェーハ中に存在する真の深い準位を高感度に測定できることが判る。上述したように、50℃〜250℃で酸化熱処理を行うことで、湿式酸化の手法に比べて簡便に半導体シリコンウェーハ上に薄い酸化膜を形成できるとともに、その酸化膜上にAl電極を形成することで、酸化膜を介在させない構成に比べて、ショットキー接合を良好にできるという特有の効果があるからである。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。例えば、上記実施形態では、DLTS測定用のショットキー接合の形成に本発明を適用した例を説明したが、DLTS測定以外の電気特性評価(例えば、C−V測定)のためのショットキー接合に本発明を適用しても良い。
1 試料
2 半導体シリコンウェーハ
3 酸化膜
4 Al電極

Claims (5)

  1. p型の半導体シリコンウェーハとAlの電極とのショットキー接合を利用して前記半導体シリコンウェーハの電気特性を評価するために用いる試料における前記電極の形成方法であって、
    前記半導体シリコンウェーハ上に、前記半導体シリコンウェーハと前記電極とのショットキー接合を良好にするために必要な酸化膜を、前記半導体シリコンウェーハを大気中で50℃〜250℃で熱処理することにより形成する酸化熱処理工程と、
    その酸化熱処理工程で形成された前記酸化膜上に、Alを蒸着種とした真空蒸着により前記電極を形成する電極形成工程と、
    を含むことを特徴とする電極の形成方法。
  2. 前記半導体シリコンウェーハに対して、前記酸化膜の形成以外の所定目的で熱処理を施す他目的熱処理工程と、
    その他目的熱処理工程を実施した後の前記半導体シリコンウェーハ上を洗浄する洗浄工程とをさらに含み、
    前記酸化熱処理工程は、前記洗浄工程を実施した後の前記半導体シリコンウェーハに対して大気中で熱処理を施す工程であることを特徴とする請求項1に記載の電極の形成方法。
  3. 前記他目的熱処理工程では、前記半導体シリコンウェーハ中の所定元素の準位を形成するための熱処理を行うことを特徴とする請求項2に記載の電極の形成方法。
  4. 前記他目的熱処理工程では、前記半導体シリコンウェーハ中の所定の不純物をゲッタリングするための熱処理を行うことを特徴とする請求項2に記載の電極の形成方法。
  5. 前記酸化熱処理工程では、5分〜10分の熱処理を行うことを特徴とする請求項1〜4のいずれか1項に記載の電極の形成方法。
JP2014214755A 2014-10-21 2014-10-21 電極の形成方法 Active JP6268676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014214755A JP6268676B2 (ja) 2014-10-21 2014-10-21 電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014214755A JP6268676B2 (ja) 2014-10-21 2014-10-21 電極の形成方法

Publications (2)

Publication Number Publication Date
JP2016082170A JP2016082170A (ja) 2016-05-16
JP6268676B2 true JP6268676B2 (ja) 2018-01-31

Family

ID=55956488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014214755A Active JP6268676B2 (ja) 2014-10-21 2014-10-21 電極の形成方法

Country Status (1)

Country Link
JP (1) JP6268676B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645546B1 (ja) * 2018-09-03 2020-02-14 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP7447786B2 (ja) 2020-12-28 2024-03-12 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP7501392B2 (ja) 2021-01-28 2024-06-18 信越半導体株式会社 シリコン単結晶のdlts評価方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172166A (ja) * 1994-12-16 1996-07-02 Nippon Steel Corp 半導体集積回路用保護回路
JP2001077348A (ja) * 1999-09-01 2001-03-23 Toshiba Ceramics Co Ltd Dlts測定用ショットキ接合とその調製方法

Also Published As

Publication number Publication date
JP2016082170A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
Nikravan et al. On the frequency and voltage-dependent profiles of the surface states and series resistance of Au/ZnO/n-Si structures in a wide range of frequency and voltage
JP6268676B2 (ja) 電極の形成方法
KR101555547B1 (ko) SiC 반도체장치의 제조방법
JP5529217B2 (ja) 半導体装置の製造方法
Kolkovsky et al. Influence of annealing in H atmosphere on the electrical properties of Al2O3 layers grown on p-type Si by the atomic layer deposition technique
CN107546113B (zh) 耐高温碳化硅欧姆接触结构制作方法及其结构
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
JP5539846B2 (ja) 評価方法、半導体装置の作製方法
JP6119680B2 (ja) 半導体基板の欠陥領域の評価方法
US8816356B2 (en) Silicon carbide barrier diode
JP5720557B2 (ja) 半導体基板の評価方法および半導体基板の製造方法
Mizobata et al. Passivation of hole traps in SiO2/GaN metal-oxide-semiconductor devices by high-density magnesium doping
JP5949303B2 (ja) エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
Huang et al. Effects of Low Temperature Electronic Cyclotron Resonance Hydrogen Plasma Treatment and Annealing on the Electrical Properties of Ti and Ni Contacts to 4H-SiC
JP7220572B2 (ja) Dlts測定用電極の作製方法
Liang et al. Spin-on doping of phosphorus on Ge with a 9 nm amorphous Si capping layer to achieve n+/p shallow junctions through rapid thermal annealing
Pincik et al. On ultra-thin oxide/Si and very-thin oxide/Si structures prepared by wet chemical process
JP5810534B2 (ja) Mim型トンネルダイオードの製造方法
JP7501392B2 (ja) シリコン単結晶のdlts評価方法
JP6031971B2 (ja) 半導体試料の電気的評価方法および評価装置
Nouri et al. Gettering effect in grain boundaries of multi‐crystalline silicon
JP7200917B2 (ja) シリコンウェーハの欠陥評価方法
JP2018152434A (ja) シリコン結晶の窒素濃度測定方法
JP2019050322A (ja) シリコン中の炭素測定方法
Khedher et al. Effect of external gettering with porous silicon on the electrical properties of Metal–Oxide–Silicon devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171217

R150 Certificate of patent or registration of utility model

Ref document number: 6268676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250