JP5720557B2 - 半導体基板の評価方法および半導体基板の製造方法 - Google Patents
半導体基板の評価方法および半導体基板の製造方法 Download PDFInfo
- Publication number
- JP5720557B2 JP5720557B2 JP2011274247A JP2011274247A JP5720557B2 JP 5720557 B2 JP5720557 B2 JP 5720557B2 JP 2011274247 A JP2011274247 A JP 2011274247A JP 2011274247 A JP2011274247 A JP 2011274247A JP 5720557 B2 JP5720557 B2 JP 5720557B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxygen precipitation
- heat treatment
- precipitation heat
- diffusion current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 75
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000011156 evaluation Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000001301 oxygen Substances 0.000 claims description 84
- 229910052760 oxygen Inorganic materials 0.000 claims description 84
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 82
- 238000001556 precipitation Methods 0.000 claims description 71
- 238000009792 diffusion process Methods 0.000 claims description 64
- 238000010438 heat treatment Methods 0.000 claims description 44
- 238000003384 imaging method Methods 0.000 claims description 25
- 238000005247 gettering Methods 0.000 claims description 19
- 238000005259 measurement Methods 0.000 claims description 11
- 230000035945 sensitivity Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 238000009826 distribution Methods 0.000 description 16
- 239000000523 sample Substances 0.000 description 7
- 238000011282 treatment Methods 0.000 description 5
- 230000007935 neutral effect Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
固体撮像素子においては、シリコン基板品質が大きく影響し、特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要である。表層品質の改善策として、1)不活性ガス又は水素を含む雰囲気中での高温処理、2)引き上げ条件の改善によるグロウ・イン(Grown−in)欠陥の低減、3)エピタキシャル成長ウェーハ等が開発されている。
酸素析出の観点からは、あらかじめ酸素析出物1個あたりのリーク電流を算出し、その酸素析出物のサイズとリーク電流の関係を調べておき、赤外干渉法で得た析出情報(サイズ、密度)からリーク電流を見積もる方法が公開されている(特許文献1参照)。
最近の固体撮像素子において微細化、高感度化が進められた結果、従来では問題にならなかったレベルのリーク電流が問題になってきており、基板にエピタキシャル層を堆積したとしても、基板を起源としたストリエーション状の電流縞が観察されることから、空乏層中の発生電流以外に、空乏層外の中性領域についてもかなりの深さまで考慮する必要性、すなわち拡散電流について考慮する必要性があると考えられる。
また、その評価方法を用い、ストリエーションを発生しない半導体基板を製造可能な方法を提供することを目的とする。
なお、ここでいうストリエーションとは、基板面内におけるリーク電流(この場合、拡散電流)の値のリング状の分布や、固体撮像素子で観察されるリング状の感度ムラをいう。
まず、前記半導体基板に対し、酸素析出熱処理を施すことなくPN接合を形成して測定した拡散電流の値I0と、酸素析出熱処理を施してからPN接合を形成して測定した拡散電流の値I1を求め、該拡散電流の値I0とI1の比であるI1/I0が1.1〜2の範囲のときに、前記酸素析出熱処理後の半導体基板を、ストリエーションが発生せず、ゲッタリング能力を備えたものと評価することができる。
I1/I0が1.1以上であればゲッタリング能力を十分備えたものとすることができ、I1/I0が2以下であれば拡散電流がリング状に分布することもなく、固体撮像素子においてストリエーションも発生しないものとすることができる。
固体撮像素子ではエピタキシャル基板がよく用いられており、本発明は固体撮像素子用の半導体基板の評価方法として有効である。
評価対象をこのようなものにすれば、空乏層中の発生電流ではなく、空乏層外の中性領域から空乏層中に流れ込む拡散電流による評価を適切に行うことができる。
また、本発明の半導体基板の製造方法によって、CCD、CMOSセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハを、リーク電流特性を制御して製造することが可能であり、さらには高い歩留まりで固体撮像素子を製造することができる。
本発明者はこの原因を検討するため、固体撮像素子の製造に用いるシリコンウェーハ上に多数のPN接合構造を形成し、リーク電流を測定した。その結果、固体撮像素子にストリエーションが発生するものにおいては、リング状にリーク電流の分布ムラが観察されることが分かった。そして、このデータを詳細に検討した結果、リーク電流の温度特性から、これらのリーク電流は拡散電流であることを見出した。
以上のことを見出し、本発明を完成させた。
まず、本発明の半導体基板の評価方法について説明する。
図1は、本発明の半導体基板の評価方法の一例を示すフロー図である。
(工程1) 酸素析出熱処理
半導体基板を用意し、酸素析出熱処理を施す。このとき用意する半導体基板は特に限定されず、例えばシリコンウェーハとすることができる。以下では、シリコンウェーハの場合を例に挙げて説明する。
酸素析出熱処理後のシリコンウェーハにおいてPN接合を形成する。PN接合の数や具体的な形成方法等は特に限定されず、目的に応じて適宜決定することができる。
例えば、ウェーハ全面に酸化膜を形成し、フォトリソグラフィにより所望のPN接合数の分だけ開口部を設ける。そして、シリコンウェーハの導電型(例えばP型)と同じ導電型のドーパント(ボロン等)をイオン注入してウェルを形成する。その後、ウェルの導電型と異なる導電型のドーパント(リン等)を開口部から拡散することによって、ウェル内にPN接合を形成することができる。
次にリーク電流の測定を行う。ここでは、リーク電流のうち拡散電流の測定を行う。
例えばPN接合上に電極等を形成し、所定温度で、プローブを接触させて電圧を印加させることによりリーク電流の測定を行うことができる。
図2(A)はリーク電流(測定温度が60℃)の分布図であり、図2(B)は酸素析出(X線トポグラフィによる)の分布図であり、図2(A)(B)を見比べると、図2(B)でコントラストの強いところ(濃いところ)、すなわち析出の促進しているところにおいて、図2(A)でも濃くなっており、リーク電流も大きくなっている。リーク電流の縞状(ストリエーション)分布は酸素析出に起因していることが分かる。
そして、このリング状の酸素析出・リーク電流の分布が、固体撮像素子で観察されるリング状の感度ムラと合致する。
まずリーク電流の温度特性を取得したデータを図3に示す。横軸はリーク電流の測定温度の逆数の1000倍、縦軸はリーク電流である。
図3中の複数のラインは、酸素析出熱処理を行っていない3μmの厚さのエピタキシャル層を有するサンプル(As EP)、また、そのようなサンプルに酸素析出熱処理を行って析出量を変化させたサンプル(酸素析出量ΔOiが0.008、0.036、0.068、0.275ppma)である。測定温度が低温側(例えば、横軸の1000/T[K−1]が3.3のとき約30℃)、すなわち空乏層中の発生電流が支配的な場合と、高温側(例えば、横軸の1000/T[K−1]が3.0のとき約60℃)すなわち拡散電流が支配する側では温度特性の傾きが異なることがこの図3からも明らかである。ここで着目すべき点は、拡散電流で評価するためには高温領域が有効であること、言い換えると、高温側であれば基板析出の影響による拡散電流によるサンプル間差が明確になってくる。図3の場合、例えば約40℃(1000/T[K−1]が3.2のとき)以上であれば、拡散電流を評価できると考えられる。
図4は酸素析出量と、基板上に成長させたエピタキシャル層の厚さが異なるサンプルごとのリーク電流(5V印加時)を室温(30℃)にて測定した結果である。図5は同様の測定を60℃で行ったものである。
この図4、5を比較すると、まず、図4の室温ではリーク電流の面内分布、ウェーハ間差がほとんどないことが分かる。
その一方、図5においては、高温になると、ウェーハ面内でリーク電流がストリエーション上に分布していることが分かる。さらには、エピタキシャル層の厚さが厚くなると、ストリエーションが緩和されて面内で均一化してくることが分かる。
また、酸素析出量が多くなるに従い、リーク電流も大きくなっていくことが分かる。
したがって、ストリエーションの評価を行うにあたっては、リーク電流のうち、発生電流ではなく、拡散電流を用いるのが良いと本発明者は考えた。
一方、析出処理を行ったサンプルでは、ほとんど全ての温度帯で1.1eVに相当する傾きであり拡散電流が支配していることが分かる。
前の工程で測定した拡散電流の分布ムラ等から半導体基板の評価を行う。
ここでは、例えば、図5の酸素析出量が0.036ppma以下の場合は、拡散電流のストリエーション、すなわちリング状の分布ムラが見られないが、このとき、同様に酸素析出の分布ムラも見られず、また、この酸素析出熱処理を行ったシリコンウェーハを固体撮像素子に用いたとしてもリング状の感度ムラは生じないものと評価をすることができる。
その一方で、それよりも高い酸素析出量のときは(0.068ppmaのときなど)、ストリエーションが見られ、酸素析出の分布ムラ、固体撮像素子における感度ムラが発生するものと評価することができる。
リーク電流の測定を60℃で行った図5では、酸素析出量が0ppma(酸素析出熱処理を行っていない)、0.008ppma、0.036ppmaのときに、拡散電流のストリエーションが発生していない。このとき、例えばエピタキシャル層の厚さが3μmのときの拡散電流の値(面内の平均値)は、それぞれ、6×10−11A、6.3×10−11A、1×10−10Aである。ここで、0ppmaのときを基準にして比(拡散電流の比)をとると、0.008ppmaのときは1.05であり、0.036ppmaのときは1.69である。
一方、酸素析出量がそれより多いとき、拡散電流の比は2より大きくなっている。これらの場合、ストリエーションは発生していた。
拡散電流の比を基にして、すなわち、酸素析出熱処理を施すことなくPN接合を形成して測定した拡散電流の値I0(すなわち、図5で言えば酸素析出量が0のときの値)、酸素析出熱処理を施してからPN接合を形成して測定した拡散電流の値I1を求め、それらの比(I1/I0)が、例えば2以下のときに、その酸素析出熱処理後のシリコンウェーハを、ストリエーションが発生しないものと評価することができる。
そこで、ゲッタリング能力についても調査を行ったところ、図6に示すように、酸素析出量が0.008ppma以上のときにゲッタリング効果があることが分かった。このときの条件を拡散電流の比で換算すると、表1に示すようにいずれの測定温度でも拡散電流の比が1.1未満であるので、拡散電流の比を1.1以上とすればより確実にゲッタリング能力を有するものとすることができる。
本発明の製造方法では、まず、上述したような半導体基板の評価方法を行う。該評価によって、用意した半導体基板(ここではシリコンウェーハ)に対して施した酸素析出熱処理が、どのような条件のときに、ストリエーションが発生するか等を調査することができるからである。
それによって、ストリエーションが発生しないシリコンウェーハを得ることができる。このとき、酸素析出熱処理により、ゲッタリング能力も併せて備えたものとすることもできる。
図7に酸素析出量、リーク電流の値、エピタキシャル層の厚さの関係を示す。ストリエーションの発生の有無を基準に、各々の関係をとったものである。
図7(A)は酸素析出量(ΔOi)とリーク電流の関係を示したものである。酸素析出量が多くなるとリーク電流も大きくなる傾向が分かる。
また、図7(B)は、ストリエーションのみえない境界領域をエピタキシャル厚さと酸素析出量の関係で示したものである。グラフ中の直線の下側となる範囲であればストリエーションは観察されない。なお、図7(B)の場合では、(酸素析出量)(ΔOi)<0.04×(エピタキシャル層の厚さ)−0.14の関係を満たすときに、ストリエーションは発生しない。
また図7(C)はストリエーションのみえない境界領域をエピタキシャル層の厚さとリーク電流の関係で示したものである。この直線の下側となる範囲であればストリエーションは観察されない。
なお、当然上記の式に限定されず、各条件や目的等に応じて、適宜決定することができる。
(実施例1)
本発明の評価方法を実施した。
抵抗率10Ω・cm、ボロンドープ、直径200mmのシリコンウェーハの表面に、同じくボロンドープ、抵抗率10Ω・cmのエピタキシャル成長を行った。このときのエピタキシャル層の厚さは3μm、5μm、10μmの3パターンとした。
これらのウェーハを材料として、まず図8に示すような種々の酸素析出熱処理を行い、酸素析出をさせた。窒素雰囲気下、図8に示す条件で3段の熱処理を行い、450℃、800℃の低温処理は核形成を、1000℃の高温処理は核を基点とした析出物成長を行うことを目的としている。
この酸素析出熱処理により、酸素析出量について、0ppma、0.008ppma、0.036ppma、0.068ppma、0.099ppma、0.275ppmaの6パターンを得た。
また、酸素析出熱処理を施さず、エピタキシャル成長を行った状態のものも用意した。
なお、酸素析出熱処理を行い、酸素析出量が0ppmaであったものと、酸素析出熱処理を行わなかったものは同様の結果が得られた。
そして、例えばエピタキシャル層の厚さが3μmの場合において、酸素析出量が0.036ppma以下(すなわち、拡散電流の比が1.69以下のとき)、ストリエーションは発生せず、それよりも大きな場合にストリエーションが発生した。
共に○がついている箇所が、ストリエーションおよびゲッタリング能力の2つを両立できる範囲となる。この場合では、酸素析出量が0.008〜0.036ppmaの範囲、すなわち、拡散電流の比が1.05〜1.69の範囲である。
実施例1と同様のエピタキシャル層を形成したシリコンウェーハを用意した。そして、実施例1の評価結果をもとに、ストリエーションが発生しないように、また、ゲッタリング能力が十分に得られるように、酸素析出熱処理の条件を決定した。ここでは、拡散電流の比が1.69、すなわち、図8の酸素析出量が0.036ppmaのときの条件でシリコンウェーハを製造した。
室温(30℃)でリーク電流の測定を行う以外は実施例1と同様の評価を行った。
その結果、図3と同様のリーク電流の分布が得られ、ストリエーションが見られなかったが、これらのウェーハを基にして固体撮像素子を製造したところ、リング状の感度ムラが発生してしまった。基板の時点でストリエーションの発生を予測できなかった。これは、リーク電流の測定時に温度が低く、本発明のように拡散電流ではなく発生電流を用いて評価を行ったためと考えられる。
Claims (4)
- 半導体基板をリーク電流により評価する方法であって、
半導体基板に対し、酸素析出熱処理を施し、PN接合を形成して拡散電流を測定し、該測定により得られた拡散電流を用いて、ストリエーションと呼ばれる、基板面内における拡散電流の値のリング状の分布、および/または、前記酸素析出熱処理を施した半導体基板を用いて製造された固体撮像素子で観察されるリング状の感度ムラに関して半導体基板の評価を行うとき、
前記半導体基板に対し、酸素析出熱処理を施すことなくPN接合を形成して測定した拡散電流の値I 0 と、酸素析出熱処理を施してからPN接合を形成して測定した拡散電流の値I 1 を求め、
該拡散電流の値I 0 とI 1 の比であるI 1 /I 0 が1.1〜2の範囲のときに、前記酸素析出熱処理後の半導体基板を、ストリエーションが発生せず、ゲッタリング能力を備えたものと評価することを特徴とする半導体基板の評価方法。 - 前記半導体基板を、エピタキシャル層を形成したものとすることを特徴とする請求項1に記載の半導体基板の評価方法。
- 請求項1または請求項2に記載の半導体基板の評価方法により、予め半導体基板の評価を行い、
該評価に基づいて、ストリエーションが発生しない酸素析出熱処理の条件を決定し、該決定した条件の下で酸素析出熱処理を施して半導体基板の製造を行うことを特徴とする半導体基板の製造方法。 - 前記製造する半導体基板をエピタキシャル層を形成したものとし、前記ストリエーションが発生しない酸素析出熱処理の条件を決定するとき、
前記エピタキシャル層の厚さと、前記酸素析出熱処理による酸素析出量との関係が、
(酸素析出量(ppma))<0.04×(エピタキシャル層の厚さ(μm))−0.14
を満たすようにすることを特徴とする請求項3に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011274247A JP5720557B2 (ja) | 2011-12-15 | 2011-12-15 | 半導体基板の評価方法および半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011274247A JP5720557B2 (ja) | 2011-12-15 | 2011-12-15 | 半導体基板の評価方法および半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013125885A JP2013125885A (ja) | 2013-06-24 |
JP5720557B2 true JP5720557B2 (ja) | 2015-05-20 |
Family
ID=48776959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011274247A Active JP5720557B2 (ja) | 2011-12-15 | 2011-12-15 | 半導体基板の評価方法および半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5720557B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6292166B2 (ja) * | 2015-05-08 | 2018-03-14 | 信越半導体株式会社 | 半導体基板の評価方法 |
JP6354657B2 (ja) * | 2015-05-12 | 2018-07-11 | 信越半導体株式会社 | 半導体基板の評価方法、半導体基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11265919A (ja) * | 1998-03-16 | 1999-09-28 | Sumitomo Metal Ind Ltd | 半導体材料及び半導体装置形成プロセスの品質評価方法とその装置 |
JP2003100760A (ja) * | 2001-09-19 | 2003-04-04 | Wacker Nsce Corp | エピタキシャルシリコンウェハおよびその製造方法 |
JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
-
2011
- 2011-12-15 JP JP2011274247A patent/JP5720557B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013125885A (ja) | 2013-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395844B (zh) | 矽晶圓及其製造方法 | |
JP5764937B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JP2007317760A (ja) | 半導体装置及びその製造方法 | |
JP5938969B2 (ja) | エピタキシャルウエーハの製造方法および固体撮像素子の製造方法 | |
JP2018510492A (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
JP5720557B2 (ja) | 半導体基板の評価方法および半導体基板の製造方法 | |
TW201826396A (zh) | 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法 | |
JP6268676B2 (ja) | 電極の形成方法 | |
JP5434491B2 (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
WO2014057741A1 (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
JP5561245B2 (ja) | 半導体基板の評価方法 | |
JP5846025B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JP2019110276A (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
US9958493B2 (en) | Method for evaluating defect region of semiconductor substrate | |
JP2003100760A (ja) | エピタキシャルシリコンウェハおよびその製造方法 | |
JP6003447B2 (ja) | 半導体基板の金属汚染評価方法および半導体基板の製造方法 | |
JP6354657B2 (ja) | 半導体基板の評価方法、半導体基板の製造方法 | |
JP2000277404A (ja) | シリコンウェーハ | |
JPH11297704A (ja) | 酸素析出物密度の評価方法 | |
JP4826993B2 (ja) | p型シリコン単結晶ウェーハの製造方法 | |
JP2014216415A (ja) | 半導体基板の製造方法及びシリコン基板 | |
JP2023070066A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
JP6292166B2 (ja) | 半導体基板の評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5720557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |